CN108736891B - 一种iq和tiadc失配校正系统及方法 - Google Patents
一种iq和tiadc失配校正系统及方法 Download PDFInfo
- Publication number
- CN108736891B CN108736891B CN201810335614.3A CN201810335614A CN108736891B CN 108736891 B CN108736891 B CN 108736891B CN 201810335614 A CN201810335614 A CN 201810335614A CN 108736891 B CN108736891 B CN 108736891B
- Authority
- CN
- China
- Prior art keywords
- module
- mismatch
- group
- data
- component compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000001914 filtration Methods 0.000 claims abstract description 57
- 230000008030 elimination Effects 0.000 claims abstract description 44
- 238000003379 elimination reaction Methods 0.000 claims abstract description 44
- 238000007781 pre-processing Methods 0.000 claims abstract description 35
- 238000005070 sampling Methods 0.000 claims abstract description 32
- 230000003044 adaptive effect Effects 0.000 claims abstract description 20
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 9
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 2
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 2
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 2
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明公开了一种IQ和TIADC失配校正系统，包括采样模块、预处理模块、低通滤波器模块、自适应处理模块、失配消除模块以及输出模块，可以对采样的数据进行实时的补偿；本发明的一种IQ和TIADC失配校正方法，先对采样的数据进行预处理，并通过复系数FIR滤波模块对预处理后的数据进行低通滤波得到误差识别信号，然后自适应处理模块根据误差识别信号进行计算得到最佳滤波权系数并传输到失配消除模块，失配消除模块根据最佳滤波权系数构建滤波器，并计算得到失配分量补偿数据，从而得到最终的校正数据，由于失配消除模块会根据最佳滤波权系数来构建滤波器，而最佳滤波权系数又是由采样数据得来的，所以可以对采样的数据进行实时的补偿。
Description
技术领域
本发明涉及数字通信技术领域，特别是一种IQ和TIADC失配校正系统及方法。
背景技术
在无线通信技术中，使用多个参数相同的模数转换器(ADC)组成时间交织模数转换器(TIADC)能有效提高ADC系统的采样速率，实现高速ADC，同时，为了提升TIADC系统的应用可行性，应对频率较高的模拟信号的采样，在TIADC系统前加入IQ复数下变频电路，能将高频信号的频带转换到较低频率范围内再进行采样。
可编程逻辑门阵列(FPGA)具有可重复编程、处理速度快、快速成品、成本低等特点，通过FPGA芯片控制IQ电路和TIADC能实现高速采样，但是，由于采样过程中存在噪声、硬件电路工艺缺陷等因素，使得所得采样数据存在失配误差，降低了系统的无杂散动态范围(SFDR)、信噪比(SNR)等指标。
发明内容
为解决上述问题，本发明的目的在于提供一种IQ和TIADC失配校正系统及方法，能对采集数据进行实时补偿校准，校准效果较好。
本发明解决其问题所采用的技术方案是：
一种IQ和TIADC失配校正系统，包括用于采样IQ电路和TIADC电路数据的采样模块、用于对采样的数据进行预处理的预处理模块、用于将处理后的数据进行滤波得到误差识别信号的复系数FIR滤波模块、用于对误差识别信号进行迭代并得到最佳滤波权系数的自适应处理模块、根据最佳滤波权系数得到误差信号并进行消除的失配消除模块以及用于输出校正后数据的输出模块，所述采样模块、预处理模块、复系数FIR滤波模块、自适应处理模块、失配消除模块以及输出模块依次连接，所述失配消除模块分别与预处理模块、复系数FIR滤波模块连接。
进一步，还包括缓存采样模块所采样的数据的缓存模块，所述缓存模块设置在采样模块和预处理模块中间。
进一步，所述复系数FIR滤波模块包括并行设置的低通滤波器。
一种IQ和TIADC失配校正方法，包括以下步骤：
A、采样模块采样IQ电路和TIADC电路的数据；
B、预处理模块对采样的数据进行预处理；
C、复系数FIR滤波模块对预处理后的数据进行低通滤波后构建误差识别信号，并将误差识别信号输入到自适应处理模块以及失配消除模块；
D、自适应处理模块对误差识别信号进行迭代得到最佳滤波权系数；
E、失配消除模块根据最佳滤波权系数构建滤波器，得到误差信号，根据误差信号计算得到校正的数据；
F、输出模块将校正的数据输出，完成校正。
进一步，所述步骤C中，复系数FIR滤波模块对预处理后的数据进行低通滤波后构建误差识别信号，复系数FIR滤波模块并行地对预处理后的数据进行低通滤波后构建误差识别信号。
进一步，所述步骤D自适应处理模块对误差识别信号进行迭代得到最佳滤波权系数，其中，自适应处理模块对误差识别信号依次进行三次迭代计算后得到三组最佳滤波权系数，并将三组最佳滤波权系数依次传输到失配消除模块中。
进一步，所述步骤E中，失配消除模块根据最佳滤波权系数构建滤波器，得到误差信号，根据误差信号计算得到校正的数据，包括以下步骤为：
E1、失配消除模块根据第一组最佳滤波权系数构建第一滤波器，以复系数FIR滤波模块的输出作为输入，得到第一组误差信号，根据第一组误差信号以及预处理模块处理后的数据计算得到第一组失配分量补偿数据；
E2、在得到第一组失配分量补偿数据后，失配消除模块根据第二组最佳滤波权系数构建第二滤波器，将第一组失配分量补偿数据作为第二滤波器的输入，得到第二组误差信号，根据第二组误差信号和第一组失配分量补偿数据计算得到第二组失配分量补偿数据；
E3、在得到第二组失配分量补偿数据后，失配消除模块根据第三组最佳滤波权系数构建第三滤波器，将第二组失配分量补偿数据作为第三滤波器的输入，得到第三组误差信号，根据第三组误差信号和第二组失配分量补偿数据计算得到第三组失配分量补偿数据；
E4、失配消除模块将第三组失配分量补偿数据作为敬爱哦正的数据输出到输出模块。
进一步，所述步骤E2根据第二组误差信号和第一组失配分量补偿数据计算得到第二组失配分量补偿数据的具体步骤为：先将第一组失配分量补偿数据输入到预处理模块中进行预处理，然后再将第二组误差信号与预处理后的第一组失配分量补偿数据作差得到第二组失配分量补偿数据。
进一步，所述步骤E3根据第三组误差信号和第二组失配分量补偿数据计算得到第三组失配分量补偿数据的具体步骤为：先将第二组失配分量补偿数据输入到预处理模块中进行预处理，然后再将第三组误差信号与预处理后的第二组失配分量补偿数据作差得到第三组失配分量补偿数据。
本发明的有益效果是：本发明采用的一种IQ和TIADC失配校正系统，通过设置自适应处理模块对误差识别信号进行迭代计算得到最佳滤波权系数，并设置了失配消除模块，可以根据最佳滤波权系数配置不同的滤波器，并以此获得失配补偿数据，用于校正系统，由于失配消除模块可以根据自适应处理模块发送的最佳滤波权系数配置不同的滤波器，所以可以针对不同的采样数据进行实时的计算得到失配补偿数据，可以实时地进行失配校正；
本发明的一种IQ和TIADC失配校正方法，首先采样数据，并对采样的数据进行预处理，然后通过自适应处理模块对处理后的数据进行迭代计算得到最佳滤波权系数，最后由失配消除模块根据最佳滤波权系数以及预处理模块处理后的数据得到校正的数据，失配消除模块可以根据自适应处理模块计算得到的最佳滤波权系数配置滤波器，所以可以实时的对采样的数据进行失配校正。
附图说明
下面结合附图和实例对本发明作进一步说明。
图1是本发明一种IQ和TIADC失配校正系统的结构图；
图2是本发明一种IQ和TIADC失配校正方法的流程框图；
图3是本发明一种IQ和TIADC失配校正方法的具体流程图；
图4是IQ电路和两通道TIADC联合系统的系统图；
图5为系统时钟CLK及通过锁相环产生的CLK4、CLK8之间的关系图；
图6是自适应处理模块计算得到最佳滤波权系数的流程图；
图7为自适应处理模块的处理时序图。
具体实施方式
参照图1，本发明的一种IQ和TIADC失配校正系统，包括采样模块1、缓存模块7、预处理模块2、复系数FIR滤波模块3、自适应处理模块4、失配消除模块5以及输出模块6，首先采样模块1采样IQ电路和TIADC电路数据，将采样的数据存储到缓存模块7中，接着缓存模块7将采样的数据传输到预处理模块2，由预处理模块2对采样数据进行处理，并将处理后的数据传输到复系数FIR滤波模块3中，由复系数FIR滤波模块3对处理后的信号进行低通滤波得到误差识别信号，然后自适应处理模块4根据误差识别信号进行迭代计算得到最佳滤波权系数，失配消除模块5会根据最佳滤波权系数构建滤波器，从而得到误差信号，并根据误差信号的值得到失配校正的数据，最终将校正的数据输出，完成整个校正的过程。
在FPGA系统中，由于其采样的速度较快，所以对于采样数据的失配分量就需要能快速的实时的补偿，本发明通过采样模块1不断的采样IQ电路和TIADC电路的数据，通过对采样的数据进行滤波以及迭代计算等过程后供失配消除模块5构建滤波器使用，而失配消除模块5所构建的滤波器又是针对采样的数据进行构建的，从而可以得到针对采样的数据的失配分量的校正数据，所以自适应处理模块4可以实时的对采样的数据进行计算得到最佳滤波权系数，失配消除模块5可以根据最佳滤波权系数实时的构建滤波器，得到相应的校正数据，补偿失配分量，所以本发明的系统可以实时的对采集数据进行补偿，保证采样数据的准确性，校正效果较好。
而本发明的自适应处理模块4对误差识别信号进行计算的过程包括三次计算，会分别计算得到三组最佳滤波权系数，这三组最佳滤波权系数会依次运用到失配消除模块5中进行3次滤波器的构建，从而可以得到三组失配分量补偿数据，从而可以对采样的数据进行校正，保证校正的效果。
具体地，复系数FIR滤波模块3包括并行设置的低通滤波器，可以并行地对预处理模块2预处理后的数据进行低通滤波处理，加快滤波过程，减少补偿校正的时间，保证校正的效果。
参照图2，本发明的一种IQ和TIADC失配校正方法，包括以下步骤：
A、采样模块1采样IQ电路和TIADC电路的数据；
B、预处理模块2对采样的数据进行预处理；
C、复系数FIR滤波模块3对预处理后的数据进行低通滤波后构建误差识别信号，并将误差识别信号输入到自适应处理模块4以及失配消除模块5；
D、自适应处理模块4对误差识别信号进行迭代得到最佳滤波权系数；
E、失配消除模块5根据最佳滤波权系数构建滤波器，得到误差信号，根据误差信号计算得到校正的数据；
F、输出模块6将校正的数据输出，完成校正。
具体地，在步骤C中，复系数FIR滤波模块3对预处理后的数据进行低通滤波后构建误差识别信号，采用并行的处理方式可以减少低通滤波的时间，提高校正的效率，保证校正的效果。
具体地，自适应处理模块4会对误差识别信号依次进行三次迭代得到三组最佳滤波权系数，并将三组最佳滤波权系数依次传输到失配消除模块5中，这三组最佳滤波权系数用于供失配消除模块5构建滤波器。
具体地，步骤E中，失配消除模块5根据最佳滤波权系数构建滤波器，得到误差信号，根据误差信号计算得到校正的数据，包括以下步骤为：
E1、失配消除模块5根据第一组最佳滤波权系数构建第一滤波器，以复系数F I R滤波模块3的输出作为输入，得到第一组误差信号，根据第一组误差信号以及预处理模块2处理后的数据计算得到第一组失配分量补偿数据；
E2、在得到第一组失配分量补偿数据后，失配消除模块5根据第二组最佳滤波权系数构建第二滤波器，将第一组失配分量补偿数据作为第二滤波器的输入，得到第二组误差信号，然后先将第一组失配分量补偿数据输入到预处理模块2中进行处理，最后再将第二组误差信号与处理后的第一组失配分量补偿数据作差得到第二组失配分量补偿数据；本发明设置了一个三位计数器，用于对第一组失配分量补偿数据进行处理，经过三位计数器处理后的第一组失配分量补偿数据作为第二滤波器的输入。
E3、在得到第二组失配分量补偿数据后，失配消除模块5根据第三组最佳滤波权系数构建第三滤波器，将第二组失配分量补偿数据作为第三滤波器的输入，得到第三组误差信号，然后先将第二组失配分量补偿数据输入到预处理模块2中进行处理，最后再将第三组误差信号与处理后的第二组失配分量补偿数据作差得到第三组失配分量补偿数据；
E4、失配消除模块将第三组失配分量补偿数据作为校正的数据输出到输出模块，也即是第三组失配分量补偿数据就是最终校正的数据，将校正的数据传输到输出模块6输出，完成整个校正过程。
参照图3，本发明的一种IQ和TIADC失配校正方法的具体流程图，首先会判断三组最佳滤波权系数是否更新，若更新了就可以直接根据最佳滤波权系数构建滤波器，而不需要在对最佳滤波权系数进行计算了，可以减少计算量。
以下以IQ下变频电路联合双通道TIADC系统为例实行本发明的校正方法，其中IQ电路和两通道TIADC联合系统的系统如图4所示：
1)采样模块1进行数据采样，在得到采样数据流后，利用缓存模块7进行缓存，I路后接双通道ADC的采样数据记为待校正失配信号的实部，Q路后接双通道ADC的采样数据记为待校正失配信号的虚部，待校正数据记为x；
2)FPGA系统时钟为CLK，配置锁相环模块产生不同频率的时钟信号，其对应关系为：
CLK8＝8*CLK (0.1)
CLK4＝4*CLK (0.2)
其中CLK、CLK4、CLK8三者之间的关系图如图5所示以CLK8为控制时钟将缓存系统数据写入寄存器，I路实部数据和Q路虚部数据分别使用寄存器读取，以下涉及数据处理均为复数形式，不再赘述；
3)利用预处理模块2配置x的三级缓存流水线，记为x_delay3；设置一位的判断计数器CNT，CLK4上升沿到来时自增1，0～1循环；设置两位的判断计数器CNT2，CLK4上升沿到来时自增1，0～3循环；在CLK4的上升沿判断CNT的取值，若为0将x写入寄存器变量X1；若为1将x写入寄存器变量X1；同时判断CNT2的取值，若为0将x写入寄存器变量X2，若为1或3将0写入寄存器变量X2，若为2则将x取反写入寄存器变量X2。该步骤对应于数据频域的频移操作；
4)复系数FIR滤波模块3的控制时钟为CLK4，设置为线性相位，采用并行结构，本例采用参数为：18阶通带[0,0.4pi]、阻带[0.5pi,pi]滤波器乘以因子e-j*0.5pi*n后转换为复权系数，其中n表示权系数编号,配置延迟流水线逐级缓存数据，对称系数的对应数据相加后再乘以系数。每个时钟周期内消耗资源为：36个乘法器，2个多输入加法器。可使用查找表结构实现，会减少资源消耗但也会降低系统速率。将寄存器变量X1和X2分别作为输入数据滤波，滤波系统稳定运行后每个CLK4周期内可得一个输出值，分别写入寄存器变量X1_a和X2_a。X1_a和X2_a的共轭值相加，构建得第一种失配的误差识别信号写入寄存器变量I1；
5)自适应处理模块4校正失配，处理步骤4)所得误差识别信号。
根据迭代公式：
权系数w设置为二阶，初始值为[0；0]。迭代过程是寻求使得判决函数E[y(n)y(n)]≈0的最佳权系数wopt，可自行根据需要修改阈值。自适应处理模块4包括自适应输出更新的子模块Y和权系数更新的子模块W。在顶层处理模块中加入2bit的控制计数器，时钟CLK的上升沿到来时，计数器的值自增1，使得其值0～3循环，每4个CLK为一个循环周期。
6)在CLK上升沿判断控制器的值，为0时将子模块Y的使能信号置高位，Y工作。其输入为数据i1和系数w，进行二级流水线缓存后调用ISE的复数乘法器IP核，在下一个CLK上升沿到来时得到结果，根据式1.3更新y的值，同时将使能信号置为低位，子模块Y暂停运行；
7)在y值更新后，将W模块的使能信号置为高位，调用两组复数乘法器IP核，依次完成y(n)y(n)和μy(n)y(n)。在第四个CLK更新系数w的值；同时，W模块中还集成了判决函数的功能：判断此时是否满足阈值条件，若满足则输出此时的w，否则返回步骤6)；图6所示为自适应处理模块4的工作流程图，图7所示为自适应处理模块4的数据处理时序图。
8)得到第一组最佳权系数后，自适应处理模块4暂停运行，并以该组权系数构建滤波器，以步骤4)中的X2_a作为输入，CLK4为控制时钟，因此该滤波器每CLK8会更新输出数据，与输入数据速率相同，得到第一种失配误差信号；
9)利用3)中的缓存数据x_delay3减去第一种失配误差信号，得到第一组失配分量补偿数据，完成对原始数据x的第一种失配分量的校正；
10)设置3bit控制计数器CNT3，在CLK_8上升沿到来时自增1，其值0～3循环。CNT3等于0时，9)数据保持不变；等于1时，将9)数据的实部、虚部互换并取共轭；等于2时，将9)数据取反；等于3时，将9)数据的共轭实部、虚部互换，此为第二种失配的识别信号，写入寄存器变量I2；同时，9)数据三级缓存；
11)利用寄存器变量I2作为输入数据重复步骤5)～7)，求得第二组最佳权系数后进行步骤8)的过程，可得第二种失配误差信号；利用步骤10)中的缓存数据减去第二种失配误差信号，得到第二组失配分量补偿数据，完成对原始数据x的第二种失配分量的校正，此为第三种失配的误差识别信号，写入寄存器变量I2；并将所得数据三级缓存；
12)利用寄存器变量I3作为输入数据重复步骤5)～7)，求得第三组最佳权系数后进行步骤8)的过程，可得第三种失配误差信号；在利用步骤11)中的缓存数据减去第三种失配误差信号，得到第三种失配分量的补偿数据，完成对原始数据x的校正,所得到的第三种失配分量的补偿数据，即为最终的校正输出；
由以上具体实施方式可以得到，本发明的方法计算最佳滤波权系数时，自适应处理模块4工作了3次，分别计算得到三组最佳滤波权系数，并分别用于失配消除模块5构建滤波器，然后根据构建的滤波器输出失配分量补偿数据，最终的校正数据也就是第三组失配分量补偿数据，而第三组失配分量补偿数据是基于第一组失配分量补偿数据和第二组失配分量补偿数据得到的，所以最终的校正数据的校正效果较好。
本发明可以对采样的数据进行实时的校正补偿，与现有技术相比，能实时地在FPGA控制ADC采样后对采样数据进行校准，迭代次数少、校准效果好。
以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。
Claims (7)
1.一种IQ和TIADC失配校正方法，其特征在于：包括以下步骤：
A、采样模块(1)采样IQ电路和TIADC电路的数据；
B、预处理模块(2)对采样的数据进行预处理；
C、复系数FIR滤波模块(3)对预处理后的数据进行低通滤波后构建误差识别信号，并将误差识别信号输入到自适应处理模块(4)以及失配消除模块(5)；
D、自适应处理模块(4)对误差识别信号进行迭代得到最佳滤波权系数，所述步骤D自适应处理模块(4)对误差识别信号进行迭代得到最佳滤波权系数，其中，自适应处理模块(4)对误差识别信号依次进行三次迭代计算后得到三组最佳滤波权系数，并将三组最佳滤波权系数依次传输到失配消除模块(5)中；
E、失配消除模块(5)根据最佳滤波权系数构建滤波器，得到误差信号，根据误差信号计算得到校正的数据,
所述步骤E中，失配消除模块(5)根据最佳滤波权系数构建滤波器，得到误差信号，根据误差信号计算得到校正的数据，包括以下步骤为：
E1、失配消除模块(5)根据第一组最佳滤波权系数构建第一滤波器，以复系数FIR滤波模块(3)的输出作为输入，得到第一组误差信号，根据第一组误差信号以及预处理模块(2)处理后的数据计算得到第一组失配分量补偿数据；
E2、在得到第一组失配分量补偿数据后，失配消除模块(5)根据第二组最佳滤波权系数构建第二滤波器，将第一组失配分量补偿数据作为第二滤波器的输入，得到第二组误差信号，根据第二组误差信号和第一组失配分量补偿数据计算得到第二组失配分量补偿数据；
E3、在得到第二组失配分量补偿数据后，失配消除模块(5)根据第三组最佳滤波权系数构建第三滤波器，将第二组失配分量补偿数据作为第三滤波器的输入，得到第三组误差信号，根据第三组误差信号和第二组失配分量补偿数据计算得到第三组失配分量补偿数据；
E4、失配消除模块(5)将第三组失配分量补偿数据作为校正的数据输出到输出模块(3)；
F、输出模块(6)将校正的数据输出，完成校正。
2.根据权利要求1所述的一种IQ和TIADC失配校正方法，其特征在于：所述步骤C中，复系数FIR滤波模块(3)对预处理后的数据进行低通滤波后构建误差识别信号，复系数FIR滤波模块(3)并行地对预处理后的数据进行低通滤波后构建误差识别信号。
3.根据权利要求1所述的一种IQ和TIADC失配校正方法，其特征在于：所述步骤E2根据第二组误差信号和第一组失配分量补偿数据计算得到第二组失配分量补偿数据的具体步骤为：先将第一组失配分量补偿数据输入到预处理模块(2)中进行预处理，然后再将第二组误差信号与预处理后的第一组失配分量补偿数据作差得到第二组失配分量补偿数据。
4.根据权利要求1所述的一种IQ和TIADC失配校正方法，其特征在于：所述步骤E3根据第三组误差信号和第二组失配分量补偿数据计算得到第三组失配分量补偿数据的具体步骤为：先将第二组失配分量补偿数据输入到预处理模块(2)中进行预处理，然后再将第三组误差信号与预处理后的第二组失配分量补偿数据作差得到第三组失配分量补偿数据。
5.一种IQ和TIADC失配校正系统，其特征在于,执行权利要求1-4任一所述的一种IQ和TIADC失配校正方法，所述系统包括：用于采样IQ电路和TIADC电路数据的采样模块(1)、用于对采样的数据进行预处理的预处理模块(2)、用于将预处理后的数据进行滤波得到误差识别信号的复系数FIR滤波模块(3)、用于对误差识别信号进行迭代并得到最佳滤波权系数的自适应处理模块(4)、根据最佳滤波权系数得到误差信号并进行消除的失配消除模块(5)以及用于输出校正后数据的输出模块(6)，所述采样模块(1)、预处理模块(2)、复系数FIR滤波模块(3)、自适应处理模块(4)、失配消除模块(5)以及输出模块(6)依次连接，所述失配消除模块(5)分别与预处理模块(2)、复系数FIR滤波模块(3)连接。
6.根据权利要求5所述的一种IQ和TIADC失配校正系统，其特征在于：还包括缓存采样模块(1)所采样的数据的缓存模块(7)，所述缓存模块(7)设置在采样模块(1)和预处理模块(2)中间。
7.根据权利要求5所述的一种IQ和TIADC失配校正系统，其特征在于：所述复系数FIR滤波模块(3)包括并行设置的低通滤波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810335614.3A CN108736891B (zh) | 2018-04-16 | 2018-04-16 | 一种iq和tiadc失配校正系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810335614.3A CN108736891B (zh) | 2018-04-16 | 2018-04-16 | 一种iq和tiadc失配校正系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108736891A CN108736891A (zh) | 2018-11-02 |
| CN108736891B true CN108736891B (zh) | 2021-09-17 |
Family
ID=63939599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810335614.3A Active CN108736891B (zh) | 2018-04-16 | 2018-04-16 | 一种iq和tiadc失配校正系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108736891B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113595553B (zh) * | 2021-07-22 | 2023-10-20 | 华中科技大学 | 一种基于时间交织并行采样的数据采集系统及方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102342027A (zh) * | 2009-03-03 | 2012-02-01 | 交互数字专利控股公司 | 用于具有时间交织采样器阵列和基于场景的动态资源分配的射频（rf）采样装置的方法 |
| CN102857225A (zh) * | 2012-09-13 | 2013-01-02 | 电子科技大学 | 一种多通道高速并行交替采样系统的失配误差校准方法 |
| CN103580693A (zh) * | 2012-07-23 | 2014-02-12 | 特克特朗尼克公司 | 时间交错模数转换器失配校正 |
| EP2773045A1 (en) * | 2013-03-02 | 2014-09-03 | Airbus Defence and Space GmbH | Process for mismatch correction of the output signal of a time-interleaved analog to digital converter |
| CN105359510A (zh) * | 2013-07-05 | 2016-02-24 | Lg电子株式会社 | 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法 |
| CN106375252A (zh) * | 2016-09-05 | 2017-02-01 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种iq与tiadc频率联合失真的修正方法及系统 |
| CN107171665A (zh) * | 2017-03-28 | 2017-09-15 | 中山大学 | 带通信号的双通道tiadc非线性系统参数估计方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8144040B2 (en) * | 2009-07-01 | 2012-03-27 | Intersil Americas, Inc. | Randomization of sample window in calibration of time-interleaved analog to digital converter |
-
2018
- 2018-04-16 CN CN201810335614.3A patent/CN108736891B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102342027A (zh) * | 2009-03-03 | 2012-02-01 | 交互数字专利控股公司 | 用于具有时间交织采样器阵列和基于场景的动态资源分配的射频（rf）采样装置的方法 |
| CN103580693A (zh) * | 2012-07-23 | 2014-02-12 | 特克特朗尼克公司 | 时间交错模数转换器失配校正 |
| CN102857225A (zh) * | 2012-09-13 | 2013-01-02 | 电子科技大学 | 一种多通道高速并行交替采样系统的失配误差校准方法 |
| EP2773045A1 (en) * | 2013-03-02 | 2014-09-03 | Airbus Defence and Space GmbH | Process for mismatch correction of the output signal of a time-interleaved analog to digital converter |
| CN105359510A (zh) * | 2013-07-05 | 2016-02-24 | Lg电子株式会社 | 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法 |
| CN106375252A (zh) * | 2016-09-05 | 2017-02-01 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种iq与tiadc频率联合失真的修正方法及系统 |
| CN107171665A (zh) * | 2017-03-28 | 2017-09-15 | 中山大学 | 带通信号的双通道tiadc非线性系统参数估计方法 |
Non-Patent Citations (2)
| Title |
|---|
| A RF BIST architecture for output stages of multistandard radios;Emanuel Dogaru;《2013 Military Communications and Information Systems Conference》;20140106;第I-III节 * |
| TIADC系统误差自适应估计及补偿方法;白旭;《电子测量与仪器学报》;20171231;第1-3节 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108736891A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10812095B2 (en) | Deep learning based method and device for noise suppression and distortion correction of analog-to-digital converters | |
| US20150341043A1 (en) | A/d converter circuit and semiconductor integrated circuit | |
| CN107346974B (zh) | 减少模数转换器中的非线性的方法和装置 | |
| Centurelli et al. | Efficient digital background calibration of time-interleaved pipeline analog-to-digital converters | |
| CN111585658B (zh) | 一种带宽交替采样系统频率交叠带相位补偿方法 | |
| CN110266311A (zh) | 一种tiadc系统失配误差校准方法、装置、设备及介质 | |
| CN107707219B (zh) | 一种基于fpga的高采样率fir滤波等效实现方法 | |
| CN104393872A (zh) | 一种多通道并行adc系统的采样时间误差校正方法 | |
| CN106341132B (zh) | 时间交织采样adc的误差盲校正方法 | |
| CN108736891B (zh) | 一种iq和tiadc失配校正系统及方法 | |
| Li et al. | A background correlation-based timing skew estimation method for time-interleaved ADCs | |
| CN101594159B (zh) | 一种数字前端滤波的方法及装置 | |
| CN109639278A (zh) | 多通道时间交错adc的时序补偿方法及装置 | |
| US9748967B1 (en) | Periodic signal averaging with a time interleaving analog to digital converter | |
| JP2011234154A (ja) | アナログデジタル変換器およびその動作方法 | |
| CN111327382B (zh) | 一种幅度、时延带宽和延迟可变的信道模拟架构及其方法 | |
| JPH10163934A (ja) | 受信装置 | |
| CN113037248B (zh) | 一种基于分段频域优化的小数延时滤波器设计方法 | |
| Saleem et al. | On blind identification of gain and timing mismatches in time-interleaved analog-to-digital converters | |
| WO2011039859A1 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
| CN107800405B (zh) | 基于fpga设计的径向基函数神经网络自适应增强器电路 | |
| CN107113159A (zh) | 时钟恢复装置 | |
| CN114337699A (zh) | 一种零中频发射机的自适应载波对消装置及方法 | |
| CN103281270B (zh) | 超前判决反馈均衡器 | |
| CN107302358B (zh) | 一种四通道tiadc的非线性失配补偿方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240527 Address after: 510000 No. 135 West Xingang Road, Guangdong, Guangzhou Patentee after: SUN YAT-SEN University Country or region after: China Address before: No.9, Nanguo East Road, Yunlu community residents committee, Daliang sub district office, Shunde District, Foshan City, Guangdong Province, 528399 Patentee before: FOSHAN SHUNDE SUN YAT-SEN UNIVERSITY Research Institute Country or region before: China Patentee before: SYSU-CMU SHUNDE INTERNATIONAL JOINT Research Institute Patentee before: SUN YAT-SEN University |