CN107346974B - 减少模数转换器中的非线性的方法和装置 - Google Patents

减少模数转换器中的非线性的方法和装置 Download PDF

Info

Publication number
CN107346974B
CN107346974B CN201710303407.5A CN201710303407A CN107346974B CN 107346974 B CN107346974 B CN 107346974B CN 201710303407 A CN201710303407 A CN 201710303407A CN 107346974 B CN107346974 B CN 107346974B
Authority
CN
China
Prior art keywords
term
digital signal
signal
corrector
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710303407.5A
Other languages
English (en)
Other versions
CN107346974A (zh
Inventor
J·谭古都
S·罗摩克里希纳
N·维斯瓦纳坦
P·孙达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107346974A publication Critical patent/CN107346974A/zh
Application granted granted Critical
Publication of CN107346974B publication Critical patent/CN107346974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开用于减少模数转换器中的非线性的方法和装置。示例装置包括将模拟信号转换成数字信号(109)的模数转换器(108)；以及耦接到模数转换器(108)以确定数字信号(109)的导数的非线性校正器(110)；确定包括数字信号(109)和数字信号(109)的导数的组合的交叉项；以及确定对应于交叉项的组合的非线性项。

Description

减少模数转换器中的非线性的方法和装置
技术领域
本公开总体涉及无线基础设施，并且更具体地涉及用于减少模数转换器中的非线性的方法和装置。
背景技术
在将射频(RF)信号从模拟转换成数字之前，RF采样架构(architecture)直接用模数转换器(ADC或ADC)对RF信号进行数字化(例如采样)，而无需将模拟频率转换到较低的中频或基带。ADC可以被用于替代各种其他组件，从而减少材料、成本、设计、空间、功率等。因此，近年来，ADC已经越来越多地被用于各种应用，包括但不限于软件定义的无线电、雷达系统、信号分析仪、蜂窝基站、全球定位系统接收器等。
发明内容
本文所公开的示例减少模数转换器中的非线性。示例装置包括将模拟信号转换成数字信号的模数转换器。该示例装置进一步包括耦接到模数转换器的非线性校正器，以确定包括数字信号与数字信号的导数的组合的交叉项；并且确定对应于交叉项的组合的非线性项。
附图说明
图1是用于减少非交错式模数转换器中的非线性的示例射频采样架构的图示。
图2是用于减少交错式模数转换器中的非线性和非线性失配的示例射频采样架构的图示。
图3是图1的示例NL校正器的框图。
图4是图2的示例交错式模数转换器的框图。
图5是图2的示例NL校正器的框图。
图6是用于图5的第一组件模数转换器的第一示例子NL校正器的框图。
图7示出由图2和图5的示例NL校正器所使用的示例奈奎斯特区中的数字导数滤波器的示例频率响应。
图8是表示可以被执行以实施图3的示例NL校正器的示例机器可读指令的流程图。
图9是表示可以被执行以实施图3的示例NL校正器的示例机器可读指令的流程图。
图10是表示可以被执行以实施图5和图6的示例NL校正器的示例机器可读指令的流程图。
图11是表示可以被执行以实施图5的示例NL校正器的示例机器可读指令的流程图。
图12是表示可以被执行以实施图6的示例NL校正器的示例机器可读指令的流程图。
图13是由图1和/或图2的模数转换器产生的非线性和非线性失配的图示。
图14是可以执行图8至图9的示例计算机可读指令以实现图1和图3的示例NL校正器的示例处理器平台。
图15是可以执行图10至图12的示例计算机可读指令以实现图2、图5和图6的示例NL校正器的示例处理器平台。
这些附图是未按比例的。只要有可能，贯穿(多个)附图和所附书面描述将使用相同的附图标号来指代相同或相似的部件。
具体实施方式
射频(RF)采样架构处理接收的模拟信号以确定对应于模拟信号的数据。在一些RF采样架构中，RF模数转换器(ADC)用于将模拟信号转换成数字信号。在此类RF采样架构中，ADC可以是非交错式ADC或交错式ADC。非交错式ADC接收模拟信号并使用单个组成/组件(component)ADC将模拟信号转换成数字信号。交错式ADC使多个组成ADC交错，这些组成ADC中的每个在不同的时间点对模拟信号进行采样以产生多个输出。多个组成ADC的输出等同于由交错式ADC产生的数字信号。例如，如果交错式ADC包括两个组成ADC，则第一组成ADC将以例如5毫秒、15毫秒、25毫秒等对所接收的模拟信号进行采样，并且第二组成ADC将以10毫秒、20毫秒、30毫秒等对所接收的模拟信号进行采样。以这种方式，交错式组成ADC的输出等同于每5毫秒采样的单个输出。可以使用交错式ADC来提高整体采样架构的效率。
当ADC对模拟信号采样时，ADC的特性可以引入通常具有记忆效应的非线性(NL)。非线性是相对于ADC的期望输出的缺损或偏差。交错式ADC产生非线性和非线性失配。非线性失配与不同组成ADC的不同非线性有关。非线性和非线性失配两者都引起ADC输出中的不需要的谐波(例如二次谐波(HD2)、HD3、二阶互调(IMD2)产物、IMD3产物等)。不需要的谐波引起在输出(例如，数字信号)的频率中的尖峰(例如图像)，从而使ADC的输出劣化。在交错式ADC和非交错式ADC中的宽频带上，本文所公开的示例减少或以其他方式校正NL和NL失配(例如，由NL和/或NL失配导致的图像)。
对于在频率fi处的单音输入，NL导致在3fi(三次谐波)或2fi(二次谐波)等处的图像。类似地，对于在频率f1和频率f2处的两个音调输入，三阶非线性引起在2f1-f2、2f2-f1、2f1+f2、2f2+f1处的IMD分量连同在3f1和3f2处的三次谐波。二阶非线性引起在f1-f2、f1+f2处的IMD分量连同在2f1和2f2处的二次谐波。在具有NL失配的交错式ADC架构中，每个组成ADC显示不同的非线性电平，从而导致对应NL项的频域中的NL图像(例如NL校正项)。对于针对4x交错式ADC的f1处的单音输入，当存在三阶NL连同在3f1处的三次谐波时，将存在在3f1+fs/4、3f1+2fs/4、3f1+3fs/4处的NL图像。类似地，对于在f1和f2处的两个音调输入，频域中的每个NL分量具有其对应的NL图像(例如，对于在2f1-f2处的NL分量，将存在在2f1-f2+fs/4、2f1-f2+2fs/4、2f1-f2+3fs/4处的NL图像)。
常规的非交错式RF采样架构包括常规的NL校正以基于Volterra系列模型和对应于ADC的特性的NL系数从ADC的输出确定NL项(例如NL校正项)。NL项对应于由ADC产生的非线性。在此类常规NL校正中，NL项被从输出中去除，由此产生解决记忆效应的NL校正输出。然而，此类常规的非交错式RF采样架构需要用于跨越宽带的有效NL校正的大量的计算。本文所公开的示例减少和/或以其他方式去除非线性，以通过利用数字信号和数字信号的导数以及常规Volterra项的交叉乘积，相比常规的非交错式RF采样架构更接近地建模(model)所接收的模拟信号，从而减少减少的NL所需的Volterra项的总数量。
在常规交错式ADC采样架构中，针对每个交错组成ADC单独地计算Volterra项。此类Volterra项仅使用来自对应的组成ADC的输入数据。然而，此类常规交错式ADC采样架构仅适用于简单的无记忆NL模型，因为由组成ADC采样的模拟信号是混叠的(aliased)，并且不表示完全的连续时间信号。因此，此类常规技术不能建模对应于记忆效应的连续时间NL或NL失配。本文公开的示例包括使用来自多个组成ADC的数据(例如，等同于交错式ADC的全速率输出)的子NL校正器，所述多个组成ADC使用与对应的组成ADC的特性相对应的单独的NL系数。以这种方式，由公开的子NL校正器输出的NL校正项对应于在宽输入频带上以全速率产生的记忆NL模型。在一些常规校正架构中，NL校正器以全速率运行以处理记忆效应。然而，此类示例将不校正NL失配。
在一些常规的交错式RF采样架构中，动态交错失配(IL)校正被执行以校正交错失配(例如，各组成ADC之间的定时失配、增益失配等)，交错失配还导致在交错式ADC输出处的不期望图像。直观地，在NL校正之前执行常规IL校正，以在校正非线性之前去除任何交错失配。然而，通过在NL校正之前执行IL校正，IL校正通过NL失配图像而偏置(bias)。例如，在频率fi处的单音在通过4x交错式ADC时可以由于IL和NL失配两者导致在fi+fs/4处的图像(针对采样频率fs)。在这样的示例中，(在NL校正之前)执行IL校正将去除由于IL和NL失配两者导致的完整图像。因此，当NL校正被执行时，NL校正将自然地重新引入NL失配。本文所公开的示例通过在IL校正之前执行NL校正来减轻此类问题。本文所公开的示例是可能的，因为本文所公开的NL校正系数是使用特定校准输入而被离线估计的。
本文所公开的一些示例减少了数转换器中的非线性。本文所公开的此类示例包括用于将模拟信号转换成数字信号的模数转换器。本文所公开的此类示例进一步包括耦接到模数转换器的非线性校正器以：确定数字信号的Volterra项；确定数字信号的导数；确定对应于数字信号与数字信号的导数的乘积的交叉非线性项(例如交叉项)；以及确定对应于交叉项和Volterra项的组合的非线性项。
本文所公开的一些示例包括交错式模数转换器，其包括：第一组成ADC，其将模拟信号转换成对应于在第一时间点处的第一样本的第一数字信号；以及第二组成ADC，其将模拟信号转换成对应于在与第一时间点不同的第二时间点处的第二样本的第二数字信号。本文所公开的此示例进一步包括耦接到交错式模数转换器的非线性校正器，用以：确定对应于第一数字信号和第二数字信号的Volterra项的第一非线性项、由对应于第一组成ADC的第一非线性系数所缩放(scaled)的Volterra项；并且将第一非线性项与第一数字信号组合以减少第一数字信号的第一非线性。
图1示出本文所公开的示例采样架构100(例如，RF采样架构)以在处理模拟信号时减少非线性。示例采样架构100包括示例信号接收器102、示例低噪声放大器104、示例带通滤波器106、示例ADC 108、示例数字信号109、示例NL校正器110和示例校正的数字信号111，以及示例数字下变频器112。
图1的示例信号接收器102接收模拟信号(例如RF信号)。在一些示例中，信号接收器102是天线(例如，偶极天线、单极天线、阵列天线、环形天线等)。在一些示例中，信号接收器102是可以被耦接或以其他方式被连接到输出信号的电路的输入。在由示例信号接收器102接收到模拟信号之后，信号由示例低噪声放大器104放大。可替代地，示例低噪声放大器104可以是任何类型的放大器(例如，运算放大器、A类放大器、B类放大器等)。示例低噪声放大器104将放大的信号输出到示例带通滤波器106。示例带通滤波器106对放大的信号进行滤波以去除信号的不期望的频带。经滤波的信号由示例带通滤波器106输出并由示例ADC108接收。
图1的示例ADC 108基于时钟(CLK)脉冲对经滤波的信号采样，以产生对应于经滤波的信号的示例数字信号109。因为没有理想的ADC，所以示例ADC 108向示例数字信号109引入一些非线性，如图13的示例频率图1300所示。非线性导致数字信号109中的不需要的谐波。例如，此类谐波可以包括HD2谐波、HD3谐波、IMD2谐波、IMD3谐波等。在图13的示例3f谐波1304中示出示例谐波(例如，不需要的图像)。谐波使数字信号109劣化，从而引入不需要的噪声和降低的示例采样架构100的性能。在一些示例中，ADC 108是射频模数转换器(RFADC)。示例ADC 108将包括非线性的数字信号109输出到示例NL校正器110。
图1的示例NL校正器110通过组合数字信号109的离散时间导数和数字信号109的Volterra项来减少或以其他方式消除数字信号109的非线性。示例NL校正器110基于来自多个不同频率的奈奎斯特(Nyquist)区信息产生离散时间导数。例如，如果数字信号109在第一频率范围内，则示例NL校正器110基于对应于第一频率范围的第一奈奎斯特区产生数字信号109的导数。如果数字信号109在第二频率范围内，则示例NL校正器110基于对应于第二频率范围的第二奈奎斯特区产生数字信号109的导数。示例NL校正器110使用数字信号109及其导数两者来确定多个交叉项。此外，示例NL校正器110计算数字信号109的Volterra项。示例NL校正器110将Volterra项和交叉项两者乘以(例如，缩放)对应于示例ADC 108的特性的NL系数。示例NL校正器110将缩放的Volterra项与缩放的交叉项组合以产生NL项。NL项对应于应该从数字信号109去除的非线性。示例NL校正器110将NL项与数字信号109组合，以从数字信号109中减少或以其他方式去除非线性，从而产生示例经校正的信号111。图1的示例经校正的信号111被输出到示例数字下变频器112。示例数字下变频器112将数字信号转换成对应于可以由另一组件和/或处理器进一步处理的数字信号的Q样本和I样本。可替代地，可以将示例经校正的信号111转发到不同的设备或处理器以便进一步处理。
图2示出本文所公开的示例交错式采样架构200(例如，交错式RF采样架构)以在处理模拟信号时减少非线性。示例交错式采样架构200包括图1的示例信号接收器102、示例低噪声放大器104和示例带通滤波器106。示例交错式采样架构200进一步包括示例交错式ADC208、示例数字信号209a-209n、示例NL校正器210和示例数字信号211a-211n、示例交错失配(IL)校正器212和示例数字下变频器214。
在图2的所示示例中，示例交错式ADC 208输出在时间上分离的多个数字信号209a-209n。如下面结合图4进一步描述的，交错式ADC包括在不同时间点(例如，基于时钟脉冲)处单独地对信号进行采样的多个低速组成ADC，以产生在不同的时间点处的多个样本。以这种方式，示例交错式ADC 208的输出速度和输出数量对应于ADC组件的数量。例如，如果示例ADC 208包括以每秒750兆样本(例如，Msps)操作的四个ADC组件，则示例ADC 208将以每秒3千兆样本(Gsps)(例如4*750Msps＝3Gsps)操作。此外，数字信号209a-209n的数量取决于示例ADC 208的ADC组件的数量。例如，当在示例ADC 208中包括四个组成ADC时，示例ADC 208将输出对应于四个随后时间点的四个数字样本(例如，数字样本209a＝x(4n)、数字样本209b＝x(4n+1)、数字样本209c＝x(4n+2)等)。每个组成ADC都引入非线性。因此，由于经滤波的信号被一个以上的组成ADC处理，所以一个或多个数字样本209a-209n可以具有导致非线性失配的待校正的独特的非线性，如图13的示例频率图1306中的示例f失配1308以及示例3f失配1310所示。示例ADC 208将示例数字样本209a-209n输出到示例NL校正器210。
示例NL校正器210通过在使用来自其他数字样本的信息的同时处理一个数字样本来减少或以其他方式消除示例数字样本209a-209n的非线性和/或非线性失配。例如，当计算第一示例组成ADC输出209a的第一NL项时，示例NL校正器210利用其他示例数字样本209b-209n以使用对应于第一组成ADC的NL系数来计算第一NL项。当计算第二示例ADC输出209b的第二NL项时，示例NL校正器210利用其它ADC输出209a、209c-209n以使用对应于第二组成ADC的NL系数来计算第二NL项。以这种方式，将NL缺损和NL失配因子两者都分配到每个NL项中，从而以全速率(例如，3Gsps)提供更好的经校正的信号211a-211n(例如，经校正的信号211a-211n是由图1的信号接收器102接收的信号的更好的表示)。示例NL校正器210将示例经校正的信号211a-211n输出到示例IL校正器212。
示例IL校正器212通过去除交错图像来校正线性交错失配校正(例如，定时失配、增益失配等)。如上所述，在常规采样架构中，NL校正在IL校正之后进行。然而，这种常规盲(blind)动态IL校正技术由于NL失配图像而偏置。例如，由于IL和NL失配两者，在第一频率(fi)处的单音可能引起在第二频率(例如，fi+fs/4)处的图像。使用常规技术，IL校正将去除图像，并且作为响应，NL校正将重新引入NL失配。如示例交错式采样架构200所示，示例IL校正器212在NL失配已被校正之后校正IL失配，从而减少或以其他方式消除失配的无意引入。示例IL校正器212将经校正的信号(例如，NL校正的信号和IL校正的信号)输出到示例数字下变频器214，以将经校正的信号转换成期望的基带数据(例如，I/Q样本)。
图3是本文所公开的图1的示例NL校正器110的框图，其用于减少示例数字信号109中的NL从而产生示例经校正的信号111。示例NL校正器110包括示例Volterra模型滤波器300、第一示例乘法器组302、示例奈奎斯特区提供器304、示例导数滤波器306、示例交叉项确定器308、第二示例乘法器组310和示例加法器312、示例加法器314。
示例Volterra模型滤波器300使用Volterra系列模型(例如，Volterra模型)从示例数字信号计算Volterra项。示例Volterra项对应于第i阶域模型。随着阶i的增加，Volterra模型滤波器300输出的精度和/或粒度(granularity)增加。同样地，随着阶i的减小，Volterra模型滤波器300输出的精度和/或粒度降低。此外，随着阶i的增加，计算的数量和/或复杂性增加，从而消耗大量资源。另外，随着图1的示例采样架构100的带宽增加，计算数量增加产生大量的Volterra项。可以定制示例Volterra模型滤波器300以根据示例采样架构100的要求增大和/或减小阶i。示例Volterra模型滤波器300将Volterra项输出到示例乘法器组302。
示例乘法器组302将Volterra项乘以NL系数。NL系数对应于图1的示例ADC 108的特性。在一些示例中，通过在生产时测试示例ADC 108来确定NL系数(例如，使用特定校准输入离线估计)。在一些示例中，基于监测示例ADC 108的特性来动态地确定NL系数。示例NL系数可以是用于缩放示例Volterra项的任何正数或负数。在一些示例中，一个或多个系数可以为零以从Volterra项中消除Volterra项。示例乘法器组302将(例如，由NL系数缩放的)Volterra项输出到示例加法器312。
示例奈奎斯特区提供器304向示例导数滤波器306提供奈奎斯特区。示例奈奎斯特区包括对应于在不同频率处的信号的导数的数据。例如，示例奈奎斯特区提供器304可以向示例导数滤波器306提供：(A)当示例数字信号在第一频率范围内时，对应于0-fs/2之间的第一频率范围的奈奎斯特区；(B)当示例数字信号处于第二频率范围内时，对应于fs/2-fs之间的第二频率范围的奈奎斯特区等。下面结合图7描述奈奎斯特区的示例。示例奈奎斯特区提供器304可以包括存储装置(例如，奈奎斯特区的数据库)和/或可以耦接到存储装置。
示例导数滤波器306对示例数字信号109进行滤波以确定示例数字信号109的导数。示例导数滤波器306是离散时间数字滤波器。在一些示例中，示例导数滤波器306是有限脉冲响应(FIR)滤波器。在一些示例中，导数滤波器306是无限脉冲响应(IIR)滤波器。示例导数滤波器306响应取决于示例数字信号109的频率范围，导数滤波器306使用由示例奈奎斯特区提供器304提供的来自奈奎斯特区的标准来计算示例数字信号109的导数。示例导数滤波器306将数字信号109的导数输出到示例交叉项确定器308。示例交叉项确定器308计算数字信号109与数字信号109的导数之间的交叉项。任何特定交叉项可以是数字信号的多个延迟版本与导数信号的多个延迟版本的乘积。例如，如果数字信号109被表示为x(n)并且其导数表示为xd(n)，则三阶的示例交叉项可以是x(n)*x(n)*xd(n)、x(n)*xd(n)*xd(n)、x(n-l1)*x(n-l2)*xd(n-l3)、x(n-l1)*xd(n-l2)*xd(n-l3)、xd(n-l1)*xd(n-l2)*xd(n-l3)，其中l1、l2和l3是可以取任何值的延迟(或滞后)。类似地，二阶的示例交叉项是x(n)*xd(n)、xd(n)*xd(n)、x(n-l1)*xd(n-l2)、xd(n-l1)*xd(n-l2)、xd(n-l1)*xd(n-l2)。附加地或可替代地，可以生成针对任何阶的交叉项。
示例乘法器组310将交叉项乘以NL系数(例如，与提供给示例乘法器组302的NL系数相似)。如上所述，NL系数对应于图1的示例ADC 108的特性。示例NL系数可以是用于缩放示例交叉项的任何正数或负数。在一些示例中，系数中的一个或多个可以是零以消除来自交叉项的交叉项。示例乘法器组310将(例如，由NL系数缩放的)交叉项输出到示例加法器312。
示例加法器312将经缩放的交叉项与经缩放的Volterra项组合以产生NL项(例如，代表示例数字信号109的非线性)。由示例加法器312产生的NL项比仅使用Volterra项产生的常规NL项更接近地对由图1的示例信号接收器102所接收的模拟信号进行建模。包括交叉项和Volterra项的组合的NL项产生与仅使用Volterra项的NL项类似和/或更优的结果。因此，使用交叉项计算示例NL项需要更少的资源，因为确定信号的导数信号和交叉项需要比计算对NL建模所需的所有Volterra项少得多的资源。因此，在示例加法器312的输出处产生的NL项对应于比常规技术更宽的频带。一旦通过示例加法器312已输出NL项，则示例加法器314从示例数字信号109中去除NL项以产生示例经校正的信号111。如上所述，示例经校正的信号111对应于在NL已被减少和/或移除之后的示例数字信号109。
用于三阶NL校正的经校正的信号111的示例是y(n)＝x(n)+y3(n)+d3(n)，其中y3(n)对应于公式1，且d3(n)对应于公式2。
其中xd(n)是x(n)的导数，y3(n)是由示例乘法器302输出的经缩放的Volterra项，d3(n)是由示例乘法器310输出的经缩放的交叉项，c3(k1，k2，k3)、g3(k1，k2，k3)，e3((k1，k2，k3)和f3(k1，k2，k3)是NL系数。尽管结合三阶NL校正描述以上示例校正器信号111，但也可以替代地使用任何其它阶校正。
图4是图2的示例交错式ADC 208的框图，本文公开该示例交错式ADC 208以从图1的示例带通滤波器126接收经滤波的模拟信号并产生图2的示例数字信号209a-209n。示例ADC 208包括示例缓冲器400、示例组成ADC 402a-402n、示例时钟分频器404和示例聚合器406。在所示示例ADC 208中，存在以N Msps操作的n个组成ADC，其中n和N是大于1的整数。
示例缓冲器400从示例带通滤波器106接收经滤波的模拟信号并将经滤波的模拟信号提供给示例组成ADC 402a-402n。如在图4的示例中所示，示例组成ADC 402a-402n具有基本上相似的带宽(例如，N Msps)。可替代地，示例组成ADC 402a-402n可以具有不同的带宽。如上面结合图2所述，示例ADC 208的全部带宽等同于n个示例组成ADC 402a-402n的带宽之和。例如，如果在所示示例中，N＝500Msps，并且存在5个组成ADC 402a-402e，则示例ADC 208的全部带宽为2.5Gsps(例如，500Msps×5)。示例组成ADC 402a-402n基于由示例时钟分频器404所接收的时钟信号对经滤波的信号进行采样。以这种方式，每个组成ADC402a-402n在不同的时间点处进行采样。例如，第一组成ADC 402a对应于每第n个样本(例如，如果经滤波的信号为f(x)，则第一组成ADC输出为f(n*x))，第二组成ADC 402b对应于每第n+1个样本(例如，f(n*x+1))，第三组成ADC 402c对应于每第n+2个样本(例如，f(n*x+2))等。
示例时钟分频器404将信号输出到示例组成ADC 402a-402n以激活示例组成ADC402a-402n，以基于所接收的时钟信号对经滤波的信号进行采样。例如，示例时钟分配器404可以(A)在时钟信号的第一脉冲(例如，上升沿)处激活第一示例组成ADC 402a，(B)在时钟信号的第二脉冲处激活第二示例组成ADC 402b等，直到所有组成ADC 402 402a-402n已被激活，并且然后示例时钟分频器440重复该过程。
示例聚合器406聚合示例组成ADC 402的样本，以产生对应于来自每个示例组成ADC 402的样本的组成ADC输出。例如，示例聚合器406输出(A)对应于经滤波的信号的每第n个样本的第一组成ADC输出209a(例如，f(n*x))、(B)对应于经滤波的信号的每第n+1个样本的第二组成ADC输出209b(例如，f(n*x+1))等。以这种方式，当被组合时，示例组成ADC输出209a-209n等同于整个数字信号(例如，f(n*x)+f(n*x+1)+...+f(n*x+n-1)＝f(x))。
图5示出本文公开的图2的示例NL校正器210的框图，以减少和/或以其他方式消除所接收的数字信号(例如，示例组成ADC输出209a-209n)的非线性和非线性失配，由此产生示例经校正的信号211a-211n。示例NL校正器210包括示例子NL校正器500、示例子NL校正器502、示例子NL校正器504、示例子NL校正器506，示例NL系数501、示例NL系数503、示例NL系数505、示例NL系数507和示例加法器508、示例加法器510、示例加法器512、示例加法器514。
第一示例子NL校正器500计算对应于图4的示例第一组成ADC 402a的NL项(例如，表示NL缺损和/或NL失配)，第二示例子NL校正器502计算对应于图4的第二组成ADC 402b的NL项，第三示例子NL校正器504计算对应于图4的第三组成ADC 402c的NL项，并且第n个示例子NL校正器506计算对应于图4的第n个组成ADC 402n的NL项。如所示示例NL校正器210中所示，示例子NL校正器500、示例子NL校正器502、示例子NL校正器504、示例子NL校正器506不仅接收对应的组成ADC的输出，而且接收其它组成ADC的输出。例如，第一示例子NL校正器500接收第一示例组成ADC输出209a和组成ADC输出209b-209n。以这种方式，示例第一示例子NL校正器500可以在整个信号带宽上校正第一组成ADC的NL缺损。在一些示例中，子NL校正器500、子NL校正器502、子NL校正器504、子NL校正器506通过计算示例组成ADC输出209a-209n的Volterra项来计算NL项。在一些示例中，如结合图6进一步描述的，子NL校正器500、子NL校正器502、子NL校正器504、子NL校正器506通过将Volterra项与交叉项(例如，示例组成ADC输出209a-209n及它们的导数之间的交叉乘积)组合来计算NL项。
示例子NL校正器500、示例子NL校正器502、示例子NL校正器504、示例子NL校正器506接收对应于图4的组成ADC 402a-402n的特性的示例NL系数501、示例NL系数503、示例NL系数505、示例NL系数507。例如，第一示例子NL校正器500接收对应于第一组成ADC 402a的第一NL系数501，第二示例子NL校正器502接收对应于第二组成ADC 402b的第二NL系数503等。示例NL系数501、示例NL系数503、示例NL系数505、示例NL系数507被应用于由示例子NL校正器500、示例子NL校正器502、示例子NL校正器504、示例子NL校正器506产生的Volterra项和/或交叉项。
一旦示例子NL校正器500、示例子NL校正器502、示例子NL校正器504、示例子NL校正器506输出所计算的NL项，则示例加法器508、示例加法器510、示例加法器512、示例加法器514从对应的组成ADC输出209a-209n去除NL项，从而产生示例经校正的输出211a-211n。如上文结合图2所描述的，示例经校正的输出211a-211n表示具有减小和/或以其它方式去除的非线性和非线性失配的所接收的模拟信号的数字信号。
图6是本文所述的第一示例子NL校正器500的框图，其用于减少或以其他方式去除图2和图4的示例交错式ADC 208的非线性和非线性失配。第一示例子NL校正器500包括示例组成ADC输出209a-209n、第一示例NL系数1501(例如，对应于图4的第一组成ADC 402a)，以及图5的示例加法器508。第一示例子NL校正器500进一步包括示例Volterra模型滤波器600、示例乘法器组602、示例奈奎斯特区提供器604、示例导数滤波器606、示例交叉项确定器608、示例乘法器组610以及示例加法器612。尽管第一示例子NL校正器500从所有组成ADC输出209a-209n接收数据，但是示例子NL校正器500可以接收对应于任何数量的组成ADC的任何数量的输出。
示例Volterra模型滤波器600使用Volterra系列从示例全速率(例如，聚合的)组成ADC输出209a-209n来计算Volterra项。示例Volterra项对应于i阶域模型。随着阶i的增加，Volterra模型滤波器600输出的精度和/或粒度增加。同样，随着阶i的减小，Volterra模型滤波器600输出的精度和/或粒度降低。此外，随着阶i的增加，计算的数量和/或复杂性增加，从而消耗大量资源。另外，随着图1的示例采样架构100的带宽增加，增加的计算数量产生大量的Volterra项。可以定制示例的Volterra模型滤波器600，以根据示例采样架构100的要求增加和/或减小阶i。示例Volterra模型滤波器600将对应于组成ADC输出209a-209n的Volterra项输出到示例乘法器组602。
示例乘法器组602将Volterra项乘以示例NL系数501。示例NL系数501对应于图4的第一示例组成ADC 402a的特性。在一些示例中，通过在生产时测试第一组成ADC 402a来确定NL系数501。在一些示例中，通过监测第一组成ADC 402a的特性来动态地确定NL系数501。示例NL系数501可以是用于缩放示例Volterra项的任何正数或负数。在一些示例中，NL系数501中的一个或多个可以为零以从Volterra项中消除Volterra项。示例乘法器组602将(例如，由NL系数501缩放的)Volterra项输出到示例加法器612。
示例奈奎斯特区提供器604向示例导数滤波器606提供奈奎斯特区信息。例如，使用具有fs的总采样率的ADC，如果输入信号频率在[0fs/2]范围内，则输入信号是第一奈奎斯特区，如果频率在[fs/2fs]的范围内，则输入信号在第二奈奎斯特区等。奈奎斯特区信息用于选择将重创建导数信号的适当的数字导数滤波器。下面结合图7描述奈奎斯特区的示例。示例奈奎斯特区提供器604可以包括存储装置(例如，奈奎斯特区的数据库)和/或可以耦接到存储装置。
示例导数滤波器606对示例组成ADC输出209a-209n进行滤波以确定示例数字信号109的导数。示例导数滤波器606是离散时间数字滤波器。在一些示例中，示例导数滤波器606是有限脉冲响应(FIR)滤波器。在一些示例中，导数滤波器606是无限脉冲响应(IIR)滤波器。示例导数滤波器606基于滤波器的频率响应对示例全速率(例如，聚合的)ADC输出209a-209n进行滤波，导数滤波器606使用来自由示例奈奎斯特区提供器604提供的奈奎斯特区的标准来计算示例全速率(例如，聚合的)ADC输出209a-209n的导数。示例导数滤波器606在组成ADC输出209a-209n的对应时刻将等效全速率信号的导数输出到示例交叉项确定器608。示例交叉项确定器608计算示例组成ADC输出209a-209n与示例组成ADC输出209a-209n的导数之间的交叉项。
示例乘法器组610将交叉项乘以NL系数501。如上所述，NL系数501对应于图4的第一示例组成ADC 402a的特性。示例NL系数501可以是用于缩放示例交叉项的任何正数或负数。在一些示例中，系数中的一个或多个系数可以为零以从交叉项中消除交叉项。示例乘法器组610将(例如，由NL系数501缩放的)交叉项输出到示例加法器612。
示例加法器612将经缩放的交叉项与经缩放的Volterra项组合以产生NL项(例如，代表示例组成ADC输出209a-209n的非线性)。由示例加法器612产生的NL项对在该特定样本中由示例ADC 208引入的非线性分量进行建模。一旦NL项已被示例加法器612输出，则示例加法器508从第一示例组成ADC输出209a中去除NL项，以产生第一示例经校正的信号211a。如上所述，示例经校正的信号211a对应于在NL已被减小或去除之后的示例组成ADC输出209a。
在一些示例中，可以在没有示例奈奎斯特区提供器604、示例导数滤波器606、示例交叉项确定器608、示例乘法器组610和/或示例加法器612的情况下，实施第一示例子NL校正器500。在此类示例中，NL项可以仅基于示例ADC分量输出209a-209n(例如，由示例NL系数501缩放)的Volterra项。可以使用该可替代校正器以便节省板空间、成本、复杂度等。
示例子NL校正器502、示例子NL校正器504、示例子NL校正器506共享与示例子NL校正器500类似的结构。例如，第二子NL校正器502可以包括示例Volterra模型滤波器600、示例乘法器组602、示例奈奎斯特区提供器604、示例导数滤波器606、示例交叉项确定器608、示例乘法器组610和示例加法器612。在此类示例中，第二子NL校正器502与所示子NL校正器500不同的是，示例子NL校正器502将接收对应于图4的第二示例组成ADC 402b的特性的第二示例NL系数503。此外，由第二示例子NL校正器502的示例加法器612产生的NL项将与示例第二组成ADC输出209b组合。
用于三阶NL校正的第一示例经校正的信号211a的示例是y(4n)＝x(4n)+y3(4n)+d3(4n)，其中y3(4n)对应于公式3并且d3(4n)对应于公式4。
其中xd(4n)是x(4n)的导数，y3(4n)是由示例乘法器602输出的经缩放的Volterra项，d3(4n)是由示例乘法器610输出的经缩放的交叉项，C3(k1，k2，k3)、g3(k1，k2，k3)、e3(k1，k2，k3)以及f3(k1，k2，k3)是NL系数。尽管结合三阶NL校正来描述上述示例校正器信号2111，但是也可以替代地使用任何其他阶校正。此外，使用对应的输入信号(例如，对于示例第二ADC分量输出209b，y(4n+1)＝x(4n+1)+y3(4n+1)+d3(4n+1)，对于示例第三ADC分量输出209c，y(4n+2)＝x(4n+2)+y3(4n+2)+d3(4n+2)等)以类似的方式计算第二示例校正器信号211b、第三示例校正器信号211c等。
图7示出代表示例导数滤波器306、示例导数滤波器606在第一示例奈奎斯特区700、第二示例奈奎斯特区702和第三示例奈奎斯特区704中的示例响应的响应的示例图。在图7的所示示例中，对于3GHz的总采样频率，第一示例奈奎斯特区700中的响应对应于0GHz和1.5GHz之间的频率，第二示例奈奎斯特区702中的响应对应于1.5GHz和3GHz之间的频率，第三示例奈奎斯特区704中的响应对应于3-4.5GHz之间的频率。可替代地，可以针对任何频率范围使用任何数量的奈奎斯特区。
如在第一奈奎斯特区700处的示例响应的所示曲线图所示，在下降回到1.5GHz(例如，归一化频率为0.5)处的约-35dB之前，响应从非常低的归一化频率(例如接近0Hz)处的-40dB增加到约1.2Ghz(例如，归一化频率为0.4)处的约-1dB。如在第二奈奎斯特区702处的示例响应的所示曲线图所示，在下降回到3GHz(例如，归一化频率为1)处的约-35dB之前，响应从1.5GHz处的-35dB增加到约2.7Ghz(例如，归一化频率为0.9)处的约0dB。如在第三奈奎斯特区704处的示例响应的所示曲线图所示，在下降回到4.5GHz(例如，归一化频率为1.5)处的约-20dB之前，响应从3GHz处的-20dB增加到约4.35Ghz(例如，归一化频率为1.45)处的约-1dB。
尽管在图1至图6中示出实施示例RF采样架构100和/或示例交错式RF采样架构200的示例方式，但是图1至图6中所示的元件、过程和/或设备可以被组合、分割、重新排列、省略、消除和/或以任何其他方式被实施。进一步地，示例信号接收器102、示例放大器104、示例带通滤波器、示例ADC 108、示例NL校正器110、示例数字下变频器112、示例ADC 208、示例NL校正器210、示例IL校正器212、示例数字下变频器214和/或更一般地示例RF采样架构100和/或图1至图6的示例交错式RF采样架构200可以由硬件、机器可读指令、软件、固件和/或硬件、机器可读指令、软件和/或固件的任何组合来实现。因此，例如，示例信号接收器102、示例放大器104、示例带通滤波器、示例ADC 108、示例NL校正器110、示例数字下变频器112、示例ADC 208、示例NL校正器210、示例IL校正器212、示例数字下变频器214和/或更一般地示例RF采样架构100和/或图1至图6的示例交错式RF采样架构200中的任何可以由(多个)模拟和/或数字电路、(多个)逻辑电路、(多个)可编程处理器、(多个)专用集成电路(ASIC)、(多个)可编程逻辑器件(PLD)和/或(多个)现场可编程逻辑器件(FPLD)来实现。当阅读本专利的任何装置或系统权利要求以覆盖纯粹的软件和/或固件实施方式时，示例信号接收器102、示例放大器104、示例带通滤波器、示例ADC 108、示例NL校正器110、示例数字下变频器112、示例ADC 208、示例NL校正器210、示例IL校正器212、示例数字下变频器214和/或更一般地示例RF采样架构100和/或图1至图6的示例交错式RF采样架构200中的至少一个在此被明确地被定义为包括存储软件和/或固件的有形计算机可读存储设备或存储盘，诸如存储器、数字通用盘(DVD)、光盘(CD)、蓝光盘等。更进一步地，示例信号接收器102、示例放大器104、示例带通滤波器、示例ADC 108、示例NL校正器110、示例数字下变频器112、示例ADC208、示例NL校正器210、示例IL校正器212、示例数字下变频器214和/或更一般地示例RF采样架构100和/或图1至图6的示例交错式RF采样架构200包括除在图1至图6中所示的元件、过程和/或设备之外或代替其的元件、过程和/或设备，和/或可以包括所示元件、过程和设备中的任何或全部中的一个以上。
代表用于实施图1至图6中所示的示例RF采样架构100和/或示例交错式RF采样架构200的示例机器可读指令的流程图在图8至图13中示出。在示例中，机器可读指令包括用于由处理器执行的程序，所述处理器诸如下面结合图14和15所述的在示例处理器平台1400、示例处理器平台1500中所示的处理器1412、处理器1512。该程序可以体现在存储在有形计算机可读存储介质(诸如CD-ROM、软盘、硬盘驱动器、数字通用盘(DVD)、蓝光盘或与处理器1412、处理器1512相关联的存储器等)上的机器可读指令中，但是可替代地，整个程序和/或其部分可以由除处理器1412、处理器1512之外的设备执行和/或体现在固件或专用硬件中。进一步，尽管参照图14和图15所示的流程图描述示例程序，实现图1至图6中所示的示例RF采样架构100和/或示例交错式RF采样架构200的许多其它方法也可以替代地被使用。例如，可以改变框的执行顺序，和/或可以改变、消除或组合所描述的框中的一些。
如上所述，图8至图12的示例过程可以使用存储在有形计算机可读存储介质上的编码指令(例如，计算机和/或机器可读指令)来实施，所述有形计算机可读存储介质为诸如硬盘驱动器、闪存、只读存储器(ROM)、光盘(CD)、数字通用盘(DVD)、高速缓冲存储器、随机存取存储器(RAM)和/或其中信息被存储任何持续时间(例如，用于延长的时间段、永久地、用于简短的实例、用于暂时缓冲和/或用于信息缓存)的任何其他存储设备或存储盘。如本文所使用的，术语有形计算机可读存储介质被明确地定义以包括任何类型的计算机可读存储设备和/或存储盘并且排除传播信号并排除传输介质。如本文所使用的，“有形计算机可读存储介质”和“有形机器可读存储介质”可以互换地被使用。附加地或可替代地，图8至图12的示例过程可以使用存储在非暂时性计算机和/或机器可读介质上的编码指令(例如，计算机和/或机器可读指令)来实施，所述非暂时性计算机和/或机器可读介质为诸如硬盘驱动器、快闪存储器、只读存储器、光盘、数字通用盘、高速缓冲存储器、随机存取存储器和/或其中信息被存储任何持续时间(例如，用于延长的时间段、永久地、用于简短的实例、用于暂时缓冲和/或用于信息缓存)的任何其他存储设备或存储盘。如本文所使用的，术语非暂时性计算机可读介质被明确地定义以包括任何类型的计算机可读存储设备和/或存储盘并且排除传播信号并排除传输介质。如本文所使用的，当短语“至少”在权利要求的前序(preamble)中作为过渡术语被使用，其以与术语“包括”为开放的相同的方式也是开放的。
图8是代表可以由图1的示例采样架构100执行的用于减小由图1的示例ADC 108采样的模拟信号的非线性的示例机器可读指令的示例流程图800。尽管结合图1的示例采样架构100描述流程图800，但是流程图800被用于实施任何类型的采样架构。
在框802处，示例信号接收器102接收模拟信号。在框804处，示例放大器104放大所接收的模拟信号。在框806处，示例带通滤波器106对放大的信号进行带通滤波。示例带通滤波器106对放大的信号进行滤波以去除对应于噪声的高频率和/或低频率。示例经滤波的放大的信号可以是例如x(t)。
在框808处，示例ADC 108对经滤波的信号x(t)采样，以产生示例数字信号109x(n)。如上面结合图1所述的，示例数字信号109基于来自时钟信号的脉冲对应于经滤波的信号的样本。当示例ADC 108对经滤波的信号x(t)采样时，示例ADC 108将不期望的非线性引入到示例数字信号109x(n)。
在框810处，示例NL校正器110减小示例数字信号109x(n)的非线性以产生示例经校正的信号111y(n)。示例NL校正器110通过产生对应于由示例ADC 108产生的非线性的NL校正项并且从示例数字信号109x(n)中去除NL校正项来减小非线性。如结合图9进一步描述的，示例NL校正器110通过将使用x(n)和x(n)的导数(例如，x′(n))两者的交叉项与示例数字信号109x(n)的Volterra项组合来减少示例数字信号109x(n)的非线性，从而产生图1的示例经校正的信号111y(n)。在一些示例中，经校正的信号y(n)等同于公式5。
y(n)＝x(n)-ax3(n)-Ω*x(n)*x2(n-1)-βx′(n)x2(n-1) (公式5)
其中α、Ω和β是对应于示例ADC 108的NL系数。
图9是代表可以被执行以实施图1和图3的示例签名(signature)NL校正器110以减少示例数字信号109的非线性从而产生图1和图3的示例经校正的信号111的示例机器可读指令的示例流程图。尽管示例流程图810对应于图1和图3的示例NL校正器110，但是示例流程图810可以被用于任何类型的NL校正设备。
在框900处，示例NL校正器110接收由示例ADC 108输出的示例数字信号109。示例数字信号109是(例如，由图1的示例信号接收器102接收的)模拟信号的数字表示。如上所述，示例ADC 108在数字信号109中产生非期望的非线性。如图3的示例NL校正器110所示，接收的数字信号109被分配到示例Volterra模型滤波器300、示例导数滤波器306和示例交叉项确定器308。
在框902处，示例Volterra模型滤波器300使用(例如，任意阶的)Volterra模型对接收的数字信号109进行滤波以产生Volterra项。在框904处，将产生的Volterra项乘以(例如，缩放)对应的NL系数。如上面结合图3所述，NL校正项对应于示例ADC 108的特性。在一些示例中，在示例二阶Volterra模型中，经缩放的Volterra项(V(n))等同于公式6。
V(n)＝αx3(n)+Ω*x(n)*x2(n-1) (公式6)
其中α和Ω是对应于示例ADC 108的NL系数。
在框906处，示例奈奎斯特区提供器304确定数字信号109是否对应于第一频率范围、第二频率范围或第三频率范围。在一些示例中，可以存在由示例奈奎斯特区提供器304识别的较大或较小的频率范围。如果示例奈奎斯特区提供器304确定数字信号109的频率对应于第一频率范围，则示例导数滤波器206基于第一奈奎斯特区(例如，图7的第一示例奈奎斯特区700)计算数字信号109的导数(框908)。如果示例奈奎斯特区提供器304确定数字信号109的频率对应于第二频率范围，则示例导数滤波器206基于第二奈奎斯特区(例如，图7的第二示例奈奎斯特区702)计算数字信号109的导数(框910)。如果示例奈奎斯特区提供器304确定数字信号109的频率对应于第三频率范围，则示例导数滤波器206基于第三奈奎斯特区(例如，图7的第三示例奈奎斯特区704)计算数字信号109的导数(框912)。
在框914处，示例交叉项确定器308基于示例数字信号109与由示例导数滤波器306输出的数字信号的导数的交叉乘积来确定交叉项。在框916处，示例乘法器组310将交叉项乘以(例如缩放)对应的NL系数。在一些示例中，在示例二阶导数中，经缩放的交叉项(CP)等同于公式7。
CP＝βx′(n)x2(n-1) (公式7)
其中x′(n)是示例数字信号109的导数。
在框918处，示例加法器312将经缩放的交叉项与示例经缩放的Volterra项组合以产生NL校正项。使用来自公式6和公式7的上述示例项，示例NL校正项在公式8中示出。
NLterm＝ax3(n)+Ω*x(n)*x2(n-1)+βx′(n)x2(n-1) (公式8)
NL校正项代表示例数字信号109的不期望的非线性。
在框920处，示例加法器314将数字信号109与所产生的NL校正项组合以产生示例经校正的信号111。示例经校正的信号111是非线性被减少和/或以其他方式被去除的数字信号109。上面在公式5中示出示例经校正的项(y(n))。
图10是代表可以由图2的示例交错式采样架构200执行以减小由图2的示例ADC208采样的模拟信号的非线性的示例机器可读指令的示例流程图1000。尽管结合图2的示例交错式采样架构200描述流程图1000，但是流程图1000被用于实施任何类型的采样架构。结合具有四个组成ADC的ADC 208描述图10的示例流程图1000；尽管可以结合任何数量的组成ADC来使用示例流程图1000。
在框1002处，示例信号接收器102接收模拟信号。例如，信号接收器102可以接收模拟信号。在框1004处，示例放大器104放大所接收的模拟信号。在框1006处，示例带通滤波器106对放大的信号进行带通滤波。示例带通滤波器106对放大的信号进行滤波以去除对应于噪声的高频率和/或低频率。例如，示例经滤波的放大信号可以是x(t)。
在框1008处，示例交错式ADC 208对滤波的信号x(t)进行采样，以产生示例数字信号209a-209d x(4n)、x(4n+1)、x(4n+2)、x(4n+3)。如上面结合图2所述的，示例数字信号209a-209d基于来自在时间上交错的时钟信号的脉冲对应于经滤波的信号的样本。当示例ADC 208对经滤波的信号x(t)进行采样时，示例ADC 208将非期望的非线性引入到示例数字信号209a-209d。
在框1010处，示例NL校正器210减少示例数字信号209a-209d x(4n)、x(4n+1)、x(4n+2)、x(4n+3)的非线性和非线性失配，以产生示例经校正的信号211a-211d y(4n)、y(4n+1)、y(4n+2)、y(4n+3)。示例NL校正器110通过产生对应于由示例ADC 208产生的非线性和/或非线性失配的NL校正项并且从示例数字信号209中去除NL校正项来减少非线性和/或非线性失配。在一些示例中，如结合图11进一步描述的，示例NL校正器210通过将x(4n)、x(4n+1)、x(4n+2)、x(4n+3)与x(n)的导数(例如x′(4n)、x′(4n+1)、x′(4n+2)、x′(4n+3)的交叉乘积与示例数字信号的Volterra项组合来减少示例数字信号209的非线性和/或非线性失配，从而产生图2的示例经校正的信号211a-211d y(4n)、y(4n+1)、y(4n+2)、y(4n+3)。在一些示例中，校正的信号211a-211d y(4n)、y(4n+1)、y(4n+2)、y(4n+3)等同于公式9、公式10、公式11和公式12。
y(4n)＝x(4n)-(α1x3(4n)+Ω1*x(4n)*x2(4n-1)+β1x′(4n)x2(4n-1)) (公式9)
y(4n+1)＝x(4n+1)-(α2x3(4n+1)+Ω2*x(4n+1)*x2(4n)+β2x′(4n+1)x2(4n))(公式10)
y(4n+2)＝x(4n+2)-(α3x3(4n+2)+Ω3*x(4n+2)*x2(4n+1)+β3x′(4n+2)x2(4n+1))(公式11)
y(4n+3)＝x(4n+3)-(α4x3(4n+3)+Ω4*x(4n+3)*x2(4n+2)+β4x′(4n+3)x2(4n+2))(公式12)
其中α1、α2、α3、α4、β1、β2、β3、β4、Ω1、Ω2、Ω3和Ω4是对应于示例ADC 108的四个示例组成ADC 402a-402d的NL系数。
在框1012处，示例IL校正器212校正和/或减少交错失配(例如，与不同组成ADC402a-402d相关联的增益失配、定时失配等)。如上所述，在校正和/或减少示例数字信号209a-209d的非线性之后，校正和/或减少交错失配消除了示例NL校正器210重新添加先前已经由示例IL校正器212去除的非线性的可能性。
图11是表示可以被执行以实施图2和图6的示例NL校正器210，从而减少示例数字信号209的非线性和非线性失配以产生图2和图6的示例经校正的信号211的示例机器可读指令的示例流程图1010。尽管示例流程图1210对应于图2和图6的示例NL校正器210，但是示例流程图1010可以被用于任何类型的NL校正设备。
在框1100处，示例NL校正器110接收由示例ADC 208输出的示例数字信号209a-209n。示例数字信号209a-209n是在不同的时间点处采样的(例如，由图2的示例信号接收器102接收的)模拟信号的数字表示。如上所述，示例交错式ADC 208在数字信号209a-209n中产生不期望的非线性和非线性失配。
在框1102处，第一示例子NL校正器500确定对应于第一示例组成ADC输出209a的第一NL校正项。在一些示例中，第一子NL校正器500基于Volterra项来确定NL校正项。可替代地，如下面结合图12进一步描述的，第一子NL校正器500基于(A)对应于由第一示例NL系数501缩放的示例组成ADC输出209a-209n的Volterra项与(B)使用组成ADC输出209a-209n和由第一示例NL系数501缩放的导数两者的交叉NL校正项的组合来确定NL校正项。在框1104处，示例加法器508将第一示例组成ADC输出209a与第一NL校正项组合(例如，相减)以产生第一示例经校正的信号211a。以上结合公式10描述示例的第一经校正的项。
在框1106处，第二示例子NL校正器502确定对应于第二示例组成ADC输出209b的第二NL校正项。在一些示例中，第二子NL校正器502基于Volterra项来确定NL校正项。可替代地，如下面结合图12进一步描述的，第二子NL校正器502基于(A)对应于由第二示例NL系数503缩放的示例组成ADC输出209a-209n的Volterra项与(B)使用组成ADC输出209a-209n和由第二示例NL系数503缩放的它们的导数两者的交叉NL校正项的组合来确定NL校正项。在框1104处，示例加法器510将第二示例组成ADC输出209b与第二NL校正项组合(例如，相减)以产生第二示例经校正的项211b。以上结合公式11描述示例的第二经校正的项。
在框1110处，第n示例子NL校正器506确定对应于第n示例组成ADC输出209n的第nNL校正项。在一些示例中，第n子NL校正器506基于Volterra项来确定第n NL校正项。可替代地，如下面结合图12进一步描述的，第n子NL校正器506基于(A)对应于由第n示例NL系数507缩放的示例组成ADC输出209a-209n的Volterra项与(B)使用组成ADC输出209a-209n和由第n示例NL系数507缩放的它们的导数两者的交叉NL项的组合来确定第n NL校正项。在框1104处，示例加法器514将第n示例组成ADC输出209n与第nNL校正项组合(例如，相减)以产生第n示例经校正的项211n。在框1114处，示例加法器508、示例加法器510、...示例加法器514输出示例经校正的信号211a-211n。
图12是代表可以被执行以实施图2和图6的示例NL校正器210，从而减少示例数字信号209a-209n的非线性和非线性失配以产生图2和图6的示例经校正的信号211a-211n的示例机器可读指令的示例流程图1102、示例流程图1106、示例流程图1110。尽管示例流程图1102、示例流程图1106、示例流程图1110对应于图2和图6的示例NL校正器210，但是示例流程图1102、示例流程图1106、示例流程图1110可以被用于任何类型的NL校正设备。流程图1102、流程图1106、流程图1110可以由图5的示例子NL校正器500、示例子NL校正器502、示例子NL校正器504、示例子NL校正器506中的任何一个使用。
在框1200处，示例NL校正器110接收由示例交错式ADC 208输出的示例数字信号209a-209n。示例数字信号209a-209n是在不同的时间点处采样的(例如，由图1的示例信号接收器102接收的)模拟信号的数字表示(例如，对于具有四个组成ADC的ADC，x(4n)、x(4n+1)、x(4n+2)、x(4n+3))。如上所述，示例交错式ADC 208在数字信号209a-209n中产生不期望的非线性和非线性失配。如图6的示例NL校正器210所示，所接收的数字信号209a-209n被分配到示例Volterra模型滤波器600、示例导数滤波器606和示例交叉乘积确定器608。
在框1202处，示例Volterra模型滤波器600使用(例如，任何阶的)Volterra模型对所接收的数字信号209a-209n进行滤波以产生Volterra项。在框1204处，示例乘法器组602将产生的Volterra项乘以(例如，缩放)对应于第n组成ADC的对应NL系数。例如，如果流程图1102、流程图1106、流程图1110对应于第一示例子NL校正器500，则对应的NL系数是对应于第一示例组成ADC 402a的特性的示例NL系数501。在一些示例中，在针对具有四个组成ADC的ADC的示例二阶Volterra模型中，用于四个组成ADC的经缩放的Volterra项(V(n))等同于公式13至公式16。
V1(4n)＝α1x3(4n)+Ω1*x(4n)*x2(4n-1) (公式13)
V2(4n+1)＝α2x3(4n+1)+Ω2*x(4n+1)*x2(4n) (公式14)
V3(4n+2)＝α3x3(4n+2)+Ω3*x(4n+2)*x2(4n+1) (公式15)
V4(4n+3)＝α4x3(4n+3)+Ω4*x(4n+3)*x2(4n+2) (公式16)
在框1206处，示例奈奎斯特区提供器604确定数字信号209a-209n是否对应于第一频率范围、第二频率范围或第三频率范围。在一些示例中，可以存在由示例奈奎斯特区提供器604识别的更大或更小的频率范围。如果示例奈奎斯特区提供器604确定数字信号209a-209n的频率对应于第一频率范围，则示例导数滤波器606基于第一奈奎斯特区(例如，图7的第一示例奈奎斯特区700)来计算数字信号209a-209n的导数(框1208)。如果示例奈奎斯特区提供器604确定数字信号209a-209n的频率对应于第二频率范围，则示例导数滤波器206基于第二奈奎斯特区(例如，图7的第二示例奈奎斯特区702)来计算数字信号209a-209n的导数(框1210)。如果示例奈奎斯特区提供器604确定数字信号209a-209n的频率对应于第三频率范围，则示例导数滤波器206基于第三奈奎斯特区(例如，图7的第三示例奈奎斯特区704)来计算数字信号109的导数(框1212)。
在框1214处，示例交叉项确定器608确定使用示例数字信号209a-209n和由示例导数滤波器606输出的数字信号的导数两者的交叉NL校正项。在框1216处，示例乘法器组610将交叉项乘以(例如，缩放)对应的NL系数(例如，针对第一示例组成ADC 402a的第一示例NL系数501，针对第二示例组成ADC 402b的第二示例NL系数503等)。在一些示例中，在针对四个组成ADC的示例二阶导数中，经缩放的交叉项(CP)等同于公式17至公式20。
CP1＝β1x′(4n)x2(4n-1) (公式17)
CP2＝β2x′(4n+1)x2(4n) (公式18)
CP3＝β3x′(4n+2)x2(4n+1) (公式19)
CP4＝β4x′(4n+3)x2(4n+2) (公式20)
其中x′(4n)是第一示例ADC输出209a的导数，x′(4n+1)是第二示例数字信号209b的导数，x′(4n+2)是第三示例数字信号209c的导数，并且x′(4n+3)是第四示例数字信号209d的导数。
在框1218处，示例加法器612将经缩放的交叉项与示例经缩放的Volterra项组合以产生第n NL校正项。使用来自公式13至公式20的上述示例项，在公式21至公式24中示出四个组成ADC的示例NL校正项。
NLterm1＝α1x3(4n)+Ω1*x(4n)*x2(4n-1)+β1x′(4n)x2(4n-1) (公式21)
NLterm2＝α2x3(4n+1)+Ω2*x(4n+1)*x2(4n)+β2x′(4n+1)x2(4n) (公式22)
NLterm3＝α3x3(4n+2)+Ω3*x(4n+2)*x2(4n+1)+β3x′(4n+2)x2(4n+1) (公式23)
NLterm4＝α4x3(4n+3)+Ω4*x(4n+3)*x2(4n+2)+β4x′(4n+3)x2(4n+2) (公式24)
NL校正项表示示例数字信号209a-209n的不期望的非线性和非线性失配。
图14是能够执行图8和图9的指令以实施图1和图3的示例采样架构100和/或示例NL校正器110的示例处理器平台1400的框图。处理器平台1400可以是例如服务器、个人计算机、移动设备(例如，手机、智能电话、诸如iPadTM的平板电脑)、个人数字助理(PDA)、互联网器具或任何其他类型的计算设备。
所示示例的处理器平台1400包括处理器1412。所示示例的处理器1412是硬件。例如，处理器1412可以由集成电路、逻辑电路、微处理器或来自任何期望系列或制造商的控制器来实施。
所示示例的处理器1412包括示例存储器1413(例如，高速缓冲存储器)。图14的示例处理器1412执行图8和图9的指令以实施示例信号接收器102、示例放大器104、示例带通滤波器106、示例ADC 108、示例NL校正器110、示例数字转换器112、示例Volterra模型滤波器300、示例乘法器组302、示例奈奎斯特区提供器304、示例导数滤波器306、示例交叉项确定器308、示例乘法器组310和/或图1和/或图3的示例加法器312、示例加法器314。所示示例的处理器1412经由总线1418与包括易失性存储器1414和非易失性存储器1416的主存储器通信。易失性存储器1414可以由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、RAMBUS动态随机存取存储器(RDRAM)和/或任何其它类型的随机存取存储器设备来实施。非易失性存储器1416可以由快闪存储器和/或任何其它期望类型的存储器设备来实施。对主存储器1414、主存储器1416的访问由存储器控制器控制。
所示示例的处理器平台1400还包括接口电路1420。接口电路1420可以通过任何类型的接口标准来实施，诸如以太网接口、通用串行总线(USB)和/或PCI Express接口。
在所示示例中，一个或多个输入设备1422连接到接口电路1420。(多个)输入设备1422允许用户将数据和命令输入到处理器1412中。(多个)输入设备可以通过例如传感器、麦克风、摄像机(静止或视频)、键盘、按钮、鼠标、触摸屏、轨迹板、轨迹球、等位点(isopoint)和/或语音识别系统来实施。
一个或多个输出设备1424也连接到所示示例的接口电路1420。输出设备1424可以例如由显示设备(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器、阴极射线管显示器(CRT)、触摸屏、触觉输出设备和/或扬声器)实施。因此，所示示例的接口电路1420通常包括图形驱动器卡、图形驱动器芯片或图形驱动器处理器。
所示示例的接口电路1420还包括通信设备，诸如发射器、接收器、收发器、调制解调器和/或网络接口卡，以促进经由网络1426(例如，以太网连接、数字用户线路(DSL)、电话线路、同轴电缆、蜂窝电话系统等)与外部机器(例如，任何种类的计算设备)进行数据交换。
所示示例的处理器平台1400还包括用于存储软件和/或数据的一个或多个大容量存储设备1428。此类大容量存储设备1428的示例包括软盘驱动器、硬盘驱动器盘、光盘驱动器、蓝光盘驱动器、RAID系统和数字通用盘(DVD)驱动器。
图8和图9的编码指令1432可以存储在大容量存储设备1428、易失性存储器1414、非易失性存储器1416和/或可移动的有形计算机可读存储介质(例如CD或DVD)上。
图15是能够执行图10和图11的指令以实施图2和图6的示例交错式采样架构200和/或示例NL校正器210的示例处理器平台1500的框图。处理器平台1500可以是例如服务器、个人计算机、移动设备(例如，手机、智能电话、诸如iPadTM的平板电脑)、个人数字助理(PDA)、互联网器具或任何其他类型的计算设备。
所示示例的处理器平台1500包括处理器1512。所示示例的处理器1512是硬件。例如，处理器1512可以由集成电路、逻辑电路、微处理器或来自任何期望系列或制造商的控制器来实施。
所示示例的处理器1512包括示例存储器1513(例如，高速缓冲存储器)。图15的示例处理器1512执行图10和图11的指令以实施示例信号接收器102、示例放大器104、示例带通滤波器106、示例ADC 208、示例NL校正器210、示例IL校正器212、示例数字转换器214、示例Volterra模型滤波器600、示例乘法器组602、示例奈奎斯特区提供器604、示例导数滤波器606、示例交叉项确定器608、示例乘法器组610和/或图2和/或图6的示例加法器612、示例加法器508。所示示例的处理器1512经由总线1518与包括易失性存储器1514和非易失性存储器1516的主存储器通信。易失性存储器1514可以由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、RAMBUS动态随机存取存储器(RDRAM)和/或任何其他类型的随机存取存储器设备实施。非易失性存储器1516可以由快闪存处器和/或任何其它期望类型的存储器设备实施。对主存储器1514、主存储器1516的访问由存储器控制器控制。
所示示例的处理器平台1500还包括接口电路1520。接口电路1520可以通过任何类型的接口标准来实施，诸如以太网接口、通用串行总线(USB)和/或PCI Express接口。
在所示示例中，一个或多个输入设备1522连接到接口电路1520。(多个)输入设备1522允许用户将数据和命令输入到处理器1512中。(多个)输入设备可以通过例如传感器、麦克风、摄像机(静止或视频)、键盘、按钮、鼠标、触摸屏、轨迹板、轨迹球、等位点和/或语音识别来实施。
一个或多个输出设备1524也连接到所示示例的接口电路1520。输出设备1524可以例如由显示设备(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器、阴极射线管显示器(CRT)、触摸屏、触觉输出设备和/或扬声器)实施。因此，所示示例的接口电路1520通常包括图形驱动器卡、图形驱动器芯片或图形驱动器处理器。
所示示例的接口电路1520还包括通信设备(诸如发射器、接收器、收发器、调制解调器和/或网络接口卡)以便于经由网络1526(例如，以太网连接、数字用户线(DSL)、电话线、同轴电缆、蜂窝式电话系统等)与外部机器(例如，任何种类的计算设备)进行数据交换。
所示示例的处理器平台1500还包括用于存储软件和/或数据的一个或多个大容量存储设备1528。这种大容量存储设备1528的示例包括软盘驱动器、硬盘驱动器盘、光盘驱动器、蓝光盘驱动器、RAID系统和数字通用盘(DVD)驱动器。
图10至图12的编码指令1532可以被存储在大容量存储设备1528、易失性存储器1514、非易失性存储器1516中和/或可移动的有形计算机可读存储介质诸如CD或DVD上。
从前述可以理解，上述公开的方法、装置和制造的用品减少模数转换器中的非线性和/或非线性失配。本文所公开的示例包括NL校正器以减少由(例如，交错或非交错)ADC输出的数字信号中的非线性和/或非线性失配。在一些示例中，NL校正器将Volterra项与(多个)数字信号和(多个)数字信号的导数的交叉乘积组合以输出NL项。将NL项从(多个)数字信号中去除，以减少数字信号的非线性和/或非线性失配。在一些示例中，NL校正器包括对应于多个组成ADC的多个子NL校正器，以包括对应于跨越宽带的以全速率的记忆效应的NL失配。在一些示例中，NL校正在IL校正之前进行以防止IL校正中的NL偏置。使用本文所公开的示例，NL和NL失配校正能够在宽带上以全速率建模记忆效应。本文所公开的示例提供对于IMD3的25分贝(dB)以及对于HD3的20dB的90％点改进。此外，本文公开的示例提供在宽带上对于IMD3的14dB以及对于HD3的19dB的最差情况改进(例如，针对4GHz采样率的1.65GHz至2.85GHz)。
本专利要求于2016年5月4日提交的印度申请号为201641015443的优先权，其全文通过引用并入本文。
虽然本文已经描述某些示例方法、装置和制造的用品，但是本专利的覆盖范围不限于此。相反，本专利涵盖相当落入本专利的权利要求的范围的所有方法、装置和制造的用品。

Claims (18)

1.一种装置，其包括：
模数转换器，其将模拟信号转换成数字信号；以及
非线性校正器，其耦接到所述模数转换器以：
确定所述数字信号的导数；
确定包括所述数字信号和所述数字信号的所述导数的组合的交叉项；
确定所述数字信号的Volterra项；以及
确定对应于所述交叉项和所述Volterra项的非线性项。
2.根据权利要求1所述的装置，其进一步包括耦接到所述非线性校正器以将所述非线性项与所述数字信号组合的加法器。
3.根据权利要求2所述的装置，其中将所述非线性项与所述数字信号组合减少所述数字信号的非线性。
4.根据权利要求1所述的装置，其中所述非线性校正器用于通过对应于所述模数转换器的特性的第一非线性系数来缩放所述交叉项和所述Volterra项。
5.根据权利要求1所述的装置，其中所述数字信号包括对应于在第一时间点处的第一样本的第一信号和对应于在不同于所述第一时间点的第二时间点处的第二样本的第二信号。
6.根据权利要求5所述的装置，其中所述模数转换器是包括第一组成ADC和第二组成ADC的交错式模数转换器，所述第一组成ADC输出所述第一信号并且所述第二组成ADC输出所述第二信号。
7.根据权利要求6所述的装置，其中：
所述第一组成ADC对应于第一非线性项，并且所述第二组成ADC对应于第二非线性项；并且
所述第一组成ADC和所述第二组成ADC对应于由所述交错式模数转换器产生的非线性失配。
8.根据权利要求6所述的装置，其中所述非线性校正器用于通过对应于所述第一组成ADC或所述第二组成ADC中的至少一个的特性的第二非线性系数来缩放所述交叉项和所述Volterra项。
9.根据权利要求6所述的装置，其中：
所述第一组成ADC基于所述第一信号和所述第二信号确定所述Volterra项；以及
所述第一组成ADC基于所述第一信号和所述第二信号确定所述数字信号的所述导数，所述交叉项基于所述第一信号和所述第二信号。
10.根据权利要求1所述的装置，其中所述非线性校正器用于基于对应于所述模拟信号的频率的奈奎斯特区确定所述数字信号的所述导数。
11.根据权利要求1所述的装置，其中所述交叉项是非线性项。
12.一种装置，其包括：
交错式模数转换器，其包括：
第一组成ADC，其将模拟信号转换成对应于在第一时间点处的第一样本的第一数字信号；以及
第二组成ADC，其将所述模拟信号转换成对应于在不同于所述第一时间点的第二时间点处的第二样本的第二数字信号；以及
非线性校正器，其耦接到所述交错式模数转换器以：
确定对应于所述第一数字信号和所述第二数字信号的第一非线性项，其中所述非线性校正器用于通过确定所述第一数字信号和所述第二数字信号的Volterra项来确定所述第一非线性项；以及
将所述第一非线性项与所述第一数字信号组合以减少所述第一数字信号的第一非线性。
13.根据权利要求12所述的装置，其中所述非线性校正器用于：
确定对应于所述第一数字信号和所述第二数字信号的Volterra项的第二非线性项，所述Volterra项由对应于第二组成ADC的第二非线性系数来缩放；以及
将所述第二非线性项与所述第二数字信号组合以减少所述第二数字信号的第二非线性。
14.根据权利要求13所述的装置，其进一步包括交错失配校正器，以在所述第一非线性和所述第二非线性已从所述第一数字信号和所述第二数字信号被减少之后在所述第一数字信号和所述第二数字信号上执行交错失配校正。
15.根据权利要求12所述的装置，其中将所述第一非线性项与所述第一数字信号组合减少所述第一数字信号的非线性失配。
16.根据权利要求12所述的装置，其中所述非线性校正器用于确定对应于所述第一数字信号、所述第二数字信号和对应于所述第一数字信号和所述第二数字信号的导数的交叉项，所述第一非线性项包括所述交叉项。
17.根据权利要求16所述的装置，其中所述交叉项由第一非线性系数进行缩放。
18.根据权利要求16所述的装置，其中所述非线性校正器用于将对应于所述第一数字信号或所述第二数字信号中的至少一个的Volterra项和所述交叉项组合以确定所述第一非线性项。
CN201710303407.5A 2016-05-04 2017-05-03 减少模数转换器中的非线性的方法和装置 Active CN107346974B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN201641015443 2016-05-04
IN201641015443 2016-05-04
US15/389,236 2016-12-22
US15/389,236 US10050636B2 (en) 2016-05-04 2016-12-22 Methods and apparatus to reduce non-linearity in analog to digital converters

Publications (2)

Publication Number Publication Date
CN107346974A CN107346974A (zh) 2017-11-14
CN107346974B true CN107346974B (zh) 2023-08-29

Family

ID=60243721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710303407.5A Active CN107346974B (zh) 2016-05-04 2017-05-03 减少模数转换器中的非线性的方法和装置

Country Status (2)

Country Link
US (1) US10050636B2 (zh)
CN (1) CN107346974B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108173547A (zh) * 2018-01-03 2018-06-15 武汉理工大学 频率交织模数转换器的滤波器组失配校准方法及电路
US10476514B1 (en) * 2018-05-30 2019-11-12 Xilinx, Inc. Circuit for and method of receiving data in an integrated circuit
US11063623B2 (en) * 2018-11-28 2021-07-13 Texas Instruments Incorporated Baseband corrector for RF non-linearity in zero-IF receiver
US10615813B1 (en) * 2018-12-31 2020-04-07 Texas Instruments Incorporated Analog-to-digital converter non-linearity correction using multi-nyquist differentiator
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
US10848169B2 (en) * 2019-03-20 2020-11-24 Analog Devices, Inc. Receiver signal chains with low power drivers and driver optimization
WO2021067932A1 (en) 2019-10-03 2021-04-08 Texas Instruments Incorporated Non-linearity correction
US11239854B2 (en) 2019-10-03 2022-02-01 Texas Instruments Incorporated Non-linearity correction
US11349490B2 (en) * 2020-03-03 2022-05-31 Cirrus Logic, Inc. Dual-path digital filtering in an analog-to-digital conversion system
CN111623698B (zh) * 2020-05-22 2021-10-01 北京控制工程研究所 一种具有非线性校正功能的电涡流位移传感器电路
US20230275594A1 (en) * 2022-02-28 2023-08-31 Texas Instruments Incorporated High order nonlinearity estimation of radiofrequency analog-to-digital converters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786728A (en) * 1995-06-30 1998-07-28 Nokia Mobile Phones, Ltd. Cuber based predistortion circuit and mobile station using the same
CN1582549A (zh) * 2001-08-31 2005-02-16 宽带物理公司 调制解调器接收机中非线性失真的补偿
CN1985442A (zh) * 2004-03-25 2007-06-20 奥普蒂科伦公司 数字线性化系统
CN101738872A (zh) * 2008-11-06 2010-06-16 睿初科技公司 用于光刻校准的方法和系统
CN102594346A (zh) * 2004-11-04 2012-07-18 特克特朗尼克公司 使用滤波器乘积的线性校正器的校准系统和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361067A (en) 1992-11-30 1994-11-01 Motorola Inc. Digital linearization calibration for analog to digital converter
JP2007531415A (ja) * 2004-03-25 2007-11-01 オプティクロン・インコーポレーテッド アナログデジタルコンバータ線形化用の複雑度を低減した非線形フィルタ
US7978104B2 (en) * 2007-06-21 2011-07-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
US20090058521A1 (en) * 2007-08-31 2009-03-05 Fernandez Andrew D System and method of digital linearization in electronic devices
JP5215477B2 (ja) * 2008-12-16 2013-06-19 シグナル・プロセシング・デバイシーズ・スウェーデン・エービー 非線形性誤差の評価及び補償のための方法及び装置
US8810442B1 (en) 2013-02-14 2014-08-19 Pmc-Sierra Us, Inc. Background calibration of aperture center errors in analog to digital converters
US8981972B2 (en) 2013-03-14 2015-03-17 Analog Devices, Inc. Background calibration of ADC reference voltage due to input signal dependency
US9041571B2 (en) 2013-09-06 2015-05-26 Broadcom Corporation Flexible ADC calibration technique using ADC capture memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786728A (en) * 1995-06-30 1998-07-28 Nokia Mobile Phones, Ltd. Cuber based predistortion circuit and mobile station using the same
CN1582549A (zh) * 2001-08-31 2005-02-16 宽带物理公司 调制解调器接收机中非线性失真的补偿
CN1985442A (zh) * 2004-03-25 2007-06-20 奥普蒂科伦公司 数字线性化系统
CN102594346A (zh) * 2004-11-04 2012-07-18 特克特朗尼克公司 使用滤波器乘积的线性校正器的校准系统和方法
CN101738872A (zh) * 2008-11-06 2010-06-16 睿初科技公司 用于光刻校准的方法和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
光反馈激光器非线性仿真研究;高继森等;《计算机仿真》;20090915(第09期);全文 *

Also Published As

Publication number Publication date
US20170324421A1 (en) 2017-11-09
CN107346974A (zh) 2017-11-14
US10050636B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
CN107346974B (zh) 减少模数转换器中的非线性的方法和装置
JP4774953B2 (ja) 時間インターリーブａｄ変換器
US8508395B2 (en) Time varying quantization-based linearity enhancement of signal converters and mixed-signal systems
US9007251B2 (en) Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal
JP4648904B2 (ja) データ変換の方法とシステム
Centurelli et al. Efficient digital background calibration of time-interleaved pipeline analog-to-digital converters
US9071271B1 (en) Digital radio frequency memory utilizing time interleaved analog to digital converters and time interleaved digital to analog converters
US8018366B2 (en) Data converter having a passive filter
CN110138385B (zh) Adc中采样器和放大器非线性的背景校准
US11652491B2 (en) High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
Li et al. A background correlation-based timing skew estimation method for time-interleaved ADCs
WO2019018739A1 (en) COMPACT MODEL NON-LINEAR COMPENSATION OF LIMITED BAND RECEIVER SYSTEMS
Vansebrouck et al. Digital distortion compensation for wideband direct digitization RF receiver
US8368574B1 (en) Dynamic range ADC's
JPWO2011039859A1 (ja) アナログデジタル変換器およびそれを用いた半導体集積回路装置
EP2582050A1 (en) Multi-level sigma-delta ADC with reduced quantization levels
Nguyen et al. A new approach of stochastic computing for arithmetic functions in wideband RF transceivers
CN108736891B (zh) 一种iq和tiadc失配校正系统及方法
Vansebrouck et al. Performance study of nonlinearities blind correction in wideband receivers
Pathan et al. An autocorrelation-less single-bit Weiner filter on FPGA
JP6029065B2 (ja) 受信装置
Pekau et al. Cascaded noise figure calculations for radio receiver circuits with noise-aliasing properties
US8537039B2 (en) Distortion correcting device
Khakpour et al. Adaptive noise cancellation based architecture for correction of gain and offset mismatch errors in time-interleaved ADC
Khan et al. Hardware feasible offset and gain error correction for time-interleaved ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant