JP2007531415A - アナログデジタルコンバータ線形化用の複雑度を低減した非線形フィルタ - Google Patents

Abstract

【課題】
【解決手段】入力アナログ信号を補償されたデジタル信号に変換する方法は、入力アナログ信号を非補償デジタル信号に変換するステップと、補償されていないデジタル信号を歪みモデルに入力するステップと、補償されていないデジタル信号に基づいてモデル化歪み信号を生成するステップと、補償されたデジタル信号を生成するためにモデル化歪み信号を補償されていないデジタル信号から減算するステップと、を備える。歪み補償アナログデジタルコンバータ（ＡＤＣ）は、入力アナログ信号を補償されていないデジタル信号に変換するように構成された非補償ＡＤＣと、非補償デジタル信号を受信し、補償されていないデジタル信号に基づいてモデル化された歪み信号を生成し、補償されたデジタル信号を生成するためにモデル化された歪み信号を補償されていないデジタル信号から減算するように構成された、非補償ＡＤＣに結合された補償モジュールとを備える。
【選択図】図１Ａ

Description

［関連出願の相互参照］
本願は、出典を明示することによりその開示内容全体を実際上本願明細書の一部とする２００４年３月２５日提出の米国仮特許出願第６０／５５６，６６３号（代理人整理番号第ＯＰＴＩＰ００７＋号）「アナログデジタルコンバータ線形化用の複雑度を低減した非線形フィルタ」に対する優先権を主張するものである。

アナログデジタルコンバータ（ＡＤＣ）は、広範な用途を有する。高速通信システム等の用途では、公知の手法を使用して補正し得る低歪み又は線形歪みを有するＡＤＣを必要とする場合が多い。実際には、多くのＡＤＣの出力は、アナログ信号のデジタル信号への変換に固有の量子化誤差に加え、非線形歪みを有する。非線形歪みの原因は多数存在し、インダクタ、キャパシタ、及びトランジスタといった非線形コンポーネント、非線形ゲートトランスコンダクタンス、増幅器の利得誤差、デジタルアナログコンバータのレベル誤差等が含まれる。非線形ＡＤＣは、入力と共に変化する可変時定数を有する場合が多い。時定数の変化は、入力、入力の変化率（スルーレートとも呼ばれる）の他、温度等の外部要因に依存することがある。時定数変化の影響は、入力におけるスルーレートの変化が大きい高速ＡＤＣにおいて、より顕著となる場合が多い。非線形歪みを改善するために、既存のＡＤＣ設計の一部では、入力の変化に対する感度が低い物理コンポーネントを使用する。しかしながら、この手法は、常に有効とは限らない。物理コンポーネントにおける一部の非線形性は、通常、不可避であり、これはＡＤＣが一般的に何らかの非線形性を有することを意味する。更に、特殊なコンポーネントは、より複雑な設計と、高いデバイスコストとにつながる場合が多い。

ＡＤＣの非線形歪みをより容易に補償可能であれば有用である。更に、補正手法がＡＤＣの複雑性及びコストを大幅に増加させなければ、望ましいものとなる。

本発明の様々な実施形態を、以下の詳細な説明と添付図面とにおいて開示する。

本発明は、処理、装置、システム、合成物、コンピュータ読み取り可能な記憶媒体等のコンピュータ読み取り可能な媒体、又は光学又は電気通信リンクを介してプログラム命令が送信されるコンピュータネットワークを含め、多数の方法で実施可能である。本明細書において、こうした実施、或いは本発明が取り得る他の任意の形態は、手法と呼ばれる場合がある。タスクを実行するように構成されたものとして説明されるプロセス又はメモリ等のコンポーネントは、特定の時期にタスクを実行するように一時的に構成された一般コンポーネントと、タスクを実行するために製造された固有コンポーネントとの両方を含む。一般に、開示された処理のステップの順序は、本発明の範囲内で変更してよい。

本発明の一つ以上の実施形態の詳細な説明は、本発明の原理を例示する添付図面を参照して以下に提示する。本発明について、こうした実施形態により説明するが、本発明は、任意の実施形態に限定されない。本発明の範囲は、特許請求の範囲のみにより限定され、本発明は、多数の代替物、変形例、及び均等物を包含する。以下の説明では、本発明の完全な理解を提供するために、多数の具体的な詳細について述べる。こうした詳細は、例示の目的で提供するものであり、本発明は、こうした具体的な詳細の一部又は全部がなくとも、特許請求の範囲に従って実施し得る。明確にする目的から、本発明に関連する技術分野において公知の技術的内容については、本発明を不必要に曖昧にしないため、詳細な説明を省略する。

入力アナログ信号を補償されたデジタル信号に変換する方法及びシステムについて開示する。一部の実施形態において、入力アナログ信号は、非補償デジタル信号に変換される。非補償デジタル信号は、歪みモデルへ送信され、モデル化された歪み信号が生成される。モデル化された歪み信号は、非補償デジタル信号から減算され、補償されたデジタル信号が生成される。一部の実施形態では、入力の分数位相サンプル及び／又は微分を使用して、モデル化された歪み信号を生成する。

図１Ａは、アナログデジタルコンバータの実施形態を示す図である。この例において、ＡＤＣ１００は、補償ＡＤＣである。非補償ＡＤＣ１０２と補償モジュール１０４とが含まれる。ＡＤＣ１０２と補償モジュールとは、プロセッサに埋め込まれたソフトウェア又はファームウェアコード、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルデジタル処理エンジン（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、又は他の任意の適切な手法として実現してよい。ＡＤＣ１０２の出力ｙ_nは、補正が必要な何らかの非線形歪みを有する。ｙ_nは、補償モジュール１０４へ送られ、ここで

が生成される。随意的に、ＡＤＣに対する入力を補償モジュール１０４へ送ってもよい。コンバイナ１０６は、推定歪みを出力から減じる。

図１Ｂは、ＡＤＣ１０２のモデルを示すブロック図である。この例において、ＡＤＣ１０２は、理想量子化器１１０及び非線形歪みフィルタ１１２としてモデル化される。理想量子化器１１０は、アナログ入力に対してサンプルアンドホールド動作を実行し、理想量子化信号ν_nを生成する。理想量子化信号は、入力から、量子化器の量子化誤差（即ち、第一のＡＤＣ量子化レベルを下回るアナログ信号の部分）を引いたものに等しい。非線形歪みフィルタ１１２を使用して、ＡＤＣ１０２の歪み関数を例示している。歪み関数は、η_nとして表される。通常はＡＤＣのために所定のビット数で低減できない量子化誤差とは異なり、歪みは、本明細書で説明する手法を衣装して補償可能である。ＡＤＣ全体の出力は、ｙ_n＝ν_n＋η_nとして表現される。

図１Ｃは、補正モジュール１０４の例示的実施形態を示すブロック図である。この例において、この例において、補正モジュール１０４は、ＡＤＣの歪み関数η_nと実質的に同様の

を実現する歪みモデリングフィルタ１２０を含む。フィルタ１２０の出力は、ＡＤＣ出力ｙ_nから減算される。

上記の例において、ＡＤＣに入る信号は、サンプリングキャパシタにおいてサンプリング及び保持されるまえに、いくつかのアナログ回路コンポーネントを連続時間モードで伝搬する。サンプリングされた信号は、一組の事前に格納された電圧（又は電流）と比較され、比較の結果は、ＡＤＣの出力を形成するデジタルビットに変換される。動的信号経路は、ＡＤＣの入力パッドからサンプリングキャパシタ（群）まで延びる。サンプルアンドホールド関数は、サンプリングキャパシタ（群）に、サンプリングスイッチが開いた時点での入力信号レベルに比例する電荷を配置する。電荷の配置後、信号は連続時間領域で処理されなくなる。信号は離散時間領域で処理され、信号経路は静的になる。本明細書での使用において、連続時間経路及び離散時間経路での歪みを、それぞれ動的歪み及び静的歪みと呼ぶ。

動的歪みは、非線形アナログ媒体を伝搬する

の関数である。アナログ信号経路は、

を有する。ＡＤＣにおける動的非線形歪みは、連続時間信号及びその履歴の関数として変化するＲＣ時定数によるものであり、即ち、

となり、ここでεは、小さな時間増分である。言い換えると、動的非線形歪みは、時間ｔにおける信号値、ｔ−εにおける直前の時間ｔの信号値、直前の時間ｔ−εの信号値等の関数となる。動的非線形歪みは、したがって、

となる。アナログ信号経路は、更に、歪みに関する記憶効果を発生させる線形歪みを含み、これにより非線形歪みは、

という関数となり、ここでξは、離散時間ステップ及び高サンプリングレートである。

例えば、次の動的非線形歪み関数を例に取ると、

ｋ₁（ν（ｔ））は、信号入力レベルの変化関数であるフィルタ定数、ｋ₂ａｒｃｔａｎ（ν（ｔ））は、非線形連続時間歪み関数である。この式は、次のように近似できる。

アナログ信号経路帯域幅の限定を発生させ、結果的に非線形歪みに対するメモリ効果を引き起こすのに十分なほど線形歪みが深刻である時、上記の式は、次のように書くことができる。

サンプルアンドホールド関数の後、信号は離散化され、静的歪みは、サンプリング時点の信号レベルと、以前のサンプリング時点における信号レベルの履歴との関数となる。したがって、歪みは、次のように表現できる。

歪み関数に対する一般式は、次のようになり、

ここで係数ａ_j ⁱ及びｂは、歪みを引き起こす全信号の非線形関数である。言い換えると、各係数は、

の非線形関数である。

代替として、歪み関数は、次のように表現してよく、

ここで

は、ν_nの非線形関数である。一部の実施形態において、歪み関数の係数は、実験的に決定される。振幅及びスルーレートの変化するテストトーンを、ＡＤＣへ送信する。結果に対して最小二乗誤差近似を実行し、係数を決定する。

図２は、歪み補正アナログデジタルコンバータの実施形態の動作を示すフローチャートである。この例において、入力アナログ信号は、最初に、非補償デジタル信号へ変換される（２０２）。次に、非補償デジタル信号は、歪みモデルへ入力される（２０４）。一部の実施形態において、歪みモデルは、図１Ｃのフィルタ１２０と同様のフィルタとして実現される。非補償デジタル信号に基づいて、モデル化歪み信号が生成される（２０６）。モデル化歪み信号を非補償デジタル信号から減算し、補償信号を生成する（２０８）。

処理２００は、図１ＡのＡＤＣ１００等のシステムにより実施してよい。ＡＤＣ１００において、アナログ信号νは、ＡＤＣ１０２により非補償デジタル信号ｙ_nに変換される。非補償デジタル信号は、理想デジタル信号ν_nと歪み成分η_nとを含む。非補償デジタル信号を歪みモデル１２０へ送信し、

を生成し、次に、

をｙ_nから減算して

を生成する。

図３Ａ乃至３Ｃは、歪み及び補償の影響を示す周波数領域信号図である。図３Ａでは、入力信号ν_nを関数１＋η_nにより変換し、出力信号ｙ_nを生成する。入力信号成分３０２の変換により、所望の出力成分３０４と歪み調波３０６及び３０８とを含む出力信号３１０が生じる。図３Ｂでは、入力信号ｙ_nを

により変換して、推定歪みを生成する。信号成分３１２が、信号成分３０２と略同じである場合、推定歪み成分３１４及び３１６は、それぞれ信号成分３０６及び３０８に略等しいと予想される。図３Ｃでは、

を図３Ａの信号３１０に適用する。所望の出力信号３０４により、歪み信号３０４ａ及び３０４ｂが生じる。歪み成分３０６により、歪み信号３０６ａ及び３０６ｂが生じる。同様に、歪み成分３０８により、歪み成分３０８ａ及び３０８ｂが生じる。この図面に示したように、歪みを有する信号を歪みモデルに適用することで、所望の信号の歪みと、歪み成分の歪みと、を含む推定歪みが生成される。３０６ａ−ｂ及び３０８ａ−ｂ等の成分が相対的に小さいままである限り、推定歪み信号３２０を歪み出力３１０から減算して、歪みが実質的に少ない補償出力を生成できる。

図４Ａは、歪み補償アナログデジタルコンバータの実施形態の実施を示すブロック図である。図４ＡのＡＤＣ４００は、主ＡＤＣ４０２と、４０４及び４０６等の複数の補助ＡＤＣとを含む。４１２及び４１４等の一部の補助ＡＤＣは、キャパシタに結合される。主及び補助ＡＤＣは、歪み補正モジュール４２０に結合される。主ＡＤＣ４０２は、入力信号ν_nをサンプリングし、ＡＤＣ全体に必要なビット数（Ｌにより示す）を提供する。補助ＡＤＣのそれぞれは、ｍビットの出力を生成する。一部の実施形態において、ｍはＬより小さい。例えば、１６ビットＡＤＣは、１６ビット主ＡＤＣと、複数の８ビット補助ＡＤＣとを使用して実施してよい。他のビット値も、様々な実施形態において可能となる。

ＡＤＣは、様々な位相で入力信号をサンプリングするように構成される。図４Ｂは、主及び補助ＡＤＣにより使用される、いくつかのサンプリングクロックのタイミング図である。この例において、主ＡＤＣ４０２により使用されるサンプリングクロックは、位相ゼロクロック（ｐｈ０）と呼ばれ、生成されるサンプルは、積分サンプルと呼ばれる。補助ＡＤＣは、同じサンプリングクロックを使用して、或いは位相ゼロクロックに対して相対的位相オフセットを有するサンプリングクロックを使用して、入力をサンプリングしてよい。相対的位相オフセットを有するサンプリングクロックは、分数位相サンプリングクロック（例えば、ｐｈ１、ｐｈ２、及びｐｈｎ）と呼ばれる。他の分数位相サンプリングクロックも使用してよい。

図４Ａに戻ると、４０４等の補助ＡＤＣは、積分サンプル間の分数間隔で入力をサンプリングして、分数位相サンプルを生成し得る。図示した例において、補助ＡＤＣ４０４及び４０６が使用する分数位相サンプリングクロックは、位相ξだけ異なる。主ＡＤＣが生成する各微分サンプルｙ_nについて、ＡＤＣ４０４及び４０６は、分数位相サンプルｙ_n−ξ及びｙ_n−２ξをそれぞれ生成する。入力信号は、入力信号の微分を生成するために４０８及び４１０等のキャパシタにも送信される。４１２及び４１４等の補助ＡＤＣは、位相ゼロサンプリングクロック又は指定された分数位相サンプリングクロックを使用して微分をサンプリングし、

等を提供する。

図４Ｃは、アナログ入力信号を補償する処理の実施形態を示すフローチャートである。この例において、処理４５０は、図４ＡのＡＤＣ４００において実現してよい。アナログ入力信号に基づいて、積分サンプルが生成される（４５２）。この場合、積分サンプルは、非補償信号を形成する。随意的に、分数位相サンプル及び／又は微分サンプルも生成する（４５４、４５６）。信号サンプルは、歪みモデルに入力される（４５８）。歪みモデルにより、積分、分数、及び／又は微分サンプルに基づいて、モデル化歪み信号が生成される（４６０）。モデル化歪み信号は、非補償微分サンプルから減算され、補償信号が生成される（４５２）。

歪み補正モジュールは、次の伝達関数により歪みモデルを実現し、

ここでＹ_nは、積分サンプル、分数サンプル、及び微分を含むベクトルである。Ｙ_nの例は、

である。

数７は、入力変数と、入力信号の時変非線形関数である非線形係数との間の「線形」畳み込みとみなすことができる。言い換えると、関数は、線形フィルタの形態を有するが、非線形係数を備える。多次元入力空間における入力Ｙ_nの相対位置は、

を決定する。フィルタ係数値の入力信号ベクトルに対する依存性は、フィルタに非線形特性を与える。

は、元の線形信号ν_nの複製と、

とを含む。関係は、次のように表現し得る。

分数サンプル及び分数微分サンプルを使用することで歪み補正モジュールは、信号の歪みの更に良好な予測が可能となる。次に、推定歪みを主ＡＤＣの出力から減算し、補償出力を提供する。

図５Ａ乃至５Ｃは、ＡＤＣ４００等の補償アナログデジタルコンバータの動作を示す信号図である。図５Ａは、主ＡＤＣのサンプリング効果を示す時間領域図である。変調入力５００は、間隔５０２、５０４、５０６等でサンプリングされる。主ＡＤＣのサンプリングにより、周波数の高い入力信号は、低い周波数へ復調される。この場合、入力信号は、サブサンプリングされ、ベースバンドへ復調される。サンプルを補間し、復調ベースバンド信号５０８を形成できる。周波数領域でのサンプリング効果を、図５Ｂに示す。図５Ａに示した間隔でのサンプリング信号５００は、信号をベースバンドまでシフトダウンし、結果として信号５０８が生じる。

図示した例において、歪み補正モジュールは、サンプルに頼って推定歪み信号を生成する。歪みモジュールは、信号の履歴及びその微分に依存するため、より詳細な情報がサンプリング点間で利用できる場合、モデルは、より良好な歪み推定を提供できる。例えば、より多くの入力データ履歴と、より良好な微分値とを使用して、歪みモデル出力を改善できる。図５Ｃにおいて、主ＡＤＣは、５１０ａ、５１０ｂ、５１０ｃ等のサンプルを提供する。補助ＡＤＣは、分数サンプリング位相で入力をサンプリングする。例えば、分数サンプリング位相Ｐｈ１でサンプリングする補助ＡＤＣにより、分数位相サンプル５１２ａ、５１２ｂ、及び５１２ｃが生成される。同様に、分数サンプリング位相Ｐｈ２でサンプリングする別の補助ＡＤＣにより、分数位相サンプル５１４ａ、５１４ｂ、及び５１４ｃ等が生成される。微分は、分数位相サンプルに基づいて計算してよい。分数サンプル及び／又は微分を共に歪みモデルで使用して、より正確な歪み推定を提供する。

一部のシステムにおいて、歪みモデルは、システム温度にも依存する。図６Ａ乃至６Ｃでは、三種類の温度Ｔ１、Ｔ２、及びＴ３に対する歪み関数の多様性を示している。異なる温度での歪みモデルの係数は、測定に基づいて決定され、格納される。動作中、動作温度に対応する係数は、適切な歪み補正フィルタを構築するために選択される。一部の実施形態において、動作温度は、対応する係数を分析的に決定するのに使用される。例えば、プロセッサ又は計算ブロックは、異なる温度でのいくつかの測定値を外挿し、既存の測定値のない温度に対応する係数を導く。動作中、係数は、入力とその履歴との関数、入力の微分、温度、温度変化、他の任意の適切な要素、或いはその組み合わせに基づいて計算される。

一部の実施形態において、一個以上の最小値／最大値プロセッサ及び／又は絶対値プロセッサを使用して、数７に類似する歪みモデルを実現できる。実現の詳細は、米国特許第６，８５６，１９１号「非線形フィルタ」において説明されており、これは参照により本明細書にあらゆる目的で組み込むものとする。説明された手法によれば、歪みモデルの伝達関数は、次のように表現し得る。

とすると、数１０は、次のように書き換えられる。

数１１は、数７にも等しい。

歪み関数は、関数を簡略化し、計算の低減を達成するために、ベクトルの形態に変換し得る。一部の実施形態において、歪み関数は、乗算演算の数を低減した低複雑度フィルタとして実現される。数４の歪み関数は、次のように変換できる。

とすると、関数は更に次のように変換できる。

数１３の一般形態を実現するフィルタは、各係数が最大でも一次まででｙの項により乗算されるため、一次非線形フィルタと呼ばれる。一部の実施形態において、ｃ_j及びｃ_jβ_jは、事前に計算され、格納される。λ_jnは１又は−１であるため、係数は、乗算を使用せずに計算可能であり、フィルタの実現の複雑度は、大幅に低減される。

ベクトル操作を使用した他の簡略化も可能である。例えば、歪み関数の別の簡略形態は、次のように表現され、

ここで各ｆ_k,n（Ｙ_n）は、一次非線形関数となる。

したがって、式１４の各係数は、入力ベクトル要素の非線形関数であり、一部の係数は、入力ベクトルの二乗要素、或いは入力ベクトルの２の外積の要素を乗じる。この簡略形態を実現するフィルタは、二次フィルタと呼ばれる。

一部の実施形態において、歪み関数は、個別の各入力領域において定数を有するように簡略化される。この簡略化により、ゼロ次伝達関数を生じる。ゼロ次フィルタは、フィルタ応答の不連続性から、「壊滅的」構造と呼ばれる場合がある。ゼロ次非線形フィルタの一般形態は、次のように表現される。

ゼロ次非線形フィルタを実現するために、

等の組み合わせを事前に計算して格納し、適切な入力に基づいて検索してよい。一部の実施形態において、係数の値は、可能な入力の範囲内における入力の相対位置を示すインジケータを使用して決定される。インジケータは、「サーモメータコード」と呼ばれる場合があり、これは任意の二つの隣接要素での符号変化の合計が多くても一回となるベクトルである。

次の二次関数を例に取る。

入力を一組のβ_j ^kの値と比較し、可能な入力の範囲内における入力変数の相対位置と、Λ_nで表されるλ_j,nのベクトルとを決定する。入力に応じて、Λ_nは、＋１の項のみ、−１の項のみ、或いは、最初のｋ個の項が−１で残りが＋１の項となるベクトルになり得る。言い換えると、Λ_nは、項の中に最大一回の符号変化を有するサーモメータコードである。例えば、定数β_j ^kがｙ_n∈（−１，１）のダイナミックレンジに渡って分布し、

の８個の値が存在すると仮定する。ｙ_n＜−４／７である場合、

となる。ｙ_n＞４／７である場合、

となる。ｙ_nが中間のどこかである場合、Λ_nは符号の変化を有し得る。例えば、ｙ_n＝ー３．５／７である場合、

となる。
ｙ_n＝１．５／７である場合、

となる。サーモメータコードは値を８個のみ有するため、

に対して可能な８個のみの値と、

に対して可能な８個の値と、

に対して可能な６４個の値が存在する。

加算演算の数は、

等の係数に対して可能な値を事前に計算し、メモリに格納することで低減できる。この例では、係数のアドレスを参照テーブルに格納し、参照テーブルではサーモメータコードΛ_nの八種類の可能性と、事前に計算された係数の対応するアドレスとを格納する。係数は、適切なサーモメータコードエントリに対応するメモリアドレスにアクセスすることで検索できる。

等をメモリから読み出した後、フィルタ出力は、次のように計算できる。

この手法は、ゼロ次、一次、又は更に高次のフィルタにも応用できる。

低複雑度非線形フィルタは、簡略化された形態に基づいて実現し得る。一部の実施形態において、低複雑度線形フィルタは、非線形フィルタに結合され、可能な入力の範囲内における入力変数の相対位置を決定し、入力変数の相対位置を使用して非線形フィルタのフィルタ係数を決定するように構成されたプロセッサを含む。フィルタ係数は、乗算演算を使用することなく決定できる。一部の実施形態において、ゼロ次、一次、二次、及び／又は更に高次のフィルタのためのフィルタ係数は、事前に計算及び格納され、適切な時期に検索される。高次のフィルタは、低次のフィルタをネスティングすることで形成できる。低複雑度フィルタ又はサーモメータコードを使用した非線形伝達関数の実現の詳細は、２００５年２月１８日提出の米国特許出願第１１／０６１，８５０号（代理人整理番号第ＯＰＴＩＰ００６号）「低複雑度非線形フィルタ」において説明されており、これは参照により本明細書にあらゆる目的で組み込むものとする。

上記の実施形態について、明確な理解の目的から、ある程度詳細に説明してきたが、本発明は、提示した詳細に限定されない。本発明を実施する多数の代替方法が存在する。開示した実施形態は、例示的なものであって、限定的なものではない。

アナログデジタルコンバータの実施形態を示す図である。 ＡＤＣ１０２のモデルを示すブロック図である。 補償モジュール１０４の例示的実施形態を示すブロック図である。 歪み補正アナログデジタルコンバータの実施形態の動作を示すフローチャートである。 歪み及び補償の影響を示す周波数領域信号図である。 歪み及び補償の影響を示す周波数領域信号図である。 歪み及び補償の影響を示す周波数領域信号図である。 歪み補償アナログデジタルコンバータ実施形態の実施を示すブロック図である。 主ＡＤＣ及び補助ＡＤＣにより使用される、いくつかのサンプリングクロックのタイミング図である。 アナログ入力信号を補償する処理の実施形態を示すフローチャートである。 ＡＤＣ４００等の補償アナログデジタルコンバータの動作を示す信号図である。 ＡＤＣ４００等の補償アナログデジタルコンバータの動作を示す信号図である。 ＡＤＣ４００等の補償アナログデジタルコンバータの動作を示す信号図である。 いくつかの異なる温度に対する歪み関数の多様性を示す図である。 いくつかの異なる温度に対する歪み関数の多様性を示す図である。 いくつかの異なる温度に対する歪み関数の多様性を示す図である。

Claims (26)

1. 入力アナログ信号を補償されたデジタル信号に変換する方法であって、
   前記入力アナログ信号を補償されていないデジタル信号に変換し、
   前記補償されていないデジタル信号を歪みモデルに入力し、
   前記補償されていないデジタル信号に基づいてモデル化された歪み信号を生成し、
   前記補償されたデジタル信号を生成するために前記モデル化された歪み信号を前記補償されていないデジタル信号から減算する、方法。
2. 請求項１記載の方法であって、
   前記補償されていないデジタル信号は、理想デジタル信号と、歪み信号とを含む、請求項１記載の方法。
3. 請求項１記載の方法であって、
   前記モデル化された歪み信号は、前記理想デジタル信号と前記歪み信号との関数に基づいて生成される、請求項１記載の方法。
4. 請求項１記載の方法であって、
   モデル化された歪み信号の生成は、分数位相サンプルの生成を含む、請求項１記載の方法。
5. 請求項１記載の方法であって、
   モデル化された歪み信号の生成は、
   分数位相サンプリングクロックを使用した前記入力アナログ信号のサンプリングと、
   前記分数位相サンプルの前記歪みモデルへの入力と、を含む、請求項１記載の方法。
6. 請求項１記載の方法であって、
   モデル化された歪み信号の生成は、
   複数の分数位相サンプリングクロックを使用して前記入力アナログ信号をサンプリングすることによる、複数の分数位相サンプルの生成と
   前記複数の分数位相サンプルの前記歪みモデルへの入力と、
   前記補償されていないデジタル信号と前記複数の分数位相サンプルとに基づいた、モデル化された歪み信号の生成と、を含む、請求項１記載の方法。
7. 請求項１記載の方法であって、
   モデル化された歪み信号の生成は、
   前記入力アナログ信号の微分の生成と、
   前記微分を前記歪みモデルに入力するステップと、を含む、請求項１記載の方法。
8. 請求項１記載の方法であって、
   前記歪みモデルは、非線形係数を含む、請求項１記載の方法。
9. 請求項１記載の方法であって、
   前記歪みモデルは、実験的に決定された非線形係数を含む、請求項１記載の方法。
10. 請求項１記載の方法であって、
    前記歪みモデルは、非線形歪み関数を実装するように構成された低複雑度フィルタを含む、請求項１記載の方法。
11. 請求項１記載の方法であって、
    前記歪みモデルは、複数の非線形係数を有する非線形関数を実装し、
    前記複数の係数は、サーモメータコードを使用して決定される、請求項１記載の方法。
12. 請求項１記載の方法であって、
    前記歪みモデルは、温度補償型である、請求項１記載の方法。
13. 歪み補償アナログデジタルコンバータであって、
    入力アナログ信号を補償されていないデジタル信号に変換するように構成された非補償アナログデジタルコンバータと、
    非補償アナログデジタルコンバータに結合された補償モジュールと、を備え
    前記補償モジュールは、
    前記補償されていないデジタル信号を受信し、
    前記補償されていないデジタル信号に基づいてモデル化された歪み信号を生成し、
    前記補償されたデジタル信号を生成するために前記モデル化された歪み信号を前記補償されていないデジタル信号から減算するように構成されている、アナログデジタルコンバータ。
14. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償されていないデジタル信号は、理想デジタル信号と、歪み信号とを含む、請求項１３記載のアナログデジタルコンバータ。
15. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償モジュールは、前記理想デジタル信号と前記歪み信号との関数に基づいて前記モデル化された歪み信号を生成するように構成される、請求項１３記載のアナログデジタルコンバータ。
16. 請求項１３記載のアナログデジタルコンバータであって、
    前記非補償アナログデジタルコンバータは、主アナログデジタルコンバータを含み、
    前記補償モジュールは、複数の補助アナログデジタルコンバータを含む、請求項１３記載のアナログデジタルコンバータ。
17. 請求項１３記載のアナログデジタルコンバータであって、
    前記非補償アナログデジタルコンバータは、Ｌビット出力を生成するように構成された主アナログデジタルコンバータであり、
    前記補償モジュールは、それぞれｍビット出力を生成するように構成された複数の補助アナログデジタルコンバータを含み、
    Ｌは、ｍより大きい、請求項１３記載のアナログデジタルコンバータ。
18. 請求項１３記載のアナログデジタルコンバータであって、
    前記非補償アナログデジタルコンバータは、主アナログデジタルコンバータを含み、
    前記補償モジュールは、複数の分数位相サンプルを生成するように構成された複数の補助アナログデジタルコンバータを含む、請求項１３記載のアナログデジタルコンバータ。
19. 請求項１３記載のアナログデジタルコンバータであって、
    前記非補償アナログデジタルコンバータは、主アナログデジタルコンバータを含み、
    前記補償モジュールは、複数の補助アナログデジタルコンバータを含み、
    前記複数の補助アナログデジタルコンバータは、
    分数位相サンプリングクロックを使用して前記入力アナログ信号をサンプリングすることで、分数位相サンプルを生成し、
    前記分数位相サンプルを歪み補正モデルに入力するように構成されている、請求項１３記載のアナログデジタルコンバータ。
20. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償モジュールは、前記入力アナログ信号の微分を生成し、前記微分を歪みモデルに入力するように構成された補助アナログデジタルコンバータを含む、請求項１３記載のアナログデジタルコンバータ。
21. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償モジュールは、非線形係数を備えた歪みモデルを有する歪み補正モジュールを含む、請求項１３記載のアナログデジタルコンバータ。
22. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償モジュールは、実験的に決定された非線形係数を備えた歪みモデルを有する歪み補正モジュールを含む、請求項１３記載のアナログデジタルコンバータ。
23. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償モジュールは、非線形歪み関数を実装するように構成された低複雑度フィルタを含む、請求項１３記載のアナログデジタルコンバータ。
24. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償モジュールは、複数の非線形係数を有する非線形関数を実装し、
    前記複数の係数は、サーモメータコードを使用して決定される、請求項１３記載のアナログデジタルコンバータ。
25. 請求項１３記載のアナログデジタルコンバータであって、
    前記補償モジュールは、温度補償型である歪みモデルを実装する、請求項１３記載のアナログデジタルコンバータ。
26. コンピュータ読み取り可能な媒体において具現され、入力アナログ信号を補償されたデジタル信号に変換するためのコンピュータプログラム製品であって、
    前記入力アナログ信号を補償されていないデジタル信号に変換し、
    前記補償されていないデジタル信号を歪みモデルに入力し、
    前記補償されていないデジタル信号に基づいてモデル化された歪み信号を生成し、
    前記補償されたデジタル信号を生成するために前記モデル化された歪み信号を前記補償されていないデジタル信号から減算するためのコンピュータ命令を備えるコンピュータプログラム製品。

Images