KR20070058376A - 아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨비선형 필터들 - Google Patents

아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨비선형 필터들 Download PDF

Info

Publication number
KR20070058376A
KR20070058376A KR1020067022216A KR20067022216A KR20070058376A KR 20070058376 A KR20070058376 A KR 20070058376A KR 1020067022216 A KR1020067022216 A KR 1020067022216A KR 20067022216 A KR20067022216 A KR 20067022216A KR 20070058376 A KR20070058376 A KR 20070058376A
Authority
KR
South Korea
Prior art keywords
signal
distortion
digital signal
uncompensated
adc
Prior art date
Application number
KR1020067022216A
Other languages
English (en)
Inventor
로이 지. 배트루니
Original Assignee
옵티크론, 인코포레이티드.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티크론, 인코포레이티드. filed Critical 옵티크론, 인코포레이티드.
Publication of KR20070058376A publication Critical patent/KR20070058376A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법은, 상기 입력 아날로그 신호를 보상되지 않은 디지털 신호로 변환하는 단계와; 상기 보상되지 않은 디지털 신호를 왜곡 모델로 입력하는 단계와; 상기 보상되지 않은 디지털 신호에 기초하여 모델링된 왜곡 신호를 발생하는 단계와; 및 상기 보상된 디지털 신호를 발생하기 위해 상기 보상되지 않은 디지털 신호로부터 상기 모델링된 왜곡 신호를 감산하는 단계를 포함한다. 왜곡 보상하는 아날로그-디지털 변환기(ADC)는, 입력 아날로그 신호를 보상되지 않은 디지털 신호로 변환하기 위해 구성되는 보상되지 않은 ADC, 및 상기 보상되지 않은 ADC에 결합된 보상 모듈을 포함하고, 상기 보상 모듈은, 상기 보상되지 않은 디지털 신호를 수신하고; 상기 보상되지 않은 디지털 신호에 기초하여 모델링된 왜곡 신호를 발생시키고; 및 상기 보상된 디지털 신호를 발생하기 위해 상기 보상되지 않은 디지털 신호로부터 상기 모델링된 왜곡 신호를 감산하도록 구성된다.
Figure 112006077356075-PCT00110
보상 모듈, 온도계 모드, 샘플링 캐패시터, 왜곡 모델, 비선형 왜곡 필터

Description

아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨 비선형 필터들{Reduced complexity nonlinear filters for analog-to-digital converter linearization}
본 출원은, 발명의 명칭이 "아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨 비선형 필터(REDUCED COMPLEXITY NONLINEAR FILTERS FOR ANALOG-TO-DIGITAL CONVERTER LINEARIZATION)"인 2004년 3월 25일에 출원된 미국 임시 특허 출원 제 60/556,663호(대리인 문서번호 OPTIP007+)의 우선권을 주장하며 이 문헌은 본원에 참조로 포함된다.
아날로그-디지털 변환기들(ADC들)은 광범위한 응용들을 가진다. 고속 통신 시스템과 같은 응용에서는 알려진 기술을 사용해서 정정될 수 있는 저 왜곡 또는 선형 왜곡을 갖는 ADC들을 종종 필요로 한다. 실제로, 많은 ADC들의 출력들은 아날로그 신호에서 디지털 신호로의 변환시 원래의 양자화 에러에 부가해서 비선형 왜곡을 갖는다. 인덕터, 캐패시터 및 트랜지스터와 같은 비선형 소자를 포함하는 비선형 왜곡, 비선형 게이트 상호컨덕턴스, 증폭기의 이득 에러, 디지털-아날로그 변환기 레벨 에러 등에는 다수의 원인이 있다. 비선형 ADC들은 입력에 따라 변하는 가변 시정수를 종종 갖는다. 시정수들의 변화는 온도와 같은 외부 인자뿐만 아니라 입력, 즉 입력 변화율(슬루 레이트로도 언급함)에 의존할 수 있다. 시정수를 변화시키는 효과는 입력에서의 슬루 레이트 변화가 큰 고속 ADC들에서 종종 더 현저하다. 비선형 왜곡을 개선시키기 위해, 기존의 일부 ADC 설계에서는 입력 변화에 덜 민감한 물리적인 소자들을 사용한다. 그러나, 이런 접근방식은 항시 효과적인 것은 아니다. 물리적인 소자들의 약간의 비선형성은 보통 피할 수 없고, 이것은 ACD가 전형적으로 약간의 비선형성을 갖는다는 것을 의미한다. 또한, 특정 소자들은 설계를 더 복잡하게 하고 장치의 코스트를 더 높게 한다.
그것은 ADC들의 비선형 왜곡이 더 쉽게 보상될 수 있는 경우에 유용할 수 있다. 그것은 그 보상 기술이 ADC들의 복잡성 및 코스트를 상당히 증가시키지 않는 경우에 또한 바람직할 수 있다.
본 발명의 각종 실시예가 다음의 상세한 설명 및 첨부 도면에서 개시된다.
본 발명은 공정, 장치, 시스템, 자료 조합(a composition of matter), 컴퓨터 판독가능한 저장 매체와 같은 컴퓨터 판독가능한 매체 또는 컴퓨터 네트워크를 포함하는 다수의 방법으로 구현될 수 있고, 컴퓨터 네트워크에서 프로그램 명령들은 광 또는 전자 통신 링크를 통해 송신된다. 본 명세서에서 본 발명이 취할 수 있는 이들 구현 또는 임의의 다른 형태는 기술들로서 언급될 수 있다. 태스크(task)를 수행하도록 구성되는 것으로 설명되는 프로세서 또는 메모리와 같은 소자는 임무를 주어진 시간에 수행하도록 임시로 구성되는 일반적인 소자 또는 임무를 수행하도록 제조되는 특정 소자 모두를 포함한다. 일반적으로, 개시된 공정들의 단계 순서는 본 발명의 범위내에서 변경될 수 있다.
본 발명의 하나 이상의 실시예의 상세한 설명이 본 발명의 원리를 예시하는 첨부 도면과 함께 하기에서 제공된다. 본 발명은 그 실시예들과 연관지어 설명되나, 본 발명은 어떤 실시예로 제한되지 않는다. 본 발명의 범위는 청구항에 의해서만 제한되고 본 발명은 다수의 대안예, 변형예 및 등가물을 포함한다. 다수의 특정의 상세한 설명은 본 발명을 완전히 이해시키기 위해 다음의 상세한 설명에서 설명된다. 이들 상세한 설명은 예시를 위한 것이고 본 발명은 일부 또는 모든 특정의 상세한 설명 없이 청구항에 따라 실시될 수 있다. 명료성을 위해, 본 발명에 관련된 기술 분야에서 알려진 기술 자료는 본 발명이 불필요하게 불명료해지지 않도록 상세하게 설명되지 않았다.
입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법 및 시스템이 개시된다. 몇몇 실시예에서, 입력 아날로그 신호가 보상되지 않은 디지털 신호로 변환된다. 상기 보상되지 않은 디지털 신호는 왜곡 모델로 송신되고 모델링된 왜곡 신호가 발생된다. 상기 모델링된 왜곡 신호는 그 보상되지 않은 디지털 신호로부터 감산되어 보상된 디지털 신호를 발생한다. 몇몇 실시예에서, 입력의 분할(fractional) 위상 샘플 및/또는 도함수가 모델링된 왜곡 신호를 발생하기 위해 사용된다.
도 1A는 아날로그-디지털 변환기의 실시예를 예시하는 도면.
도 1B는 ADC의 모델을 예시하는 블록도.
도 1C는 보상 모듈(104)의 실시예를 예시하는 블록도.
도 2는 왜곡 보정 아날로그-디지털 변환기 실시예의 동작을 예시하는 흐름도.
도 3A-3C는 왜곡 및 보상 효과들을 예시하는 주파수 영역 신호도들.
도 4A는 왜곡 보상 아날로그-디지털 변환기 실시예의 구현을 예시하는 블록도.
도 4B는 주 및 보조 ADC들에 의해 사용된 일부 샘플링 클록의 타이밍도들.
도 4C는 아날로그 입력 신호를 보상하는 공정 실시예를 예시하는 흐름도.
도 5A-5C는 ADC(400)과 같은 보상 아날로그-디지털 변환기의 동작들을 예시하는 신호도들.
도 6A-6C는 몇 개의 다른 온도에 대한 여러 형태의 왜곡 함수 예시도.
도 1A는 아날로그-디지털 변환기의 실시예를 예시하는 도면이다. 본 예에서 ADC(100)는 보상 ADC(compensating ADC)이다. 그것은 보상되지 않은 ADC(102) 및 보상 모듈(104)을 포함한다. ADC(102) 및 보상 모듈은 프로세서에 내장된 소프트웨어 또는 펌웨어 코드, FPGA(field programmable gate array), DSP(programmable digital processing engine), ASIC(application specific integrated circuit), 또는 다른 알맞은 기술로써 구현될 수 있다. ADC(102)의 출력
Figure 112006077356075-PCT00001
은 보정을 필요로 하는 일부 비선형 왜곡을 갖는다. yn은 보상 모듈(104)로 전송되고, 이 보상 모듈은 추정 된 왜곡
Figure 112006077356075-PCT00002
을 발생한다. 선택적으로, ADC로의 입력은 보상 모듈(104)로 전송될 수 있다. 결합기(combiner;106)는 그 출력으로부터 추정된 왜곡을 감산한다.
도 1B는 ADC(102)의 모델을 예시하는 블록도이다. 본 예에서, ADC(102)는 이상적인 양자화기(110) 및 비선형 왜곡 필터(112)로서 모델링된다. 이상적인 양자화기(110)는 아날로그 입력에 대해 샘플 및 홀드 동작을 수행하여 이상적인 양자화 신호
Figure 112006077356075-PCT00003
을 발생시킨다. 이상적인 양자화 신호는 입력 마이너스 양자화기의 양자화 에러(즉, 최고 양호한 ADC 양자화 레벨 아래의 아날로그 신호의 일부)와 같다. 비선형 왜곡 필터(112)는 ADC(102)의 왜곡 함수를 예시하기 위해 사용된다. 왜곡 함수는
Figure 112006077356075-PCT00004
로 표시된다. 일반적으로 미리 정의된 비트수로는 ADC를 감소시킬 수 없는 양자화 에러와 달리, 그 왜곡은 본원에 설명된 기술을 사용해서 보상될 수 있다. 전체 ADC 출력은
Figure 112006077356075-PCT00005
로 표현된다.
도 1C는 보상 모듈(104)의 실시예를 예시하는 블록도이다. 본 예에서 보상 모듈(104)은 ADC의 왜곡 함수
Figure 112006077356075-PCT00006
과 실질적으로 유사한 왜곡 모델 함수
Figure 112006077356075-PCT00007
를 구현하는 왜곡 모델링 필터(120)를 포함한다. 필터(120)의 출력은 ADC(102) 출력
Figure 112006077356075-PCT00008
으로부터 감산된다.
위에서 보인 예에서, ADC로 입력되는 신호는 샘플링 캐패시터에서 샘플링되고 홀드되기 전에 몇 개의 아날로그 회로 소자를 통해 연속-시간 모드(continuous-time mode)로 전달한다. 샘플링된 신호는 미리 저장된 전압(또는 전류) 레벨 세트 와 비교되고 그 비교 결과는 ADC의 출력을 형성하는 디지털 비트로 변환된다. 동적 신호 경로가 ADC의 입력 패드로부터 샘플링 캐패시터(들)로 연장한다. 샘플 및 홀드 함수는 샘플 스위치가 개방되는 시간에 입력 신호 레벨에 비례하는 전하를 샘플링 캐패시터(들)에 놓는다. 전하를 놓인 후, 신호는 연속-시간 영역에서 더 이상 처리되지 않는다. 그것은 불연속-영역에서 처리되고 그 신호 경로가 정적으로 된다. 본 명세서에서 사용했듯이, 연속-시간 경로 및 불연속-시간 경로에서의 왜곡들은 동적 왜곡 및 정적 왜곡으로 각각 언급된다.
동적 왜곡은 비선형 아날로그 매체를 통해 전달하는 연속-시간 신호
Figure 112006077356075-PCT00009
의 함수이다. 아날로그 신호 경로는 하나 이상의 저항-캐패시터(RC) 시정수
Figure 112006077356075-PCT00010
를 갖는다. ADC들에서 동적 비선형 왜곡은 연속-시간 신호 및 그것의 히스토리,즉
Figure 112006077356075-PCT00011
Figure 112006077356075-PCT00012
의 함수로서 변화하는 RC 시정수에 기인하고, 여기서
Figure 112006077356075-PCT00013
은 적은 시간 증분이다. 환언하면, 동적 비선형 왜곡은 시간
Figure 112006077356075-PCT00014
에서의 신호값,
Figure 112006077356075-PCT00015
에서 시간
Figure 112006077356075-PCT00016
를 바로 전의 신호값, 및
Figure 112006077356075-PCT00017
을 바로 전의 신호값 등의 함수이다. 그러므로, 동적 비선형 왜곡은 신호
Figure 112006077356075-PCT00018
및 그 변화율
Figure 112006077356075-PCT00019
의 함수(도함수 또는 슬루 레이트로도 불리움)이다. 아날로그 신호 경로는 왜곡에 메모리 효과를 발생하는 선형 왜곡도 포함하여, 비선형 왜곡이
Figure 112006077356075-PCT00020
및
Figure 112006077356075-PCT00021
으로 되게 하고, 여기서
Figure 112006077356075-PCT00022
은 불연속 시간 단계 및 고 샘플링 레이트이다.
다음의 동적 비선형 왜곡 함수 예를 들어,
Figure 112006077356075-PCT00023
(식 1)
를 취하면, 여기서
Figure 112006077356075-PCT00024
는 신호 입력 레벨의 가변 함수(varying function)인 필터 상수이고,
Figure 112006077356075-PCT00025
는 연속-시간, 비선형 왜곡 함수이다. 이 식은
Figure 112006077356075-PCT00026
(식 2)
에 의해 근사 될 수 있다.
선형 왜곡이 비선형 왜곡에 아날로그 신호 경로 대역폭 제한들 및 결과적으로 메모리 효과들을 낳기에 아주 충분한 경우에, 이전의 식은
Figure 112006077356075-PCT00027
(식 3)
로서 기재될 수 있다.
샘플 및 홀드 함수후에, 신호는 불연속화되고, 정적 왜곡은 샘플링 인스턴트(instant)에서의 신호 레벨의 함수 및 이전의 샘플링 인스턴스들(instants)에서 의 신호 레벨의 함수이다. 그러므로, 상기 왜곡은
Figure 112006077356075-PCT00028
(식 4)
로서 표현될 수 있다.
왜곡 함수에 대한 일반적인 표현은 다음과 같고,
Figure 112006077356075-PCT00029
(식 5)
여기서 계수
Figure 112006077356075-PCT00030
및 b는 왜곡을 일으키는 모든 신호들의 비선형 함수들이다. 환언하면, 각 계수는 벡터의 비선형 함수
Figure 112006077356075-PCT00031
이다.
대안으로, 왜곡 함수는
Figure 112006077356075-PCT00032
(식 6)
로서 표현될 수 있고, 여기서 각 계수
Figure 112006077356075-PCT00033
는
Figure 112006077356075-PCT00034
의 비선형 함수이다. 일부 실시예들에서 왜곡 함수의 계수들은 경험적으로 결정된다. 가변 진폭 및 슬루 레이트들을 갖는 시험 톤(test tone)은 ADC로 전송된다. 최소 평균 자승 에러 근사가 상기 결과들에 대해 수행되어 계수들을 결정한다.
도 2는 왜곡 보정 아날로그-디지털 변환기 실시예의 동작들을 예시하는 흐름도이다. 본 예에서 입력 아날로그 신호는 보상되지 않은 디지털 신호(202)로 먼저 변환된다. 그후에, 보상되지 않은 디지털 신호는 왜곡 모델(204)로 입력된다. 일부 실시예들에서, 왜곡 모델은 도 1C의 필터(120)와 비슷한 필터로서 구현된다. 모델링된 왜곡 신호가 보상되지 않은 디지털 신호(206)에 기초하여 발생된다. 모델링된 왜곡 신호가 보상되지 않은 디지털 신호로부터 감산되어 보상된 신호를 발생한다(208).
공정(200)은 도 1A의 ADC(100)와 같은 시스템에 의해 구현될 수 있다. ADC(100)에서 입력 아날로그 신호
Figure 112006077356075-PCT00035
는 보상되지 않은 디지털 신호
Figure 112006077356075-PCT00036
으로 ADC(102)에 의해 변환된다. 보상되지 않은 디지털 신호는 이상적인 디지털 신호
Figure 112006077356075-PCT00037
및 왜곡 성분
Figure 112006077356075-PCT00038
을 포함한다. 보상되지 않은 디지털 신호가 왜곡 모델(120)에 전송되어 모델링된 왜곡 신호
Figure 112006077356075-PCT00039
를 발생한다. 그후에,
Figure 112006077356075-PCT00040
가
Figure 112006077356075-PCT00041
으로부터 감산되어 보상된 신호
Figure 112006077356075-PCT00042
을 발생한다.
도 3A-3C는 왜곡 및 보상 효과들을 예시하는 주파수 영역 신호도들이다. 도 3A에서 입력 신호
Figure 112006077356075-PCT00043
가 함수
Figure 112006077356075-PCT00044
에 의해 변환되어 출력 신호
Figure 112006077356075-PCT00045
을 생성한다. 입력 신호 성분(302)의 변환은 출력 신호(310)를 발생하고, 이 출력 신호는 원하는 출력 성분(304) 및 왜곡 고조파들(306, 308)을 포함한다. 도 3B에서 입력 신호
Figure 112006077356075-PCT00046
가 함수
Figure 112006077356075-PCT00047
에 의해 변환되어 추정된 왜곡을 발생한다. 신호 성분(312)이 신호 성분(302)과 대략 같으면, 추정된 왜곡 성분들(314, 316)은 신호 성분들(306, 308) 각각과 거의 같은 것으로 예측된다. 도 3C에서 왜곡 모델
Figure 112006077356075-PCT00048
이 도 3A의 신호(310)에 인가된다. 원하는 출력 신호(304)는 왜곡 신호들(304a, 304b)을 발생시킨다. 왜곡 성분(306) 은 왜곡 신호들(306a, 306b)을 발생시킨다. 비슷하게, 왜곡 성분들(308)은 왜곡 신호들(308a, 308b)를 발생시킨다. 이 도면에 도시했듯이, 왜곡을 갖는 신호를 왜곡 모델에 인가하는 것은 원하는 신호의 왜곡 및 왜곡 성분의 왜곡으로 구성된 추정된 왜곡을 발생시킨다. 306a-b 및 308a-b와 같은 성분이 상대적으로 작은 채로 있는 한, 추정된 왜곡 신호(320)가 왜곡된 출력(310)으로부터 감산되어 상당히 적은 왜곡을 갖는 보상된 출력을 발생할 수 있다.
도 4A는 왜곡 보상 아날로그-디지털 변환기 실시예의 구현을 예시하는 블록도이다. 도 4A의 ADC(400)는 주 ADC(402) 및 404 및 406과 같은 다수의 보조 ADC들을 포함한다. 412 및 414와 같은 ADC들 중 일부는 캐패시터들에 결합된다. 주 및 보조 ADC들은 왜곡 보정 모듈(420)에 결합된다. 주 ADC(402)는 입력 신호
Figure 112006077356075-PCT00049
를 샘플링하고 모든 ADC에 필요한 비트수(L로 표시됨)를 제공한다. 각 보조 ADC들은 m 비트 출력들을 발생시킨다. 몇몇 실시예들에서, m은 L보다 적다. 예를 들어, 16 비트 ADC는 16 비트 주 ADC 및 다수의 8 비트 보조 ADC들를 사용해서 구현될 수 있다. 다른 비트값들이 다른 실시예들에서 가능하다.
ADC들은 입력 신호를 각종 위상들에서 샘플링하도록 구성된다. 도 4B는 주 및 보조 ADC들에 의해 사용된 몇몇 샘플링 클럭들의 타이밍도를 예시한다. 본 예에서 주 ADC(402)에 의해 사용된 샘플링 클럭은 위상 제로 클럭(ph0)로 언급되며 발생된 샘플들은 집적 샘플(integral sample)로 언급된다. 보조 ADC는 같은 샘플링 클럭 또는 위상 제로 클럭에 대해 상대적인 위상 오프셋을 갖는 샘플링 클럭을 사 용해서 그 입력을 샘플링할 수 있다. 상대적인 위상 오프셋를 갖는 샘플링 클럭은 분할 위상 샘플링 클럭(예를 들어, ph1, ph2 및 phn)으로 언급된다. 다른 위상 샘플링 클럭도 사용될 수 있다.
도 4A에서 404와 같은 보조 ADC가 집적 샘플들간의 분할 구간들에서 입력을 샘플링하여 분할 위상 샘플을 발생할 수 있다. 도시된 예에서 보조 ADC들(404 및 406)에 의해 사용된 분할 위상 샘플링 클럭은 위상
Figure 112006077356075-PCT00050
만큼 다르다. 주 ADC에 의해 발생된 각 집적 샘플
Figure 112006077356075-PCT00051
에 대해, ADC들(404 및 406)은 분할 위상 샘플
Figure 112006077356075-PCT00052
및
Figure 112006077356075-PCT00053
각각을 발생시킨다. 입력 신호가 입력 신호의 도함수들을 발생시키는 캐패시터(408 및 410)에도 전송된다. 412 및 414와 같은 보조 ADC가 위상 제로 샘플링 클럭 또는 특정의 분할 위상 샘플링 클럭을 사용해서 도함수를 샘플링하여 도함수 샘플
Figure 112006077356075-PCT00054
등을 제공한다.
도 4C는 아날로그 입력 신호를 보상하는 공정 실시예를 예시하는 흐름도이다. 본 예에서 공정(450)은 도 4A의 ADC(400)에 대해 구현될 수 있다. 집적 샘플들은 아날로그 입력 신호(452)에 기초하여 발생된다. 이 경우에, 집적 샘플들은 보상되지 않은 신호를 형성한다. 선택적으로, 분할 위상 샘플 및/또는 도함수 샘플들도 발생된다(454, 456). 신호 샘플들은 왜곡 모델(458)로 입력된다. 모델링된 왜곡 신호가 집적된 분할 및/또는 도함수 샘플을 기반으로 왜곡 모델에 의해 발생된다(460). 모델링된 왜곡 신호가 보상되지 않은 집적 샘플로부터 감산되어 보상된 신호를 발생한다(462).
왜곡 보정 모듈이 다음의 전달 함수
Figure 112006077356075-PCT00055
(식 7)
을 갖는 왜곡 모델을 구현하고, 여기서
Figure 112006077356075-PCT00056
는 집적 샘플들, 분할 샘플들, 및 도함수들을 포함하는 벡터이다.
Figure 112006077356075-PCT00057
의 예는
Figure 112006077356075-PCT00058
이다.
식 7은 입력 신호의 시변 비선형 함수들인 입력 변수들 및 비선형 계수간의 "선형" 컨벌루션으로 고려될 수 있다. 환언하면, 그 함수는 선형 필터 형태를 가지나, 비선형 계수를 갖는 선형 필터를 갖는다. 다차원 입력 공간에서 입력
Figure 112006077356075-PCT00059
의 상대적인 위치는
Figure 112006077356075-PCT00060
및
Figure 112006077356075-PCT00061
계수값들을 결정한다. 입력 신호 벡터상에서 필터 계수값의 종속성에 의해 필터가 그 비선형 특성을 갖게 된다.
비선형 프로세서 출력
Figure 112006077356075-PCT00062
는 원래의 선형 신호
Figure 112006077356075-PCT00063
및 잔류의 보정안된 비선형 왜곡
Figure 112006077356075-PCT00064
의 복제를 포함한다. 그 관계는
Figure 112006077356075-PCT00065
(식 8)
로서 표현될 수 있고,
여기서
Figure 112006077356075-PCT00066
(식 9)
이다.
분할 샘플 및 분할 도함수 샘플을 사용해서, 왜곡 보정 모듈이 신호 왜곡을 양호하게 예측할 수 있다. 그 추정된 왜곡은 주 ADC의 출력으로부터 감산되어 보상된 신호를 제공한다.
도 5A-5C는 ADC(400)과 같은 보상 아날로그-디지털 변환기의 동작을 예시하는 신호도이다. 도 5A는 주 ADC의 샘플링 결과를 예시하는 시간 영역도이다. 변조된 입력(500)은 구간들(502, 504, 506) 등에서 샘플링된다. 주 ADC에 의한 샘플링은 고주파수 입력 신호를 저주파수로 복조한다. 이 경우에, 입력 신호가 기본대역으로 서브샘플링되고 복조된다. 샘플들은 복조된 기본대역 신호(508)를 형성하기 위해 보간될 수 있다. 주파수 영역에서의 샘플링 결과가 도 5B에 도시된다. 도 5A에 도시된 구간에서의 샘플링 신호(500)는 그 신호를 기본대역으로 다운시프트하여, 신호(508)를 발생시킨다.
도시된 예에서, 왜곡 보정 모듈은 샘플에 의존하여 추정된 왜곡 신호를 발생시킨다. 왜곡 모델이 신호의 히스토리 및 그 도함수에 의존하므로, 샘플링된 지점들간의 더 상세한 정보가 사용가능하면 그 모델은 더 양호한 왜곡 추정을 제공할 수 있다. 예를 들어, 더 많은 입력 데이터 히스토리 및 더 양호한 도함수 값이 왜곡 모델 출력을 개선시키기 위해 사용될 수 있다. 도 5C에서 주 ADC는 샘플(510a, 510b, 510c 등)을 제공한다. 보조 ADC들은 입력을 분할 샘플링 위상들에서 샘플링한다. 예를 들어, 분할 위상 샘플(512a, 512b 및 512c)은 분할 샘플링 위상(Ph1)에서 보조 ADC 샘플링에 의해 발생된다. 비슷하게, 분할 샘플링 위상(Ph2)에서의 다른 보조 ADC 샘플링은 샘플들(514a, 514b, 514c 등)을 발생시킨다. 그 도함수들은 분할 위상 샘플에 기초하여 계산될 수 있다. 또한, 분할 샘플 및/또는 도함수가 왜곡 모델에 의해 사용되어 더 정확한 왜곡 추정을 가능하게 한다.
몇몇 시스템들에서 왜곡 모델은 시스템 온도에도 의존한다. 도 6A-6C에서, 3개의 다른 온도(T1, T2, 및 T3)에 대한 여러 형태의 왜곡 함수가 예시된다. 다른 온도에서의 왜곡 모델의 계수가 측정치에 기초하여 결정되어 저장된다. 동작동안, 동작 온도에 대응하는 계수가 선택되어 알맞은 왜곡 정정 필터를 구성한다. 몇몇 실시예에서, 동작 온도가 사용되어 대응하는 계수를 분석적으로 결정한다. 예를 들어, 프로세서 또는 계산 블록은 다른 온도에서 몇 개의 측정치를 외삽(extrapolate)할 수 있어서 온도에 대응하는 계수를 기존의 측정없이 구한다. 동작동안, 계수들은 입력 함수 및 그 히스토리, 입력의 도함수, 온도, 온도 변화, 다른 알맞은 인자 또는 그 조합에 기초하여 계산된다.
몇몇 실시예들에서 식 7과 비슷한 왜곡 모델은 하나 이상의 최소-최대 프로세서 및/또는 절대값 프로세서를 사용해서 구현될 수 있다. 그 구현의 상세한 설명은 발명의 명칭이 "비선형 필터(NONLINEAR FILTER)"인 미국 특허 제 6,856,191호에 설명되어 있고, 그 특허는 본원에 참조된다. 설명된 기술에 따르면, 왜곡 모델의 전달 함수는
Figure 112006077356075-PCT00067
(식 10)
과 같이 표현될 수 있다.
사인(sign)
Figure 112006077356075-PCT00068
로 하면, 식 10은
Figure 112006077356075-PCT00069
(식 11)
로서 고쳐쓸 수 있다. 식 11은 식 7과 또한 같다.
왜곡 함수가 벡터 형태로 변환되어 그 함수를 단순화시키고 계산을 감소시킬 수 있다. 몇몇 실시예에서 왜곡 함수는 승산 동작수가 감소된 낮은 복잡성 필터로서 구현된다. 식 4의 왜곡 함수는:
Figure 112006077356075-PCT00070
(식 12)
와 같이 변환될 수 있다.
Figure 112006077356075-PCT00071
=사인(sign)
Figure 112006077356075-PCT00072
하면, 그 함수는
Figure 112006077356075-PCT00073
(식 13)
처럼 더 변환될 수 있다.
식 13의 일반적인 형태를 구현하는 필터가 1차 비선형 필터로 언급되는 데, 왜나하면 각 계수가 많아야 1차로
Figure 112006077356075-PCT00074
항으로 승산되기 때문이다. 몇몇 실시예에서
Figure 112006077356075-PCT00075
및
Figure 112006077356075-PCT00076
는 미리 계산 및 저장된다.
Figure 112006077356075-PCT00077
가 1 또는 -1이므로, 계수가 승산을 사용하지 않고 계산될 수 있고 필터 구현의 복잡성이 매우 감소된다.
벡터 조작을 사용하는 다른 단순화도 가능하다. 예를 들어, 왜곡 함수의 다른 단순화된 형태는
Figure 112006077356075-PCT00078
(식 14)
으로서 표현되고, 여기서 각
Figure 112006077356075-PCT00079
가 1차 비선형 함수
Figure 112006077356075-PCT00080
(식 15)
이다.
따라서, 식 14에서의 각 계수가 입력 벡터 원소들의 비선형 함수이고, 일부의 계수들이 입력 벡터의 2개 원소의 멱 및 입력 벡터의 2개 원소의 크로스 곱을 승산한다. 그 단순화된 형태를 구현하는 필터가 2차 필터로 언급된다.
몇몇 실시예들에서 왜곡 함수는 각 불연속 입력 영역에서 상수들을 갖도록 단순화된다. 그런 단순화는 0차 전달 함수를 발생시킨다. 0차 전달 함수는 종종 필터 응답의 불연속성들 때문에 "커태스트로픽(catastrophic) 구조"로 언급된다. 0차 비선형 필터의 일반적인 형태는
Figure 112006077356075-PCT00081
(식 16)
으로 표현된다.
0차 비선형 필터를 구현하기 위해,
Figure 112006077356075-PCT00082
,
Figure 112006077356075-PCT00083
등의 조합들이 알맞은 입력에 기초하여 미리 계산되고, 저장되고 검색될 수 있다. 몇몇 실시예들에서, 그 계수값은 가능한 입력 범위내에서의 입력의 상대적인 위치를 표시하는 표시자를 사용하여 결정된다. 그 표시자는 종종 "온도계 모드"로서 언급되고, 그것은 어떤 2개의 인접한 원소들간에 많아야 하나의 사인(sign) 변화 모두를 갖는 벡터이다.
다음의 2차 함수
Figure 112006077356075-PCT00084
(식 17)
를 예로서 취한다.
그 입력이
Figure 112006077356075-PCT00085
값 세트에 비교되어 가능한 입력 범위내에서의 입력 변수의 상대적인 위치, 및
Figure 112006077356075-PCT00086
로 표시된
Figure 112006077356075-PCT00087
의 벡터를 결정한다. 그 입력에 의존하여,
Figure 112006077356075-PCT00088
는 +1만, -1만, 또는 처음 k항에 대해서는 -1 및 나머지 항에 대해서는 +1인 항을 갖 는 벡터일 수 있다. 환언하면,
Figure 112006077356075-PCT00089
는 그 항들간에 많아야 하나의 사인 변화를 갖는 온도계 코드이다. 예를 들어, 상수
Figure 112006077356075-PCT00090
가
Figure 112006077356075-PCT00091
의 동적 범위에 걸쳐 분배되고
Figure 112006077356075-PCT00092
의 8개값이 있다.
Figure 112006077356075-PCT00093
이면,
Figure 112006077356075-PCT00094
이다.
Figure 112006077356075-PCT00095
이면,
Figure 112006077356075-PCT00096
이다.
Figure 112006077356075-PCT00097
이 중간 어딘가 있으면,
Figure 112006077356075-PCT00098
가 사인 변화를 가질 수 있다. 예를 들어,
Figure 112006077356075-PCT00099
이면,
Figure 112006077356075-PCT00100
이다.
Figure 112006077356075-PCT00101
이면,
Figure 112006077356075-PCT00102
이다. 온도계 코드가 8개값만을 가지므로,
Figure 112006077356075-PCT00103
대해서는 8개만의 가능한 값,
Figure 112006077356075-PCT00104
대해서는 8개의 가능한 값, 및
Figure 112006077356075-PCT00105
대해서는 64개의 가능한 값이 있다.
가산 동작들의 수는
Figure 112006077356075-PCT00106
등의 계수들에 대해 가능한 값을 미리 계산하고 그들을 메모리에 저장함으로써 감소될 수 있다. 본 예에서 계수들의 어드레스는 참조표(lookup table)에 저장되고, 이 참조표는 온도계 코드
Figure 112006077356075-PCT00107
의 8개의 가능성 및 미 리 계산된 계수의 대응하는 어드레스를 저장한다. 그 계수는 알맞은 온도계 코드 엔트리에 대응하는 메모리 어드레스를 액세스해서 검색될 수 있다. 계수
Figure 112006077356075-PCT00108
등이 메모리에서 판독되면, 필터 출력은
Figure 112006077356075-PCT00109
(식 18)
으로서 계산될 수 있다.
그 기술이 0, 1 또는 더 고차의 필터에도 응용가능하다.
저 복잡성 비선형 필터들이 단순화된 형태에 기초하여 구현될 수 있다. 몇몇 실시예들에서 저 복잡성 선형 필터는 가능한 입력 범위내의 입력 변수의 상대적인 위치를 결정하고 그 입력 변수의 상대적인 위치를 사용해서 비선형 필터의 필터 계수를 결정하도록 구성된 비선형 필터에 결합된 프로세서를 포함한다. 필터 계수들은 승산 동작들을 사용하지 않고 결정될 수 있다. 몇몇 실시예들에서, 0차, 1차, 2차 및/또는 더 고차의 필터의 필터 계수가 알맞은 때에 미리 계산되고, 저장 및 검색된다. 더 고차의 필터가 낮은 차의 필터를 포갬(nesting)으로써 형성될 수 있다. 낮은 복잡성의 필터 또는 온도계 코드를 사용해서 비선형 전달 함수를 구현하는 상세한 설명은 2005년 2월 18일에 출원된 발명의 명칭이 "LOW-COMPLEXIMITY NONLINEAR FILTERS"인 미국 특허 출원 제 11/061,850호(대리인 문서번호 OPTIP006)에서 설명되고 이 문헌은 본원에 참조된다.
앞선 실시예가 이해를 명료하게 하기 위해 약간 상세히 설명되었지만, 본 발명은 제공된 상세한 설명으로 제한되지 않는다. 본 발명을 구현하는 다수의 대안의 방법이 있다. 그 개시된 실시예는 예시를 위한 것이고 제한하고자 한 것은 아니다.

Claims (26)

  1. 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법에 있어서,
    상기 입력 아날로그 신호를 보상되지 않은 디지털 신호로 변환하는 단계;
    상기 보상되지 않은 디지털 신호를 왜곡 모델(distortion model)로 입력하는 단계;
    상기 보상되지 않은 디지털 신호에 기초하여 모델링된 왜곡 신호를 발생하는 단계; 및
    상기 보상된 디지털 신호를 발생하기 위해 상기 보상되지 않은 디지털 신호로부터 상기 모델링된 왜곡 신호를 감산하는 단계를 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  2. 제 1 항에 있어서,
    상기 보상되지 않은 디지털 신호는 이상적인 디지털 신호 및 왜곡된 신호를 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  3. 제 1 항에 있어서,
    상기 모델링된 왜곡 신호가 상기 이상적인 디지털 신호 및 상기 왜곡된 신호의 함수에 기초하여 발생되는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  4. 제 1 항에 있어서,
    모델링된 왜곡 신호를 발생하는 단계는 분할 위상 샘플(fractional phase sample)을 발생하는 것을 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  5. 제 1 항에 있어서,
    모델링된 왜곡 신호를 발생하는 단계는 분할 위상 샘플링 클럭을 사용해서 상기 입력 아날로그 신호를 샘플링하고 상기 분할 위상 샘플을 상기 왜곡 모델로 입력하는 것을 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  6. 제 1 항에 있어서,
    모델링된 왜곡 신호를 발생하는 단계는,
    다수의 분할 위상 샘플링 클럭들을 사용해서 상기 입력 아날로그 신호를 샘플링함으로써 다수의 분할 위상 샘플들을 발생하는 단계;
    상기 다수의 분할 위상 샘플들을 상기 왜곡 모델로 입력하는 단계; 및
    상기 보상되지 않은 디지털 신호 및 상기 다수의 분할 위상 샘플들에 기초하여 모델링된 왜곡 신호를 발생하는 단계를 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  7. 제 1 항에 있어서,
    모델링된 왜곡 신호를 발생하는 단계는 상기 입력 아날로그 신호의 도함수(derivative)를 발생하고 상기 도함수를 상기 왜곡 모델로 입력하는 것을 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  8. 제 1 항에 있어서,
    상기 왜곡 모델은 비선형 계수를 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  9. 제 1 항에 있어서,
    상기 왜곡 모델은 경험적으로 결정되는 비선형 계수를 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  10. 제 1 항에 있어서,
    상기 왜곡 모델은 비선형 왜곡 함수를 구현하도록 구성된 저 복잡성 필터(low complexity filter)를 포함하는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  11. 제 1 항에 있어서,
    상기 모델링된 왜곡 신호가 다수의 비선형 계수들을 갖는 비선형 함수를 구현하고, 상기 다수의 계수들은 온도계 코드(thermometer code)를 사용해서 결정되는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  12. 제 1 항에 있어서,
    상기 왜곡 모델은 온도 보상되는, 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 방법.
  13. 왜곡 보상하는 아날로그-디지털 변환기(analog to digital converter; ADC)에 있어서,
    입력 아날로그 신호를 보상되지 않은 디지털 신호로 변환하도록 구성되는 보상되지 않은 ADC; 및
    상기 보상되지 않은 ADC에 결합된 보상 모듈을 포함하고,
    상기 보상 모듈은,
    상기 보상되지 않은 디지털 신호를 수신하고;
    상기 보상되지 않은 디지털 신호에 기초하여 모델링된 왜곡 신호를 발생시키고;
    상기 보상된 디지털 신호를 발생하기 위해 상기 보상되지 않은 디지털 신호로부터 상기 모델링된 왜곡 신호를 감산하는 것으로 구성되는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  14. 제 13 항에 있어서,
    상기 보상되지 않은 디지털 신호는 이상적인 디지털 신호 및 왜곡된 신호를 포함하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  15. 제 13 항에 있어서,
    상기 보상 모듈은 상기 이상적인 디지털 신호 및 상기 왜곡된 신호의 함수에 기초하여 상기 모델링된 왜곡 신호를 발생하도록 구성되는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  16. 제 13 항에 있어서,
    상기 보상되지 않은 ADC는 주 ADC(primary ADC)를 포함하고 상기 보상 모듈은 다수의 보조 ADC들을 포함하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  17. 제 13항에 있어서,
    상기 보상되지 않은 ADC는 L-비트 출력을 발생하도록 구성된 주 ADC이고;
    상기 보상 모듈은 m-비트 출력을 발생하도록 각기 구성된 다수의 보조 ADC들을 포함하며;
    L이 m보다 큰, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  18. 제 13항에 있어서,
    상기 보상되지 않은 ADC는 주 ADC를 포함하고 상기 보상 모듈은 다수의 분할 위상 샘플들을 발생하기 위해 구성된 다수의 보조 ADC들를 포함하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  19. 제 13항에 있어서,
    상기 보상되지 않은 ADC는 주 ADC를 포함하고;
    상기 보상 모듈은 다수의 보조 ADC들을 포함하고,
    상기 다수의 보조 ADC들은,
    분할 위상 샘플링 클럭을 사용해서 상기 입력 아날로그 신호를 샘플링함으로써 분할 위상 샘플을 발생시키고;
    상기 분할 위상 샘플을 왜곡 보정 모듈로 입력하도록 구성되는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  20. 제 13항에 있어서,
    상기 보상 모듈은 상기 입력 아날로그 신호의 도함수를 발생시키고 상기 도함수를 왜곡 모델로 입력하도록 구성된 보조 ADC들을 포함하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  21. 제 13항에 있어서,
    상기 보상 모듈은 비선형 계수를 갖는 왜곡 모델을 갖는 왜곡 보정 모듈을 포함하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  22. 제 13항에 있어서, 상기 보상 모듈은 경험적으로 결정되는 비선형 계수를 갖는 왜곡 모델을 갖는 왜곡 보정 모듈을 포함하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  23. 제 13항에 있어서,
    상기 보상 모듈은 비선형 왜곡 함수를 구현하도록 구성된 저 복잡성 필터를 포함하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  24. 제 13항에 있어서,
    상기 보상 모듈은 다수의 비선형 계수들을 갖는 비선형 함수를 구현하고, 상기 다수의 계수들은 온도계 코드를 사용해서 결정되는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  25. 제 13항에 있어서,
    보상 모듈은 온도 보상되는 왜곡 모델을 구현하는, 왜곡 보상하는 아날로그-디지털 변환기(ADC).
  26. 입력 아날로그 신호를 보상된 디지털 신호로 변환하는 컴퓨터 프로그램 제품에 있어서,
    상기 컴퓨터 프로그램 제품은, 컴퓨터 판독가능한 매체로 구체화되고
    상기 입력 아날로그 신호를 보상되지 않은 디지털 신호로 변환하고;
    상기 보상되지 않은 디지털 신호를 왜곡 모델로 입력하고;
    상기 보상되지 않은 디지털 신호에 기초하여 모델링된 왜곡 신호를 발생하고;
    상기 보상된 디지털 신호를 발생하기 위해 상기 보상되지 않은 디지털 신호로부터 상기 모델링된 왜곡 신호를 감산하는 컴퓨터 명령을 포함하는, 컴퓨터 프로그램 제품.
KR1020067022216A 2004-03-25 2005-03-24 아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨비선형 필터들 KR20070058376A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US55666304P 2004-03-25 2004-03-25
US60/556,663 2004-03-25
US11/090,931 2005-03-24
US11/090,931 US7142137B2 (en) 2004-03-25 2005-03-24 Reduced complexity nonlinear filters for analog-to-digital converter linearization

Publications (1)

Publication Number Publication Date
KR20070058376A true KR20070058376A (ko) 2007-06-08

Family

ID=35064430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022216A KR20070058376A (ko) 2004-03-25 2005-03-24 아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨비선형 필터들

Country Status (8)

Country Link
US (2) US7142137B2 (ko)
EP (1) EP1728329A4 (ko)
JP (1) JP2007531415A (ko)
KR (1) KR20070058376A (ko)
CN (1) CN1998140B (ko)
AU (1) AU2005228167B2 (ko)
CA (1) CA2560586A1 (ko)
WO (1) WO2005094548A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10027337B2 (en) 2014-09-26 2018-07-17 Continental Teves Ag & Co. Ohg Device for digitizing an analogue signal
KR102641061B1 (ko) 2022-10-14 2024-02-27 (주)넥스윌 특이값 분해를 이용한 볼테라 필터 생성 방법 및 이를 이용한 adc 비선형 보상 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342976B2 (en) * 2004-01-27 2008-03-11 Crestcom, Inc. Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter
US7469491B2 (en) 2004-01-27 2008-12-30 Crestcom, Inc. Transmitter predistortion circuit and method therefor
JP2007531415A (ja) * 2004-03-25 2007-11-01 オプティクロン・インコーポレーテッド アナログデジタルコンバータ線形化用の複雑度を低減した非線形フィルタ
US8041757B2 (en) 2006-09-29 2011-10-18 Netlogic Microsystems, Inc. Low power and low complexity adaptive self-linearization
US8370113B2 (en) 2006-09-29 2013-02-05 Netlogic Microsystems, Inc. Low-power and low-cost adaptive self-linearization system with fast convergence
US8032336B2 (en) * 2006-09-29 2011-10-04 Netlogic Microsystems, Inc. Distortion cancellation using adaptive linearization
US7602321B2 (en) * 2006-09-29 2009-10-13 Optichron, Inc. Adaptive composite analog to digital converter
JP4751343B2 (ja) * 2007-01-25 2011-08-17 日立オートモティブシステムズ株式会社 Ａ／ｄ変換装置
US20090058521A1 (en) * 2007-08-31 2009-03-05 Fernandez Andrew D System and method of digital linearization in electronic devices
US20090091487A1 (en) * 2007-10-04 2009-04-09 Texas Instruments Incorporated Spurious Free Dynamic Range Of An Analog To Digital Converter
JP5080349B2 (ja) * 2008-04-28 2012-11-21 株式会社アドバンテスト アナログデジタル変換装置、アナログデジタル変換方法、試験装置、および、プログラム
EP2191569B1 (en) * 2008-05-19 2018-11-21 Avago Technologies General IP (Singapore) Pte. Ltd. Systems and methods for mitigating latency in a data detector feedback loop
WO2010069365A1 (en) 2008-12-16 2010-06-24 Signal Processing Devices Sweden Ab Methods and apparatuses for estimation and compensation of nonlinearity errors
US8115662B2 (en) * 2009-06-24 2012-02-14 Intersil Americas Inc. Sampler linearity by simultaneous derivative sampling
JP5733027B2 (ja) * 2011-05-31 2015-06-10 ソニー株式会社 Ａｄ変換装置および信号処理システム
JP2012249263A (ja) * 2011-05-31 2012-12-13 Sony Corp Ａｄ変換装置および信号処理システム
JP5653319B2 (ja) * 2011-08-15 2015-01-14 株式会社東芝 歪み補正装置
US8779952B1 (en) 2012-04-12 2014-07-15 Pmc-Sierra Us, Inc. Background calibration of threshold errors in analog to digital converters
RU2507681C2 (ru) * 2012-11-21 2014-02-20 Гарри Романович Аванесян Способ и устройство для выявления нелинейных искажений, вносимых аналого-цифровым преобразователем
US9031177B2 (en) * 2012-12-20 2015-05-12 Broadcom Corporation Digital calibration of analog distortion using split analog front-end
US8810442B1 (en) 2013-02-14 2014-08-19 Pmc-Sierra Us, Inc. Background calibration of aperture center errors in analog to digital converters
US8947276B1 (en) * 2013-04-05 2015-02-03 Zhongjun Yu System and methodology for analog-to-digital converter linearity testing
US10128864B2 (en) * 2016-01-15 2018-11-13 Psemi Corporation Non-linear converter to linearize the non-linear output of measurement devices
US10050636B2 (en) * 2016-05-04 2018-08-14 Texas Instruments Incorporated Methods and apparatus to reduce non-linearity in analog to digital converters
CN106027047B (zh) * 2016-05-18 2019-01-22 中国电子科技集团公司第四十一研究所 基于fpga控制的非线性模/数转换的线性化处理方法
US9935645B1 (en) 2016-10-05 2018-04-03 Texas Instruments Incorporated Analog-to-digital converter non-linearity correction using coefficient transformation
US10277172B2 (en) 2017-05-17 2019-04-30 Zinwave, Ltd Reduction of second-order non-linear distortion in a wideband communication system
US10778335B2 (en) 2017-05-17 2020-09-15 Zinwave, Ltd. Reduction of second-order non-linear distortion in a wideband communication system
US10340934B1 (en) 2017-12-18 2019-07-02 Analog Devices, Inc. Signal path linearization
US10615813B1 (en) * 2018-12-31 2020-04-07 Texas Instruments Incorporated Analog-to-digital converter non-linearity correction using multi-nyquist differentiator
US10848169B2 (en) 2019-03-20 2020-11-24 Analog Devices, Inc. Receiver signal chains with low power drivers and driver optimization
US11722146B1 (en) * 2022-01-21 2023-08-08 Nxp B.V. Correction of sigma-delta analog-to-digital converters (ADCs) using neural networks

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435823A (en) 1980-12-29 1984-03-06 Harris Corporation Adaptive equalizer capable of linear and nonlinear weighting
US4843583A (en) 1985-10-15 1989-06-27 Rockwell International Corporation Nonlinear adaptive filter
DE69215118T2 (de) 1991-01-24 1997-05-22 Philips Electronics Nv Nichtlinearer Signalprozessor
GB9111926D0 (en) 1991-06-04 1991-07-24 Nat Transcommunications Ltd An improved method of video noise reduction using non-linear pre/de-emphasis
US5182558A (en) 1991-10-25 1993-01-26 Halliburton Geophysical Services, Inc. System for generating correction signals for use in forming low distortion analog signals
US5257026A (en) * 1992-04-17 1993-10-26 Crystal Semiconductor, Inc. Method and apparatus for calibrating a multi-bit delta-sigma modular
US5940138A (en) * 1992-08-04 1999-08-17 J. Carl Cooper Analog signal process with dither pattern
DK63193D0 (da) 1993-06-02 1993-06-02 Bang & Olufsen Tech As Apparat til maaling af hjertesignaler
JP2699864B2 (ja) 1994-03-10 1998-01-19 日本電気株式会社 フィードフォワード型歪補償回路
FI98014C (fi) 1995-06-30 1997-03-25 Nokia Mobile Phones Ltd Kuutiointipiiri signaalin esisäröyttämiseksi
JP3556066B2 (ja) * 1996-07-10 2004-08-18 コロムビアミュージックエンタテインメント株式会社 歪み検出装置および歪み補正装置および歪み補正方法
JP3043678B2 (ja) * 1997-09-22 2000-05-22 九州日本電気株式会社 Ａ／ｄ変換回路
US6351740B1 (en) 1997-12-01 2002-02-26 The Board Of Trustees Of The Leland Stanford Junior University Method and system for training dynamic nonlinear adaptive filters which have embedded memory
US6271781B1 (en) * 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
US6181754B1 (en) 1998-06-12 2001-01-30 Cadence Design Systems, Inc. System and method for modeling mixed signal RF circuits in a digital signal environment
SE514770C2 (sv) * 1999-05-25 2001-04-23 Ericsson Telefon Ab L M Förfarande och arrangemang för korrigering av offsetfel vid A/D-omvandling
AU2000238065A1 (en) 2000-02-24 2001-09-03 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. System for reducing adjacent-channel interference by pre-linearization and pre-distortion
KR100746348B1 (ko) 2000-04-21 2007-08-03 소니 가부시끼 가이샤 왜곡보상장치
GB0011326D0 (en) 2000-05-11 2000-06-28 Nortel Networks Corp A linear amplifier arrangement
JP3590571B2 (ja) 2000-08-30 2004-11-17 株式会社日立国際電気 歪補償装置
US6538592B1 (en) 2001-09-24 2003-03-25 Lsi Logic Corporation Variable dynamic range analog-to-digital converter
KR100398884B1 (ko) * 2001-11-01 2003-09-19 삼성전자주식회사 다중 전송 경로를 통해 전송된 방송신호의 복원시발생하는 위상에러를 보상할 수 있는 디지털방송 수신기의에러복원장치
KR100477158B1 (ko) * 2001-12-18 2005-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서
US6741123B1 (en) * 2002-12-26 2004-05-25 Cirrus Logic, Inc. Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same
US6856191B2 (en) * 2003-02-21 2005-02-15 Optichron, Inc. Nonlinear filter
US7023941B1 (en) * 2003-03-11 2006-04-04 Pmc-Sierra, Inc. Joint equalization and timing acquisition for RZ signals
US6885323B2 (en) * 2003-06-27 2005-04-26 Optichron, Inc. Analog to digital converter with distortion correction
JP2007531415A (ja) * 2004-03-25 2007-11-01 オプティクロン・インコーポレーテッド アナログデジタルコンバータ線形化用の複雑度を低減した非線形フィルタ
US7613759B2 (en) * 2004-03-25 2009-11-03 Optichron, Inc. Low-complexity nonlinear filters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10027337B2 (en) 2014-09-26 2018-07-17 Continental Teves Ag & Co. Ohg Device for digitizing an analogue signal
KR102641061B1 (ko) 2022-10-14 2024-02-27 (주)넥스윌 특이값 분해를 이용한 볼테라 필터 생성 방법 및 이를 이용한 adc 비선형 보상 방법

Also Published As

Publication number Publication date
EP1728329A2 (en) 2006-12-06
EP1728329A4 (en) 2007-03-28
CN1998140A (zh) 2007-07-11
AU2005228167A1 (en) 2005-10-13
WO2005094548A2 (en) 2005-10-13
US20050219088A1 (en) 2005-10-06
JP2007531415A (ja) 2007-11-01
WO2005094548A3 (en) 2006-08-24
CA2560586A1 (en) 2005-10-13
US7394413B2 (en) 2008-07-01
US7142137B2 (en) 2006-11-28
AU2005228167B2 (en) 2010-06-03
CN1998140B (zh) 2010-12-29
US20070030189A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
KR20070058376A (ko) 아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨비선형 필터들
EP1655838B1 (en) Linearity corrector using filter products
JP4621245B2 (ja) デジタル線形化システム
CN108702136B (zh) 数字补偿器
US6570514B1 (en) Linearity error compensator
JP2994497B2 (ja) Ｄ／ａコンバータのｄｃオフセットキャリブレーション方法とｄ／ａコンバータのｄｃオフセットキャリブレーションシステム
US8825415B2 (en) Methods and apparatuses for estimation and compensation on nonlinearity errors
US9106242B2 (en) Digital correction techniques for data converters
Wang et al. Joint blind calibration for mixed mismatches in two-channel time-interleaved ADCs
KR100377037B1 (ko) 잡음제거회로
JP5286420B2 (ja) アナログデジタル変換器およびそれを用いた半導体集積回路装置
Mikulik et al. Volterra filtering for integrating ADC error correction, based on an a priori error model
Soudan et al. Correction structures for linear weakly time-varying systems
KR100360632B1 (ko) 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법
EP1933459A1 (en) Linearity corrector using filter products
Jamal Digital background calibration of time-interleaved analog-to-digital converters
JPH02105634A (ja) オーバーサンプルａ／ｄ変換器
Van den Bosch et al. The D/A Converter: Functionality and Specifications

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20121129

Effective date: 20140321