JP3590571B2 - 歪補償装置 - Google Patents
歪補償装置 Download PDFInfo
- Publication number
- JP3590571B2 JP3590571B2 JP2000260214A JP2000260214A JP3590571B2 JP 3590571 B2 JP3590571 B2 JP 3590571B2 JP 2000260214 A JP2000260214 A JP 2000260214A JP 2000260214 A JP2000260214 A JP 2000260214A JP 3590571 B2 JP3590571 B2 JP 3590571B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion
- timing
- amplifier
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
- H03F1/3288—Acting on the phase and the amplitude of the input signal to compensate phase shift as a function of the amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅器で発生する歪を補償する歪補償装置に関し、特に、当該増幅器により増幅される信号に対して発生させる歪の量を制御するタイミングを調整することにより、高精度な歪補償を実現する歪補償装置に関する。
【０００２】
【従来の技術】
例えば携帯電話システム等の移動無線通信システムでは、基地局装置が統括するエリア（セル）の端までに存する移動局装置との間で無線通信するのを可能とするため、及び、通信状況によっては基地局装置が複数の移動局装置（複数のユーザ）に対して同時に信号を無線送信するため、基地局装置は大電力で信号を送信することが必要となる。また、同様に、基地局装置から無線送信される信号を受信及び増幅して当該増幅信号を移動局装置に対して無線送信する中継局装置（中継増幅器）においても、大電力で信号を送信することが必要となる。
【０００３】
このため、上記のような基地局装置や中継局装置では、セルの端までの物理的距離をカバーすることが可能な（大）電力増幅器（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）により送信対象となる信号（例えば変調波）を所望のレベルに増幅することが行われている。しかしながら、このような増幅器では、素子の限界点（飽和点）近辺で、非線型な応答（ＡＭ−ＡＭ変換やＡＭ−ＰＭ変換）の特性を示してしまい、非線型歪が発生してしまうという問題がある。
【０００４】
また、例えば電波法では、各種の無線通信サービスを行う者に対して、隣接する帯域を用いて無線通信する異なるサービス間での影響を無くすべく、厳しい帯域制限を課する規定が設けられている。
【０００５】
そこで、上記のような増幅器で発生する非線型歪を補償する方式として、従来では、例えば当該増幅器で発生する非線型歪と逆の特性を有する（つまり、当該非線型歪を打ち消す）歪を前段で発生させることにより当該非線型歪を補償するプリディストータ型歪補償方式が用いられている。
【０００６】
なお、上記のような非線型歪を補償する方式としては、他にも、例えばフィードフォワード型歪補償方式や負帰還型歪補償方式等の歪補償方式がある。ここで、例えばフィードフォワード型歪補償方式では、動作が安定であるという利点があるものの、歪検出ループにおいて（主増幅器で発生する）歪成分を抽出するとともに歪補償ループにおいて当該歪成分を副増幅器で増幅して当該増幅信号を主増幅器の出力信号から差し引く処理を行う必要があることから、回路が複雑となるとともに、副増幅器により電源効率が低下してしまうという問題がある。これに対して、プリディストータ型歪補償方式では、構成が比較的簡易で、副増幅器を必要としないことから、回路規模と電源効率の点で特に有利となる。
【０００７】
次に、上記のようなプリディストータ型歪補償方式により歪補償を行うプリディストータを備えた（歪補償）増幅装置の一例を示す。
図１１には、プリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してあり、同図を参照して、当該増幅装置の動作例を示す。なお、この増幅装置は、上記のような基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【０００８】
まず、送信機から出力される送信対象となる信号が（当該増幅装置に）入力され、当該信号が２つに分配されて、一方の分配信号が遅延手段８１に入力される一方、他方の分配信号がレベル検出部８５に入力される。
【０００９】
ここで、図１２には、送信機から増幅装置に入力される段階における信号のスペクトラムの一例を示してあり、同図中の横軸は信号の周波数［ｋＨｚ］を示しており、縦軸は信号のレベルを電力比［ｄＢ］により示してある。同図に示されるように、この段階では、プリディストータ（可変減衰器８２及び可変移相器８３）による歪や増幅器８４による歪を受けていないため、使用帯域外の不要な信号のレベルが低いスペクトラムとなっている。
【００１０】
遅延手段８１は、入力される信号（一方の分配信号）を遅延させて可変減衰器（アッテネータ）８２へ出力する。
可変減衰器８２は、遅延手段８１から入力される信号の振幅を、後述するＤ／Ａ変換器８８から入力される（アナログ）制御信号に応じて変化（減衰）させることにより当該入力信号に対して当該制御信号に応じた量の振幅歪を発生させて、当該信号（振幅歪を含む）を可変移相器８３へ出力する。
【００１１】
可変移相器８３は、可変減衰器８２から入力される信号の位相を、後述するＤ／Ａ変換器８９から入力される（アナログ）制御信号に応じて変化させることにより当該入力信号に対して当該制御信号に応じた量の位相歪を発生させて、当該信号（位相歪を含む）を増幅器８４へ出力する。
なお、この例では、直列に接続された可変減衰器８２と可変移相器８３や、これらを制御する制御系８１、８５〜９０からプリディストータ（前置歪発生器）が構成されている。
【００１２】
増幅器８４は、可変移相器８３から入力される信号を所望のレベルに増幅し、当該増幅信号を（当該増幅装置から）アンテナへ出力する。
ここで、図１３には、例えば歪補償が行われないとした場合に増幅器８４から出力される信号のスペクトラムの一例を示してあり、同図中の横軸は信号の周波数［ｋＨｚ］を示しており、縦軸は信号のレベルを電力比［ｄＢ］により示してある。同図に示されるように、この場合には、増幅器８４で発生する歪に起因して、使用帯域外に歪成分（隣接チャネルへの漏洩電力）が発生したスペクトラムとなっている。
【００１３】
また、このような歪成分は、増幅器８４で発生する歪とは逆の特性の歪（振幅歪や位相歪）を上記したプリディストータ（可変減衰器８２及び可変移相器８３）で発生させることにより、補償することができる。
ここで、図１４には、プリディストータにより歪補償が行われた場合に増幅器８４から出力される信号のスペクトラムの一例を示してあり、同図中の横軸は信号の周波数［ｋＨｚ］を示しており、縦軸は信号のレベルを電力比［ｄＢ］により示してある。同図に示されるように、この場合には、増幅器８４で発生してしまう使用帯域外の歪成分（隣接チャネルへの漏洩電力）が低減させられたスペクトラムとなっている。
【００１４】
レベル検出部８５は、例えば信号の包絡線を検出する包絡線検出器や、検出される包絡線に関して所定の周波数成分のみを抽出する低域通過フィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）や、抽出される包絡線成分をＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｄｉｔａｌ）変換するＡ／Ｄ変換器などから構成されている。そして、レベル検出部８５は、このような構成を用いて、入力される信号（他方の分配信号）のレベル（例えば電力レベル）を検出し、当該検出結果をデジタル値により制御部９０へ出力する。
【００１５】
歪抽出手段８６は、例えば方向性結合器から構成されており、増幅器８４から出力される増幅信号に含まれる歪（例えば当該増幅信号の一部）を抽出して制御部９０へ出力する。
クロック源８７は、所定の周期のクロック信号を発生させ、当該クロック信号を、レベル検出部８５や後述する２つのＤ／Ａ変換器８８、８９のようにデジタル処理を行う各処理部へ出力して供給する。
【００１６】
Ｄ／Ａ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ）変換器８８は、クロック源８７から入力されるクロック信号に応じたタイミングに基づいて、後述する制御部９０から入力されるデジタル制御信号をアナログ制御信号へ変換して可変減衰器８２へ出力する。なお、この制御信号は、可変減衰器８２における振幅変化量（つまり、発生させる振幅歪の量）を制御するものである。
【００１７】
Ｄ／Ａ変換器８９は、クロック源８７から入力されるクロック信号に応じたタイミングに基づいて、後述する制御部９０から入力されるデジタル制御信号をアナログ制御信号へ変換して可変移相器８３へ出力する。なお、この制御信号は、可変移相器８３における位相変化量（つまり、発生させる位相歪の量）を制御するものである。
【００１８】
制御部９０は、例えばデジタル信号処理器（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓ ｏｒ）から構成されている。そして、制御部９０は、レベル検出部８５から入力される検出結果（検出されたレベル）に基づいて、可変減衰器８２により当該検出結果に応じた振幅変化量を実現するためのデジタル制御信号をＤ／Ａ変換器８８へ出力するとともに、可変移相器８３により当該検出結果に応じた位相変化量を実現するためのデジタル制御信号をＤ／Ａ変換器８９へ出力する。
【００１９】
具体的には、増幅器８４の非線型特性では、入力信号のレベルに対して出力信号のレベルが線型ではないこと（ＡＭ−ＡＭ変換）から振幅歪が発生するとともに、入力信号のレベルに対して出力信号の位相が線型ではないこと（ＡＭ−ＰＭ変換）から位相歪が発生し、発生する振幅歪の量や位相歪の量は増幅器８４により増幅される信号のレベル（入力される信号のレベルや、出力される信号のレベル）に依存して変化する。そこで、制御部９０は、増幅器８４により増幅される信号のレベルを反映するレベルであるレベル検出部８５による検出結果に基づいて、増幅器８４で発生する振幅歪を打ち消す量の振幅歪を可変減衰器８２により発生させるとともに、増幅器８４で発生する位相歪を打ち消す量の位相歪を可変移相器８３により発生させる。
【００２０】
なお、一例として、増幅器８４で発生する振幅歪を補償するための補正振幅歪特性（前記振幅歪とは逆の特性）や増幅器８４で発生する位相歪を補償するための補正位相歪特性（前記位相歪とは逆の特性）は予め計算（或いは測定等）されており、例えばレベル検出部８５による検出結果の値に対して振幅歪に関する制御値及び位相歪に関する制御値を対応付けて記憶した補正テーブルが制御部９０のメモリに格納されている。この場合、制御部９０は、レベル検出部８５から入力される検出結果の値に対応した振幅歪に関する制御値及び位相歪に関する制御値を補正テーブルから読み出して、これら２つの制御値をそれぞれ可変減衰器８２を制御するためのデジタル制御信号及び可変移相器８３を制御するためのデジタル制御信号としてそれぞれのＤ／Ａ変換器８８、８９へ出力する。
【００２１】
また、制御部９０では、例えば歪抽出手段８６から入力される信号から歪成分（使用帯域外の信号成分）のレベル（例えば電力レベル）を検出して、当該検出されるレベルが小さく（好ましくは、最小と）なるように（つまり、歪補償量が大きくなるように）上記した補正テーブルの内容を更新することもでき、これにより、歪補償の精度を向上させることができる。
【００２２】
ところで、上記した遅延手段８１は、前記一方の分配信号が可変減衰器８２や可変移相器８３により処理されるタイミングと、前記他方の分配信号のレベルに応じた制御信号が制御部９０からＤ／Ａ変換器８８、８９を介して可変減衰器８２や可変移相器８３に入力されるタイミングとの間の時間差（遅延時間）を補償する役割（理想的には、これら２つのタイミングを一致させる役割）を担っている。
【００２３】
つまり、入力信号の或る信号部分に対して可変減衰器８２や可変移相器８３により歪（振幅歪や位相歪）を発生させる場合には、これら可変減衰器８２や可変移相器８３は（他の信号部分ではなく）当該信号部分のレベルに応じた制御信号により制御される必要があり、上記した遅延手段８１はこのような処理のタイミングを補償するために設けられている。
【００２４】
【発明が解決しようとする課題】
しかしながら、例えば上記図１１に示したような遅延手段８１では、前記遅延時間を微妙（微小）に調整することが困難であるといった不具合があり、このため、例えば当該遅延時間が大きくなってしまった場合には歪補償の精度が劣化してしまうといった不具合があった。
【００２５】
ここで、上記のような不具合を更に詳しく説明する。
すなわち、上記した遅延手段８１では、前記他方の分配信号のレベルを検出して当該検出結果に応じたデジタル制御信号をＤ／Ａ変換する処理にかかる遅延時間の他にも、物理的な配線経路によって生じる遅延時間の調整を行うことが必要となる。
【００２６】
一例として、本件の発明者らが想定した増幅装置（なお、一例であって、本発明は、ここで挙げる例に限られない）を検討した結果によると、遅延時間の調整としては、５００ｐｓｅｃ（ｐｓｅｃ：ｐｉｃｏ ｓｅｃｏｎｄ）＝１０−１２秒のオーダーでの調整が必要となる。この遅延時間を例えばセミリジットケーブルにより調整するとすれば、約１０ｃｍのケーブルを用意して調整することになる。しかしながら、一般に電子装置の（回路）基板の端から端までは約３０〜４０ｃｍあることを考慮すると、前記１０ｃｍというのは、配線の引き回しによって容易に発生してしまう遅延時間に相当する。
【００２７】
また、上記のような遅延時間は、例えば基板の寄生容量や、使用される各デバイスの個体差にも依存して変化してしまう。つまり、従来においては、装置（例えば上記図１１に示した増幅装置など）を作成する度毎に、ケーブルの長さを調整する等して遅延時間を調整することが必要となる。しかも、この遅延時間は例えば各電子デバイスの温度特性にも左右され、温度が変化すると当該遅延時間も（微妙に）変化してしまう。また、この遅延時間は、例えば各デバイスの使用年月によっても変化（経年変化）してしまう。
【００２８】
以上のように、上記のような遅延時間を調整することは、装置作成上において非常に重要な要素となっており、従来では、このような遅延時間の調整を微小な単位で行うことが困難であったことから、結果的に、たとえ長時間をかけて困難な調整を行ったとしても装置が高価格となってしまっていた。
【００２９】
また、上記のような遅延時間の調整誤差がプリディストータによる歪補償に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す。
なお、この例では、５ＭＨｚ帯域のシングルキャリアを用いた場合を示しており、また、送信対象となる信号の波形に関する条件としては、例えば３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）の仕様にある通り、ユーザ数が５０ユーザであり、当該信号を帯域制限するためのフィルタのロールオフ率が０．２２であるという条件を用いている。
【００３０】
また、歪成分のレベルを検討するためのパラメータとしては、３次の相互変調歪成分（ＩＭ３）や５次の相互変調歪成分（ＩＭ５）等といったものもあるが、この例では、説明を簡略化するために、使用帯域に隣接する帯域へ漏洩する電力のレベルを表す隣接帯域漏洩電力比（ＡＣＰＲ：Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）［ｄＢｃ］により歪成分のレベルを示す。
【００３１】
具体的に、図１５には、遅延時間（前記一方の分配信号を処理する系と前記他方の分配信号を処理する系との相対的な遅延時間）が振幅歪の補正（補償）に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示してあり、同図中の横軸は（相対）遅延時間［×２ｎｓｅｃ（ｎｓｅｃ：ｎａｎｏ ｓｅｃｏｎｄ＝１０−９秒）］を示しており（例えば、“２”という目盛りは４ｎｓｅｃを示す）、縦軸は歪成分のレベルを隣接帯域漏洩電力比（ＡＣＰＲ）［ｄＢｃ］により示している。なお、このシミュレーションでは、（例えば可変移相器８３による）位相歪の補正に関する遅延時間はゼロであるとしている。
【００３２】
また、具体的に、図１６には、（相対）遅延時間が位相歪の補正（補償）に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示してあり、同図中の横軸は（相対）遅延時間［×２ｎｓｅｃ］を示しており、縦軸は歪成分のレベルを隣接帯域漏洩電力比（ＡＣＰＲ）［ｄＢｃ］により示している。なお、このシミュレーションでは、（例えば可変移相器８３による）振幅歪の補正に関する遅延時間はゼロであるとしている。
【００３３】
上記図１５に示されるように、遅延時間が振幅歪の補償に対して与えてしまう影響は比較的小さい一方、上記図１６に示されるように、遅延時間が位相歪の補償に対して与えてしまう影響は比較的大きく、いずれに関しても、遅延時間（の調整誤差）が大きくなるに従ってＡＣＰＲは劣化していく。
【００３４】
ここで、振幅歪の補償に関してよりも位相歪の補償に関しての方が遅延時間の影響が大きい理由は、一般に、増幅器における振幅歪（ＡＭ−ＡＭ変動）ではゲイン変動量が小さい一方、増幅器における位相歪（ＡＭ−ＰＭ変動）では位相変動量が大きいためである。つまり、増幅器における位相歪に関しては、その変動幅が大きいため、遅延時間が多少ずれただけでも補償の精度（この例では、ＡＣＰＲ）が大きく変化してしまう。
【００３５】
なお、上記図１５や上記図１６に示した計算機シミュレーションの結果として提示した数値は、例えばシミュレーション上で使用する増幅デバイス等に依存して変化すると考えられるが、位相歪の補償の方が振幅歪の補償と比べて遅延時間による影響を大きく受けてしまうという傾向については本シミュレーションの結果と同じであると考えられる。
【００３６】
本発明は、上記のような従来の課題を解決するためになされたもので、増幅器で発生する歪を補償するに際して、例えば上記のような遅延時間を微妙（微小）に調整して当該増幅器により増幅される信号に対して発生させる歪の量を制御するタイミングを微妙（微小）に調整することにより、高精度な歪補償を実現することができる歪補償装置を提供することを目的とする。
【００３７】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る歪補償装置では、次のようにして、増幅器で発生する歪を補償する。
すなわち、増幅器により増幅される信号に対して振幅と位相との少なくともいずれか一方の歪を発生させる歪発生手段に対して、信号レベル検出手段が増幅器により増幅される信号のレベルを検出して、歪量制御手段が信号レベル検出手段により検出されるレベルに基づいて歪発生手段により発生させる歪の量を制御するに際して、制御タイミング調整手段が増幅器で発生する歪が大きく補償されるように、歪量制御手段により歪の量を制御するタイミングを調整する。
【００３８】
従って、増幅器により増幅される信号に対して発生させる歪の量を制御するタイミングを調整するという新規な調整の仕方によって、例えば当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【００３９】
ここで、歪補償の対象となる増幅器としては、種々なものであってもよく、例えば複数の増幅器から構成された増幅器であってもよい。なお、本発明では、このような増幅器で発生する振幅歪や位相歪が補償の対象となる。
また、増幅器で発生する歪を補償する程度としては、例えば当該歪をゼロに低減させるのが好ましいが、本発明では、必ずしもこのような態様（つまり、ゼロに低減させる態様）が用いられなくともよく、要は、当該歪を低減させることができればよい。
【００４０】
また、増幅器により増幅される信号に対して歪発生手段により歪を発生させる態様としては、例えば増幅器により増幅される前の信号に対して歪を発生させる態様が用いられてもよく、或いは、例えば増幅器により増幅された後の信号に対して歪を発生させる態様が用いられてもよい。
【００４１】
また、歪発生手段としては、例えば振幅の歪を発生させる機能と位相の歪を発生させる機能との両方を有するのが好ましいが、例えば振幅の歪を発生させる機能のみを有した構成や、或いは、位相の歪を発生させる機能のみを有した構成が用いられてもよい。
【００４２】
また、増幅器により増幅される信号のレベルを信号レベル検出手段により検出する態様としては、例えば当該増幅器により増幅される前の信号のレベルを検出する態様が用いられてもよく、或いは、例えば当該増幅器により増幅された後の信号のレベルを検出する態様が用いられてもよい。
また、検出するレベルとしては、種々なレベルであってもよく、例えば信号の振幅のレベルや、信号の電力（通常、振幅の２乗に比例する）のレベルを検出することができる。
【００４３】
また、歪量制御手段は、例えば増幅器で発生する歪（振幅歪や位相歪）の量を打ち消す量の歪（増幅器で発生する歪とは逆特性の歪）が歪発生手段により発生させられるように、当該歪発生手段により発生させる歪の量を制御する。なお、増幅器で発生する歪（振幅歪や位相歪）の量は、例えば信号レベル検出手段により検出されるレベルに基づいて推定等することが可能である。
【００４４】
また、制御タイミング調整手段による調整によって増幅器で発生する歪が大きく補償されるようにする程度としても、上述のように種々な程度であってもよく、具体的には、必ずしも当該歪がゼロに補償されなくともよく、例えば実用上で有効な精度で歪補償が実現されればよい。
また、歪制御手段により歪の量を制御するタイミングを制御タイミング調整手段により調整することは、例えば上記従来例で示したような遅延時間を調整することに相当する。
【００４５】
また、制御タイミング調整手段としては、例えば常に（或いは、例えば定期的に）増幅器で発生する歪の補償量を検出して、当該補償量が大きくなるように、歪量制御手段により歪の量を制御するタイミングを（常に、或いは、定期的に）調整する構成が用いられるのが好ましいが、例えば予め増幅器で発生する歪が大きく補償されるように調整時間が（固定的に）設定された構成が用いられてもよい。
【００４６】
また、本発明に係る歪補償装置では、好ましい態様として、歪発生手段は、外部（ここでは、後述するＤ／Ａ変換手段）から入力されるアナログ制御信号に応じて発生させる歪（振幅歪や位相歪）の量が変化する回路（振幅を変化させる回路や位相を変化させる回路）から構成されている。
また、歪量制御手段は、デジタル制御信号をアナログ制御信号へ変換して外部（ここでは、制御タイミング調整手段）から入力されるタイミング信号に応じたタイミングで出力するＤ／Ａ変換手段を用いて構成されており、デジタル制御信号を当該Ｄ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪（振幅歪や位相歪）の量を制御する。
【００４７】
また、制御タイミング調整手段は、所定の周期のクロック信号を発生させるクロック信号発生手段と、当該クロック信号発生手段により発生させられるクロック信号からタイミングを調整したタイミング信号を生成するタイミング信号生成手段とを用いて構成されており、タイミング信号生成手段により生成されるタイミング信号をＤ／Ａ変換手段へ出力することにより、歪量制御手段により歪（振幅歪や位相歪）の量を制御するタイミングを調整する。
【００４８】
また、本発明に係る歪補償装置では、好ましい態様として、歪量制御手段は、更に、信号のレベルと制御値（歪発生手段により発生させる歪（振幅歪や位相歪）の量を制御するための制御値）とを対応付けて記憶するメモリ手段を用いて構成されており、信号レベル検出手段により検出されるレベルと対応した制御値を当該メモリ手段からデジタル制御信号としてＤ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪（振幅歪や位相歪）の量を制御する。
【００４９】
また、本発明に係る歪補償装置では、一態様として、タイミング信号生成手段は、クロック信号発生手段により発生させられるクロック信号を可変な利得で増幅する可変増幅器と、当該可変増幅器により増幅された信号のレベルが所定の閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタとを用いて構成されており、可変増幅器の利得を調整することでレベル制限のタイミングを調整したリミッタからの出力信号をタイミング信号とする。
【００５０】
ここで、所定の閾値としては、例えば装置の使用状況等に応じて、種々な値が用いられてもよい。
また、所定のレベルとしては、種々なレベルであってもよく、一例として、前記所定の閾値（と同じレベル）を用いることができる。
【００５１】
また、本発明に係る歪補償装置では、他の態様として、タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合にオン信号を出力する一方、当該クロック信号のレベルが当該閾値未満である場合にオフ信号を出力するコンパレータを用いて構成されており、当該コンパレータの閾値を調整することでオンオフのタイミングを調整した当該コンパレータからの出力信号をタイミング信号とする。
【００５２】
ここで、閾値としては、例えば装置の使用状況等に応じて、種々な値が用いられてもよい。
また、例えば“１”値と“０”値とから構成されるデジタル信号を例とすると、上記したオン信号は例えば“１”値の信号（或いは、“０”値の信号）に相当し、上記したオフ信号は例えば“０”値の信号（或いは、“１”値の信号）に相当する。
【００５３】
また、本発明に係る歪補償装置では、他の態様として、タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタを用いて構成されており、当該リミッタの閾値を調整することでレベル制限のタイミングを調整した当該リミッタからの出力信号をタイミング信号とする。
【００５４】
ここで、閾値としては、例えば装置の使用状況等に応じて、種々な値が用いられてもよい。
また、所定のレベルとしては、種々なレベルであってもよく、一例として、前記所定の閾値（と同じレベル）を用いることができる。
【００５５】
また、本発明に係る歪補償装置では、一態様として、フリップフロップを用いて、タイミング信号のデューティ（オン状態とオフ状態とからなる信号においてオン状態が占める比率）を変化させることができる。
すなわち、タイミング信号生成手段は、更に、前記タイミングを調整した出力信号（上記したリミッタや上記したコンパレータからの出力信号）を入力して当該信号のデューティを変化させた信号を出力するフリップフロップを用いて構成されており、当該フリップフロップからの出力信号をタイミング信号とする。
【００５６】
また、本発明に係る歪補償装置では、他の態様として、フリップフロップを用いてタイミング信号のデューティを変化させるとともに、セレクタを用いてタイミング信号のタイミングを（更に大きな範囲で）調整することができる。
すなわち、タイミング信号生成手段は、更に、前記タイミングを調整した出力信号（上記したリミッタや上記したコンパレータからの出力信号）を入力して当該信号のデューティを変化させた信号及び当該信号のオンオフを反転させた信号（つまり、前記出力信号のデューティを変化させるとともにオンオフを反転させた信号）を出力するフリップフロップと、当該フリップフロップから出力される２つの信号から一方を選択して出力するセレクタとを用いて構成されており、当該セレクタからの出力信号をタイミング信号とする。
【００５７】
また、本発明に係る歪補償装置では、好ましい態様として、歪発生手段は、増幅器により増幅される信号の振幅を変化させて当該信号に対して振幅歪を発生させる可変減衰器と、増幅器により増幅される信号の位相を変化させて当該信号に対して位相歪を発生させる可変移相器とを直列に接続して構成されている。
また、歪量制御手段は、可変減衰器による振幅変化量を制御することで当該可変減衰器により発生させる振幅歪の量を制御するとともに、可変移相器による位相変化量を制御することで当該可変移相器により発生させる位相歪の量を制御する。
【００５８】
また、制御タイミング調整手段は、信号（増幅器により増幅される信号）が可変減衰器により処理されるタイミングと当該信号が可変移相器により処理されるタイミングとのずれに応じて、歪量制御手段により振幅歪の量を制御するタイミングと当該歪量制御手段により位相歪の量を制御するタイミングとを（例えば前記ずれに相当する分の時間）ずらす。
【００５９】
ここで、増幅器により増幅される信号に対して振幅歪を発生させる手段（ここでは、可変減衰器）と当該信号に対して位相歪を発生させる手段（ここでは、可変移相器）との接続順序としては任意であってもよく、つまり、当該信号に対して振幅歪を発生させた後に位相歪を発生させてもよく、或いは、当該信号に対して位相歪を発生させた後に振幅歪を発生させてもよい。
【００６０】
また、本発明に係る歪補償装置では、好ましい態様として、信号を無線により送信する無線送信装置に設けられて、当該無線送信装置による送信対象となる信号を増幅する増幅器で発生する歪を補償し、そして、制御タイミング調整手段は、当該送信対象となる信号の帯域（例えばキャリア周波数間隔にキャリア数を乗算した値）を８倍した値の逆数値以下の秒の誤差で、歪量制御手段により歪の量を制御するタイミングを調整する。
【００６１】
ここで、無線送信装置としては、種々な装置であってもよく、好ましい態様としては、移動無線通信システムの基地局装置や中継局装置（中継増幅器）が用いられる。また、無線送信装置は、必ずしも無線送信機能のみを備えた装置でなくともよく、無線送信機能と無線受信機能との両方を備えた装置（無線通信装置）であってもよい。
また、上記した８（倍）はオーバサンプリング数に相当するものであり、上記で示されるように、８以上の数値であるのが好ましい。
【００６２】
ここで、上記したタイミング調整に係る誤差について、デジタルプリディストーションの場合を例として、上記図１５及び上記図１６に示した計算機シミュレーション結果の例を参照して、詳しく説明する。なお、理想的には、上記従来例で示した（相対）遅延時間がゼロとなるときに最適な歪補償（歪除去）が実現されるが、ここでは、現実の（誤差が生じてしまう）装置を考慮して、どこまで遅延時間を小さくすれば有効な歪補償が実現されるかを数式及び上記した計算機シミュレーション結果例を用いて検討する。
【００６３】
一般に、プリディストーションでは、増幅器に入力される信号（被増幅信号）の包絡線によって歪が発生する。増幅器では、ＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換という非線型操作がデバイスにより行われ、これが歪の原因となる。ここで、ＡＭ−ＡＭ変換は、入力信号のレベルが大きいときに増幅器の利得（ゲイン）が一定ではなくなる現象を示しており、また、ＡＭ−ＰＭ変換は、入力信号のレベルに応じて増幅器から出力される信号の位相（出力位相）が変化する現象を示している。
【００６４】
ここで、上記した入力信号とは被増幅信号のことであり、当該被増幅信号の帯域は式１のように表される。なお、キャリア周波数間隔とは、例えば（複数の搬送波周波数が存在する）マルチキャリア信号において、隣接する搬送波を離調する周波数間隔のことである。例えば現在の３ＧＰＰ仕様では、キャリア周波数間隔は５ＭＨｚとなっている。また、キャリア数とは、マルチキャリア信号に含まれる（周波数の異なる）キャリアの数のことである。例えばシングルキャリア伝送ではキャリア数＝１となる。
【００６５】
【数１】
【００６６】
ここでは、一例として、４キャリア（キャリア信号＝１）のマルチキャリア信号を想定し、この場合、被増幅信号の帯域幅は２０ＭＨｚ（５ＭＨｚ×４キャリア）となる。
デジタルプリディストーションでは、入力信号の包絡線の変動に合わせたプリディストーションが実行される。一般に知られているサンプリング定理によると、入力信号の包絡線変動に正確に追随するためには、その信号帯域幅の２倍以上のサンプリングを実行することが必要とされる。
つまり、この場合に必要とされるデジタル回路の動作周期Ｔｓ［ｓｅｃ］は式２で示される。なお、オーバサンプリング数としては２以上の数値が設定される。
【００６７】
【数２】
【００６８】
一例として、被増幅信号帯域が５ＭＨｚであり、４倍サンプリングが行われる場合（オーバサンプリング数＝４である場合）には、Ｔｓ＝５０（＝１／２０ＭＨｚ）［ｎｓｅｃ］となる。この場合、オーバサンプリングとしては、５ＭＨｚの速度で変動する包絡線に対してその４倍の速度で追随する（サンプリングする）ことを表している。
【００６９】
また、この場合、相対遅延誤差（遅延時間）の最大値としては、２５．０ｎｓｅｃ（５０ｎｓｅｃの半分の値）となる。つまり、デジタル系では、クロックにより動作することから、例えばオン状態（例えば“１”値）とオフ状態（例えば“０”値）とから構成される５０ｎｓｅｃ周期のクロック信号のオンオフを反転させて、正転クロック信号（反転していないクロック信号）或いは反転クロック信号を選択的に用いることにより、当該周期の半分の値である２５．０ｎｓｅｃ単位で遅延時間の調整を行うことが可能である。
【００７０】
次に、上記図１５及び上記図１６に示した計算機シミュレーションの結果の例に基づいて検討を行う。なお、上述のように、ＡＭ−ＰＭ変換の方がＡＭ−ＡＭ変換と比べて遅延時間の影響を受けやすいため、ここでは、上記図１６に示したＡＭ−ＰＭ変換に関する計算機シミュレーションの結果例に基づいて検討を行う。
【００７１】
まず、システムで要求されるＡＣＰＲが例えば−６５ｄＢｃである場合（規格が−６０ｄＢｃであり、５ｄＢのマージンがある場合を想定）を考える。この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−４ｎｓｅｃ〜＋２ｎｓｅｃとなる。つまり、許容される変動範囲は６ｎｓｅｃとなり、これより遅延時間が少なければ問題は生じない。
【００７２】
ここで、一例として、シングルキャリアを用いて４倍サンプリングを行う系を考えると、（正転のみの）クロック信号により調整可能な遅延時間Ｔ１は式３で示され、また、反転クロック信号をも利用した場合に調整可能な遅延時間Ｔ２は式４で示される。
【００７３】
【数３】
【００７４】
【数４】
【００７５】
上記式４で示した調整可能な遅延時間Ｔ２を考察すると、−６５ｄＢｃのＡＣＰＲを実現するために調整すべき時間単位は６ｎｓｅｃ以内となることから、上記のデジタルクロックにより調整するとともに、更に、８倍の精度で遅延時間を調整することが必要となる。
【００７６】
以上のことをまとめると、−６５ｄＢｃのＡＣＰＲを実現するためには、調整すべき時間単位Ｔ３は式５で示される。なお、ｎはオーバサンプリング数の値（この例では、４）を示しており、また、８は本計算機シミュレーションにより取得された要求精度である。
【００７７】
【数５】
【００７８】
また、システムで要求されるＡＣＰＲが例えば−６０ｄＢｃ程度である場合を考える。この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−８ｎｓｅｃ〜＋６ｎｓｅｃとなる。つまり、許容される変動範囲は１４ｎｓｅｃとなり、１４ｎｓｅｃ以内の誤差で遅延時間を調整すればよい。
【００７９】
上記と同様に、−６０ｄＢｃ程度のＡＣＰＲを実現するためには、調整すべき時間単位Ｔ４は式６で示される。この式６では、オーバサンプリング数が４である場合に、クロックの反転を用いるとともに、更に２倍の精度で遅延時間の調整を行えば、所要のＡＣＰＲを達成することができることを示している。
【００８０】
【数６】
【００８１】
また、更に、システムで要求されるＡＣＰＲが例えば−５５ｄＢｃである場合を考える。ここで、ＡＣＰＲ＝−５５ｄＢｃは、３ＧＰＰ規格において、許容次隣接チャネル漏洩電力比（許容される次隣接チャネルへの漏洩電力をあらわすもの）に相当している。次隣接チャネルとは、隣接キャリアから更に１キャリア分だけ周波数間隔がずれた周波数帯を示している。
【００８２】
具体例として、送信信号キャリアの周波数が２．１１２５ＧＨｚであって、キャリア周波数間隔が５ＭＨｚ（＝０．００５ＧＨｚ）である場合には、隣接チャネルの周波数は２．１１７５ＧＨｚ（若しくは、２．１０７５ＧＨｚ）となり、次隣接チャネルの周波数は２．１２２５ＧＨｚ（若しくは、２．１０２５ＧＨｚ）となる。つまり、基準となるキャリアから隣接チャネルへ及び隣接チャネルから次隣接チャネルへとキャリア周波数間隔（５ＭＨｚ）ずつずれていく。
【００８３】
一般に、現実のプリディストーションでは、純粋な増幅器の歪発生状況とは異なる歪状況が発生する。すなわち、増幅器のみによる歪では、基準となるチャネルから隣接チャネル及び次隣接チャネルへと、基準となるチャネルからの周波数間隔が大きくなるに従って、歪の量は減衰する。ところが、プリディストーションにおいては、例えば隣接チャネルでの歪の量と次隣接チャネルでの歪の量とがほぼ同一の量となってしまう。
【００８４】
このため、例えば隣接チャネルの漏洩電力規格が達成されたとしても、次隣接チャネルでの漏洩電力規格が達成されるとは限らない。
このことを考慮して、ここでは、次隣接チャネル漏洩電力の規格である−５５ｄＢｃを例として考察する。
【００８５】
この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−１３ｎｓｅｃ〜＋１２ｎｓｅｃとなる。つまり、許容される変動範囲は２５ｎｓｅｃとなり、２５ｎｓｅｃ以内の誤差で遅延時間を調整すればよい。
【００８６】
上記と同様に、−５５ｄＢｃ程度のＡＣＰＲを実現するためには、調整すべき時間単位Ｔ５は式７で示される。この式７では、オーバサンプリング数が４である場合に、クロックの反転を用いれば、（１倍の精度で遅延時間の調整を行って、）所要のＡＣＰＲを達成することができることを示している。
【００８７】
【数７】
【００８８】
以上のように、所要の歪量（ここでは、ＡＣＰＲ）を得るためには、少なくとも、１／（信号帯域幅×オーバサンプリング数）以内の誤差で遅延時間を調整するのがよく、更に、デジタル信号処理においては、全ての動作タイミングがクロックにより制御されることから、例えばクロックを反転させて利用することで半クロックの遅延時間調整も可能である。また、上記図１６に示した計算機シミュレーションの結果例によると、好ましい態様としては、オーバサンプリング数として８以上の値を設定して、所要の歪量に低減するための設計マージンを得るべきである。
【００８９】
【発明の実施の形態】
本発明の第１実施例に係る（歪補償）増幅装置を図面を参照して説明する。
なお、本例の増幅装置は、本発明に係る歪補償装置の一実施例であるプリディストータを備えており、このプリディストータによりプリディストータ型歪補償方式を用いて増幅器で発生する歪を補償する。
【００９０】
図１には、本例のプリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してある。なお、この増幅装置は、例えば移動無線通信システムの基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【００９１】
上記図１に示されるように、本例の増幅装置には、後述するプリディストーションの準備ができるまで送信信号を遅延させる遅延手段１と、送信信号に対してプリディストーションのための補正ＡＭ−ＡＭ特性を与える可変減衰器（アッテネータ）２と、送信信号に対してプリディストーションのための補正ＡＭ−ＰＭ特性を与える可変移相器３と、送信信号を所定の送信レベルまで増幅する増幅器４と、送信信号の（包絡線）レベルを検出するためのレベル検出部５と、増幅器４の出力信号から歪成分信号を抽出する歪抽出手段６と、制御部１２から出力されるデジタル信号をアナログ信号へ変換する２つのＤ／Ａ変換器７、８と、各デジタルデバイスに対してクロックを供給するためのクロック源９と、クロック源９で発生させるクロックとは異なる位相のクロックを生成する２つの位相調整手段１０、１１と、プリディストーションの適応制御や位相調整手段１０、１１の制御等を行う制御部１２とが備えられている。
【００９２】
以下で、本例の増幅装置の動作の一例を示す。
まず、送信機から出力される送信対象となる信号が（本例の増幅装置に）入力され、当該信号が２つに分配されて、一方の分配信号が遅延手段１に入力される一方、他方の分配信号がレベル検出部５に入力される。
【００９３】
遅延手段１は、入力される信号（一方の分配信号）を遅延させて可変減衰器２へ出力する。ここで、遅延手段１としては、例えば信号を遅延させる遅延線や、帯域通過フィルタ（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）等を用いて構成することができる。
可変減衰器２は、遅延手段１から入力される信号の振幅を、後述するＤ／Ａ変換器７から入力される（アナログ電圧による）制御信号に応じて変化（減衰）させることにより当該入力信号に対して当該制御信号に応じた量の振幅歪を発生させて、当該信号（振幅歪を含む）を可変移相器３へ出力する。
【００９４】
可変移相器３は、可変減衰器２から入力される信号の位相を、後述するＤ／Ａ変換器８から入力される（アナログ電圧による）制御信号に応じて変化させることにより当該入力信号に対して当該制御信号に応じた量の位相歪を発生させて、当該信号（位相歪を含む）を増幅器４へ出力する。
なお、本例では、直列に接続された可変減衰器２と可変移相器３や、これらを制御する制御系１、５〜１２からプリディストータが構成されている。
【００９５】
増幅器４は、例えば（大）電力増幅器から構成されており、可変移相器３から入力される信号を所望の（電力）レベルに増幅し、当該増幅信号を（本例の増幅装置から）アンテナへ出力する。
ここで、本例の増幅器４では、例えば可変移相器３から入力される信号のレベルが大きい場合に、振幅歪や位相歪が発生する。そして、本例では、増幅器４で発生する歪とは逆の特性の歪（振幅歪や位相歪）をプリディストータ（可変減衰器２及び可変移相器３）で発生させることにより、このような歪成分を補償する。
【００９６】
レベル検出部５は、例えばダイオードを用いて信号の包絡線を検出する包絡線検出器や、検出される包絡線に関して所定の周波数成分のみを抽出する低域通過フィルタ（ＬＰＦ）や、抽出される包絡線成分をＡ／Ｄ変換するＡ／Ｄ変換器などから構成されている。そして、レベル検出部５は、このような構成を用いて、入力される信号（他方の分配信号）のレベル（例えば電力レベル）を検出し、当該検出結果をデジタル値（デジタル化されたレベル情報）により制御部１２へ出力する。
【００９７】
なお、レベル検出部５により入力信号のレベルを検出する理由は、本例のプリディストーションでは（増幅器４に）入力される信号のレベルに応じて変化する増幅器４で発生する出力レベル変動や出力位相変動を補正するためであり、つまり、増幅器４に入力される送信信号のレベルを検出する（本例では、間接的に検出している）必要があるためである。
【００９８】
歪抽出手段６は、例えば方向性結合器から構成されており、増幅器４から出力される増幅信号に含まれる歪（例えば当該増幅信号の一部）を抽出して制御部１２へ出力する。
【００９９】
Ｄ／Ａ変換器７は、後述する位相調整手段１０から入力されるクロック信号（タイミング信号）に応じたタイミングに基づいて、後述する制御部１２から入力されるデジタル制御信号をアナログ制御信号へ変換して可変減衰器２へ出力する。なお、この制御信号は、可変減衰器２における振幅変化量（つまり、発生させる振幅歪の量）を制御するものである。
【０１００】
Ｄ／Ａ変換器８は、後述する位相調整手段１１から入力されるクロック信号（タイミング信号）に応じたタイミングに基づいて、後述する制御部１２から入力されるデジタル制御信号をアナログ制御信号へ変換して可変移相器３へ出力する。なお、この制御信号は、可変移相器３における位相変化量（つまり、発生させる位相歪の量）を制御するものである。
【０１０１】
クロック源９は、所定の周期のクロック信号を発生させ、当該クロック信号を、レベル検出部５や後述する２つの位相調整手段１０、１１のようにデジタル処理を行う各処理部（なお、本例では、２つのＤ／Ａ変換器７、８は除く）へ出力して供給する。
【０１０２】
位相調整手段１０は、制御部１２からの制御に従って、クロック源９から入力されるクロック信号の位相をずらしたクロック信号（タイミングをずらした信号）を生成し、当該クロック信号（タイミング信号）をＤ／Ａ変換器７へ出力する。
位相調整手段１１は、制御部１２からの制御に従って、クロック源９から入力されるクロック信号の位相をずらしたクロック信号（タイミングをずらした信号）を生成し、当該クロック信号（タイミング信号）をＤ／Ａ変換器８へ出力する。
【０１０３】
制御部１２は、例えばデジタル信号処理器（ＤＳＰ）から構成されている。そして、制御部１２は、レベル検出部５から入力される検出結果（検出されたレベル）に基づいて、可変減衰器２により当該検出結果に応じた振幅変化量を実現するためのデジタル制御信号をＤ／Ａ変換器７へ出力するとともに、可変移相器３により当該検出結果に応じた位相変化量を実現するためのデジタル制御信号をＤ／Ａ変換器８へ出力する。
【０１０４】
具体的には、増幅器４の非線型特性では、入力信号のレベルに対して出力信号のレベルが線型ではないこと（ＡＭ−ＡＭ変換）から振幅歪が発生するとともに、入力信号のレベルに対して出力信号の位相が線型ではないこと（ＡＭ−ＰＭ変換）から位相歪が発生し、発生する振幅歪の量や位相歪の量は増幅器４により増幅される信号のレベルに依存して変化する。そこで、制御部１２は、増幅器４により増幅される信号のレベルを反映するレベルであるレベル検出部５による検出結果に基づいて、増幅器４で発生する振幅歪を打ち消す量の振幅歪を可変減衰器２により発生させるとともに、増幅器４で発生する位相歪を打ち消す量の位相歪を可変移相器３により発生させる。
【０１０５】
なお、一例として、増幅器４で発生する振幅歪を補償するための補正振幅歪特性（前記振幅歪とは逆の特性）や増幅器４で発生する位相歪を補償するための補正位相歪特性（前記位相歪とは逆の特性）は予め計算（或いは測定等）されており、例えばレベル検出部５による検出結果の値に対して振幅歪に関する制御値及び位相歪に関する制御値を対応付けて記憶した補正テーブルが制御部１２のメモリに格納されている。この場合、制御部１２は、レベル検出部５から入力される検出結果の値（デジタル化されたレベル情報）に対応した振幅歪に関する制御値及び位相歪に関する制御値を補正テーブルから読み出して、これら２つの制御値をそれぞれ可変減衰器２を制御するためのデジタル制御信号及び可変移相器３を制御するためのデジタル制御信号としてそれぞれのＤ／Ａ変換器７、８へ出力する。
【０１０６】
また、制御部１２では、例えば歪抽出手段６から入力される信号から歪成分（使用帯域外の信号成分）のレベル（例えば電力レベル）を検出して、当該検出されるレベルが小さく（好ましくは、最小と）なるように（つまり、歪補償量が大きくなるように）上記した補正テーブルの内容を更新することもでき、これにより、歪補償の精度を向上させることができる。また、このように補正すべき値（補正テーブルの内容）を適応的に更新することができることから、例えば温度特性の変化や経年変化によって生じる微小な遅延時間の誤差に対処することが可能なプリディストーションを提供することもできる。
【０１０７】
また、制御部１２は、上記した各位相調整手段１０、１１に対して制御信号を出力することにより、当該各位相調整手段１０、１１により行われる（クロック信号の）位相調整を制御する。この場合、本例の制御部１２では、上記した歪抽出手段６から入力される信号から検出される歪成分のレベルが小さく（好ましくは、最小と）なるように、前記位相調整を制御する。
【０１０８】
ここで、本発明の特徴的な構成部分である上記した２つの位相調整手段１０、１１について詳しく説明する。
すなわち、上記従来例で示したのと同様に、本例においても、デジタル領域におけるプリディストーションの準備時間の間、遅延手段１では送信信号が遅延させられる。理想的には、送信信号を構成する任意の信号部分に関して、当該信号部分が遅延手段１を介して可変減衰器２や可変移相器３に入力されるタイミングと、当該信号部分のレベルに基づいて制御部１２により可変減衰器２や可変移相器３が制御されるタイミングとは同時刻であることが要求される。本例では、遅延手段１による遅延時間の誤差が比較的大きいことから、このような（微小な）タイミングの調整を２つの位相調整手段１０、１１により行う。
【０１０９】
具体的には、一般に、デジタル回路及びアナログインタフェースであるＡ／Ｄ変換器やＤ／Ａ変換器には、クロックが供給される。
一例として、８０ＭＨｚのクロック信号がクロック源９から各ブロックへ分配されて供給されているとすると、当該クロック信号の周期が１２．５ｎｓｅｃであることから、（正転クロック信号のみでは）１２．５ｎｓｅｃ単位でしか（相対）遅延時間の調整をすることができない。また、例えばインバータを用いて反転クロック信号を生成して利用すると６．２５（＝１２．５／２）ｎｓｅｃ単位での制御が可能となるが、いずれにしても、６．２５ｎｓｅｃ単位での遅延時間調整が限界である。
【０１１０】
しかしながら、上記課題で述べたように、一例として、本件の発明者らが想定した増幅装置（なお、一例であって、本発明は、ここで挙げる例に限られない）を検討した結果によると、実際のプリディストーションにおける遅延時間の調整としては、５００ｐｓｅｃ程度の単位で遅延時間を調整することが必要となる。
【０１１１】
そこで、本例の増幅装置では、２つの位相調整手段１０、１１を備えており、それぞれの位相調整手段１０により、クロック源９からのクロック信号とは独立な位相のクロック信号を生成する。つまり、本例では、クロック源９から出力されるクロック信号が各位相調整手段１０、１１に入力され、各位相調整手段１０、１１では当該クロック信号の位相が微妙（微小）に調整されて各Ｄ／Ａ変換器７、８へ供給される。
【０１１２】
本例では、このような構成によって、例えば遅延手段１による遅延時間が短すぎたり長すぎたりするような場合であっても、制御部１２からの制御信号で各位相調整手段１０、１１を制御することにより、比較的容易に遅延時間（可変減衰器２や可変移相器３の制御タイミング）を微妙（微小）に補正することが可能である。
【０１１３】
そして、この結果として、送信信号を構成する各信号部分に対してプリディストーション処理を行うべきタイミングに正しくプリディストーション処理を実行することができ、これにより、増幅器４の出力信号中に残留して含まれる帯域外漏洩電力を十分に低減させることができる。また、従来では、例えば熟練者が半日近くもかけて上記した遅延時間を微妙（微小）に調整することもあったが、本例の増幅装置では、このような微調整が（例えば制御部１２により自動的に）容易に実現される。
【０１１４】
なお、本例では、好ましい態様として、２つのＤ／Ａ変換器７、８のそれぞれに対して独立に、処理タイミングの調整が行われている。これに対して、例えばデジタル回路の入力段となるＡ／Ｄ変換時（例えばレベル検出部５からの検出結果の出力時など）にタイミング調整が行われる構成では、２つのＤ／Ａ変換器７、８のいずれかに適するようにタイミングを与えることは可能だが、２つのＤ／Ａ変換器７、８のそれぞれに適した（異なる）タイミングを与えることはできない。
【０１１５】
つまり、本例の構成では、可変減衰器２や可変移相器３の直前に設けられている２つのＤ／Ａ変換器７、８のそれぞれに関して遅延時間の調整が（同時に）行われるため、例えばデジタル回路中での線路差による遅延時間を調整することが可能であり、これにより、各Ｄ／Ａ変換器７、８までの経路による微妙（微小）な時間差を吸収してなくすことが可能である。
【０１１６】
また、本例の構成では、遅延手段１から出力される信号が可変減衰器２により処理されるタイミングと当該信号が可変移相器３により処理されるタイミングとの間にはずれ（オフセット時間）があるため、例えば、各Ｄ／Ａ変換器７、８に与えられるクロック信号（タイミング信号）の位相が当該ずれに相当する分だけずらされるのが好ましい。
【０１１７】
次に、上記した各位相調整手段１０、１１の具体的な回路構成例や動作例を示す。なお、本例では、各位相調整手段１０、１１の回路構成としては同様な構成が用いられるため、以下では、一方の位相調整手段１０を代表させて、これらの回路構成例を示す。
【０１１８】
図２には、位相調整手段１０の回路構成の一例を示してあり、この位相調整手段１０は、可変（利得）増幅器２１とリミッタ２２とを直列に接続して構成されている。
可変増幅器２１は、制御部１２から入力される制御信号（例えば制御電圧）に応じて利得（ゲイン）が変化する特性を有しており、クロック源９から入力されるクロック信号を制御部１２により制御される利得で増幅し、当該増幅信号をリミッタ２２へ出力する。
【０１１９】
リミッタ２２は、例えば（固定的に設定された）所定の閾値以上のレベルを有する信号が入力される場合に当該信号のレベルを全て同一のレベル（例えば当該閾値に相当するレベル）として出力する特性を有しており、可変増幅器２１から入力される増幅信号のレベルを当該特性により制限し、当該制限した増幅信号をＤ／Ａ変換器７（位相調整手段１１に関してはＤ／Ａ変換器８）へ出力する。
【０１２０】
図３を参照して、上記図２に示した回路の動作例を示す。なお、同図（ａ）〜同図（ｄ）中のグラフでは、横軸は時刻を示しており、縦軸は信号の電圧レベルを示している。
具体的に、同図（ａ）には、クロック源９から出力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）には、可変増幅器２１により増幅されたクロック信号の波形の一例を示してある。
【０１２１】
また、同図（ｃ）には、増幅されたクロック信号がリミッタ２２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ２２に設定された閾値の一例を示してある。同図（ｄ）に示されるように、リミッタ２２の閾値以上のレベルとなる入力信号は全て所定のレベル（オン状態）にクリップされるため、リミッタ２２からは矩形波の信号が出力される。
【０１２２】
また、同図（ｄ）には、同図（ｃ）に示した場合と比べて可変増幅器２１の利得が低く制御された場合に関して、増幅されたクロック信号がリミッタ２２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ２２に設定された閾値（同図（ｃ）の場合と同じ値）の一例を示してある。
【０１２３】
同図（ｄ）に示されるように、可変増幅器２１の利得が比較的低い場合には、リミッタ２２に入力される正弦波のレベルが相対的に或る程度大きくなったところでそのレベルがクリップされる。このように、可変増幅器２１の利得を変化させると、リミッタ２２から出力される信号がオン状態となる時間の幅が当該利得に応じて変化する。
【０１２４】
例えば、同図（ｃ）及び同図（ｄ）中に破線で示したように、可変増幅器２１の利得が異なる２つの場合に関してリミッタ２２により増幅信号のレベルがクリップされる時間を比較すると、リミッタ２２から出力される信号の位相が当該利得に応じてずれることになる。
【０１２５】
本例では、制御部１２により可変増幅器２１の利得（つまり、増幅後のクロック信号の電圧レベル）を制御して、位相が変移させられたクロック信号（タイミング信号）を生成して当該信号をＤ／Ａ変換器７の入力クロックとして用いることにより、当該Ｄ／Ａ変換器７の動作タイミングを（微）調整することが可能である。つまり、Ｄ／Ａ変換器７は例えば入力されるクロック信号の立ち上がり（或いは、立ち下がり）のタイミングで動作することから、当該Ｄ／Ａ変換器７から（アナログ）制御信号が出力されるタイミングを微妙（微小）に変移させて調整することが可能となる。
【０１２６】
以上のように、上記図２に示したような位相調整手段１０、１１の構成では、制御部１２から可変増幅器２１の利得を制御することにより、種々な位相を有するクロック信号（タイミング信号）を生成することができ、これにより、遅延時間を微妙（微小）に調整することができる。
【０１２７】
また、図４には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、増幅器３１と比較器（コンパレータ）３２とを直列に接続して構成されている。
増幅器３１は、例えば出力信号の（電圧）レベルが一定となる（例えば増幅のゲインが一定である）特性を有しており、クロック源９から入力されるクロック信号を増幅し、当該増幅信号を比較器３２へ出力する。
【０１２８】
なお、上記のような特性を有する増幅器３１は一般にバッファと呼ばれており、このような増幅器３１は、例えば位相調整手段１０がクロック源９から物理的に近い位置に配置されるという条件や、位相調整手段１０への入力信号（本例では、クロック源９からのクロック信号）に減衰が生じないという条件等が満たされる場合には、回路構成中から省略することが可能である。
【０１２９】
比較器３２は、増幅器３１から出力される増幅信号を入力するとともに、制御部１２から出力される制御信号を入力し、これら２つの信号のレベルの大小を比較して、当該比較結果を“１”値（例えば、Ｈｉｇｈレベル）と“０”値（例えば、Ｌｏｗレベル）とから成る信号としてＤ／Ａ変換器７へ出力する。
【０１３０】
具体的には、本例では、制御部１２から比較器３２に入力される制御信号の（電圧）レベルは当該比較器３２における閾値として用いられており、当該比較器３２では、増幅器３１から入力される信号の（電圧）レベルが当該閾値以上である場合にオン信号（本例では、“１”値の信号）を出力する一方、当該レベルが当該閾値未満である場合にオフ信号（本例では、“０”値の信号）を出力する。
【０１３１】
また、図５には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、増幅器４１とリミッタ４２とを直列に接続して構成されている。
増幅器４１は、例えば出力信号の（電圧）レベルが一定となる（例えば増幅のゲインが一定である）特性を有しており、クロック源９から入力されるクロック信号を増幅し、当該増幅信号をリミッタ４２へ出力する。
なお、上記図４に示した回路構成に関して述べたのと同様に、このような増幅器４１は、所定の条件が満たされる場合には、回路構成中から省略することが可能である。
【０１３２】
リミッタ４２は、制御部１２から入力される制御信号に応じて閾値が変化する特性を有するとともに、当該閾値以上のレベルを有する信号が入力される場合に当該信号のレベルを全て同一のレベル（例えば当該閾値に相当するレベル）として出力する特性を有しており、増幅器４１から入力される増幅信号のレベルを当該特性により制限し、当該制限した増幅信号をＤ／Ａ変換器７へ出力する。
【０１３３】
具体的には、本例では、制御部１２からの制御（電圧）によりリミッタ４２の閾値が変化させられ、当該リミッタ４２では、増幅器４１から入力される信号の（電圧）レベルが当該閾値以上である場合に、当該レベルを制限して所定の（電圧）レベルのオン信号（本例では、“１”値の信号）を出力する。
【０１３４】
図６を参照して、上記図４や上記図５に示した回路の動作例を示す。ここで、上記図４に示した回路の動作と上記図５に示した回路の動作とは同様な特徴を有するため、ここでは、これら２つの回路の動作例をまとめて説明する。なお、同図（ａ）〜同図（ｇ）中では、横方向は時刻を示しており、縦方向は信号の電圧レベルを示している。また、同図（ｆ）及び同図（ｇ）については後述する。
【０１３５】
具体的に、同図（ａ）には、クロック源９から出力されて増幅器（増幅器３１や増幅器４１）に入力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）や同図（ｄ）には、増幅器（増幅器３１や増幅器４１）により増幅された（例えば固定的に設定された多少のゲインが与えられた）クロック信号の波形の一例を示してある。
【０１３６】
また、同図（ｃ）や同図（ｅ）には、（比較器３２やリミッタ４２の）閾値を（同図（ｃ）と同図（ｄ）とで）変化させた場合に、位相調整手段１０（比較器３２やリミッタ４２）からＤ／Ａ変換器７へ出力される信号の波形の一例を実線で示してあり、また、説明の便宜上から、増幅器（増幅器３１や増幅器４１）により増幅されたクロック信号の波形の一例を点線で示してあるとともに、（比較器３１やリミッタ４１に）設定された閾値の一例を点線で示してある。
【０１３７】
同図（ｃ）や同図（ｅ）に示されるように、上記図４や上記図５に示したような位相調整手段１０、１１の構成では、制御部１２から比較器３２の閾値やリミッタ４２の閾値を制御することにより、種々な位相を有するクロック信号（タイミング信号）を生成することができ、これにより、遅延時間を微妙（微小）に調整することができる。つまり、この例では、増幅器（増幅器３１や増幅器４１）での利得を変化させるのではなく、後段の比較器３２へのリファレンス電圧の値（閾値）や、後段のリミッタ４２の閾値を変化させることにより、クロック信号の位相を変化させることができる。
【０１３８】
また、図７には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、可変（利得）増幅器５１とリミッタ５２とフリップフロップ（Ｄ−ＦＦ）５３とセレクタ５４とを直列に接続して構成されている。
【０１３９】
このような回路構成では、フリップフロップ５３によりクロック信号（タイミング信号）のデューティを制御することなどが実現される。つまり、上述のように、Ｄ／Ａ変換器７、８は、入力されるクロック信号（タイミング信号）の立ち上がりや立ち下がりで動作するが、現実のＤ／Ａ変換器においては、例えば入力クロックのＨｉｇｈレベル領域やＬｏｗレベル領域に対して最低必要時間（デューティ）が規定されているものがある。この場合、例えば上記図２や上記図４や上記図６に示したような回路構成では、デューティが変動してしまうことから位相調整手段１０により変移可能な位相が制限されてしまうことが生じ得る。そこで、本構成では、上述のようにフリップフロップ５３によりデューティを整形する。
【０１４０】
可変増幅器５１の機能や動作は例えば上記図２に示した可変増幅器２１の機能や動作と同様であり、可変増幅器５１は、クロック源９から入力されるクロック信号を制御部１２により制御される利得で増幅し、当該増幅信号をリミッタ５２へ出力する。
【０１４１】
リミッタ５２の機能や動作は例えば上記図２に示したリミッタ２２の機能や動作と同様であり、リミッタ５２は、可変増幅器５１から入力される増幅信号のレベルを所定の閾値をもって制限し、当該制限した増幅信号をフリップフロップ５３へ出力する。
【０１４２】
フリップフロップ５３は、２つの入力端と２つの出力端を有しており、リミッタ５２から出力される信号を一方の入力端から入力するとともに、一方の出力端（反転信号の出力端）から出力される反転信号を他方の入力端から入力し、当該一方の出力端から当該他方の入力端及びセレクタ５４へ当該反転信号を出力するとともに、他方の出力端からセレクタ５４へ正転信号を出力する。
【０１４３】
ここで、上記した正転信号は、例えばリミッタ５２からフリップフロップ５３に入力される信号のデューティが当該フリップフロップ５３により変化させられた信号であり、また、上記した反転信号は、更に当該信号のオンオフが反転させられた信号である。
また、フリップフロップ５３は、一般にデューティを５０％にするために利用されており、本例のような構成では、後述する図８を用いて示すように、クロック信号（タイミング信号）のデューティを５０％にすることができる。
【０１４４】
セレクタ５４は、２つの入力端と１つの出力端を有しているとともに、制御部１２からの制御信号に応じていずれか一方の入力端から入力される信号（のみ）を選択的に出力端から出力するように出力信号を切り替える機能を有している。そして、セレクタ５４は、フリップフロップ５３の前記一方の出力端から出力される反転信号を一方の入力端から入力するとともに、当該フリップフロップ５３の前記他方の出力端から出力される正転信号を他方の入力端から入力し、制御部１２からの制御に従って、当該反転信号或いは当該正転信号のいずれか一方をＤ／Ａ変換器７へ出力する。
【０１４５】
図８を参照して、上記図７に示した回路の動作例を示す。なお、同図（ａ）〜同図（ｇ）中では、横方向は時刻を示しており、縦方向は信号の電圧レベルを示している。
具体的に、同図（ａ）には、クロック源９から出力されて可変増幅器５１に入力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）や同図（ｄ）には、（同図（ｂ）と同図（ｄ）とで）異なる利得を用いて可変増幅器５１により増幅されたクロック信号の波形の一例を示してある。
【０１４６】
また、同図（ｃ）や同図（ｅ）には、それぞれ同図（ｂ）や同図（ｄ）と対応して、増幅されたクロック信号がリミッタ５２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ５２に設定された閾値の一例を点線で示してある。
【０１４７】
同図（ｃ）や同図（ｅ）に示されるように、可変増幅器５１の利得を変化させると、生成されるクロック信号（タイミング信号）の位相が変化すると同時に、当該クロック信号のデューティが変化してしまう。
【０１４８】
そこで、本例では、フリップフロップ５３により、クロック信号（タイミング信号）のデューティを５０％にする。
具体的に、同図（ｆ）には、リミッタ５２から出力される信号の波形の一例を示してあり、この段階では、当該信号のデューティは可変増幅器５１から出力される信号の（電圧）レベルに依存して種々な値となる。
【０１４９】
同図（ｇ）には、フリップフロップ５３から例えば正転信号として出力される信号の波形の一例を実線で示してあるとともに、説明の便宜上から、当該フリップフロップ５３の前記一方の入力端に入力される信号の波形の一例（同図（ｆ）に示したもの）を点線で示してある。同図（ｇ）に示されるように、フリップフロップ５３から信号が出力される段階では、当該信号のデューティは５０％となっている。つまり、フリップフロップ５３では、例えばリミッタ５２から入力される信号の各立ち上がりの時点でオンオフを繰り返す信号を出力し、このような信号のデューティは５０％となる。
【０１５０】
また、本例では、位相調整手段１０、１１から出力されるクロック信号（タイミング信号）の立ち上がり時間（或いは、立ち下がり時間）を変移させることで当該信号の位相を変移させているが、上記したフリップフロップ５３までの回路構成では、位相を１８０°以上変移させることは難しい。
【０１５１】
そこで、本例では、セレクタ５４により、クロック信号（タイミング信号）の位相を例えば３６０°の範囲で制御することを可能とする。
つまり、本例では、一般にフリップフロップ５３からは互いに立ち上がり時間と立ち下がり時間とが反転した正転信号及び反転信号が出力されることを利用しており、具体的には、制御部１２によりセレクタ５４を制御して当該正転信号と当該反転信号とのいずれか一方を当該セレクタ５４から出力することにより、広い範囲での位相調整を実現することができる。
【０１５２】
なお、上記図７に示したような回路構成では、上記図８（ｇ）に示されるように各位相調整手段１０、１１から出力されるクロック信号（タイミング信号）の周期が当該各位相調整手段１０、１１に入力される（クロック源９からの）クロック信号の周期の２倍となるため、例えばＤ／Ａ変換器７、８の入力クロックに必要とされる所要レートの２倍の速度（つまり、半分の周期）を有するクロック信号を出力するクロック源９が用いられる。具体例として、Ｄ／Ａ変換器７、８によるＤ／Ａ変換のレートが８０ＭＨｚであれば、１６０ＭＨｚのクロック信号を出力するクロック源９が用いられる。
【０１５３】
また、上記図７では、上記図２に示したのと同様な回路構成にフリップフロップ５３やセレクタ５４を追加した構成を示したが、これと同様に、例えば上記図４に示した比較器３２の後段や上記図５に示したリミッタ４２の後段にフリップフロップを備えてクロック信号（タイミング信号）のデューティを調整することも可能であり、また、更に、例えばフリップフロップの後段にセレクタを備えて当該クロック信号に関して調整可能な位相範囲を拡大することも可能である。
【０１５４】
なお、上記図６（ｆ）には、例えば上記図８（ｆ）に示したのと同様に、比較器３２やリミッタ４２から出力される信号の波形の一例を示してあり、また、上記図６（ｇ）には、例えば上記図８（ｇ）に示したのと同様に、当該信号のデューティがフリップフロップにより５０％に変換された信号の波形の一例を実線で示してあるとともに、当該変換前の信号の波形の一例（図６（ｆ）に示したもの）を点線で示してある。
【０１５５】
次に、図９を参照して、各位相調整手段１０、１１を制御部１２により制御して（相対）遅延時間を調整する仕方の一例として、摂動法を示す。
すなわち、本例のプリディストーションによる歪補償は、（増幅器４の）被増幅信号の包絡線に合わせて行われる。このように、測定された包絡線に合わせた歪補償を被増幅信号に対して行う場合には、歪補償の制御系（制御部１２やＤ／Ａ変換器７、８側の系）と被増幅信号が流れる主信号系（可変減衰器２や可変移相器３側の系）との間の（相対的な）遅延時間を調整することが必要である。
【０１５６】
仮に、上記した遅延時間の調整が不完全であれば、その影響により、最終段に備えられた増幅器４から出力される信号中に歪成分が残存することになる。そして、このような歪成分の有無などは例えばスペクトルアナライザ等を用いて容易に判断することが可能であり、本例の制御部１２では、歪抽出手段６を用いて当該歪成分の量をモニタすることにより、遅延時間の存在に起因した歪残存量を検出している。
【０１５７】
以下で、上記のような遅延時間を調整する仕方の一例として、摂動法による調整例を示す。
具体的には、摂動法では、次の（１）〜（４）の処理を繰り返して行うことにより、遅延時間を調整する。
【０１５８】
（１）現時点での遅延時間Ｔ（後述する（４）の処理の後には、Ｔ＝Ｔ’）における上記した歪成分の量をＰ０として保存する。
（２）遅延時間を（＋τ）だけ調整し（つまり、遅延時間を更に遅らせて（Ｔ＋τ）とし）、その時の歪成分の量をＰ＋として保存する。
（３）上記（２）の処理と共に、遅延時間を（−τ）だけ調整し（つまり、遅延時間を進ませて（Ｔ−τ）とし）、その時の歪成分の量をＰ−として保存する。
（４）上記した歪量Ｐ＋と上記した歪量Ｐ−との大小を比較して、これらの中で小さい方の歪量（Ｐ＋、或いは、Ｐ−）に対応した遅延時間を新たな遅延時間Ｔ’（Ｔ’＝Ｔ＋τ、或いは、Ｔ’＝Ｔ−τ）として保存する。
【０１５９】
上記した（１）〜（４）の処理を繰り返して行うと、更新される遅延時間Ｔが最適な状態に近づいていき、上記した歪量Ｐ０と上記した歪量Ｐ＋、Ｐ−との差が小さくなっていく。
また、例えば上記した歪量Ｐ０と上記した歪量Ｐ＋、Ｐ−との差が小さくなる度に、上記（２）の処理や上記（３）の処理で用いられる調整時間を（±τ）から（±τ／２）等へと変更して当該調整時間を半減していくようにすると、遅延時間の調整をアダプティブに行うことが可能となって好ましい。
【０１６０】
ここで、上記図９には、摂動法により遅延時間を調整するイメージの一例を示してあり、同図中の横軸は（相対）遅延時間を示しており、上方向の縦軸は歪成分の量を示しており、下方向の縦軸は経過時間を示している。また、同図には、残存する遅延時間に起因して生じる歪成分（歪抽出手段６により抽出される歪成分）の量を示す曲線Ｐを示してあり、当該歪成分量が最小となる位置で遅延時間がゼロとなる。
【０１６１】
具体例として、摂動法では、まず、現時点での遅延時間Ｔの位置を開始点として設定する（同図中の▲１▼）。
次いで、次の経過時間において、遅延時間（Ｔ＋τ）の位置の歪量と遅延時間（Ｔ−τ）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ）を更新後の遅延時間Ｔ’として選択する（同図中の▲２▼）。
【０１６２】
次いで、次の経過時間において、遅延時間（Ｔ＋τ＋τ）の位置の歪量と遅延時間（Ｔ＋τ−τ）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ＋τ）を更新後の遅延時間Ｔ’として選択する（同図中の▲３▼）。
【０１６３】
そして、更新される遅延時間が最適な遅延時間（ゼロ）に近づいてきて歪成分量が収束してきたことを判定したことに応じて、次の経過時間では、遅延時間（Ｔ＋τ＋τ＋τ／２）の位置の歪量と遅延時間（Ｔ＋τ＋τ−τ／２）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ＋τ−τ／２）を更新後の遅延時間Ｔ’として選択する（同図中の▲４▼）。
以上のような処理を繰り返して行うことにより、更新される遅延時間を次第に最適な遅延時間（ゼロ）に近づけることができる。
【０１６４】
なお、上記手段で述べたように、遅延時間は、例えば［１／｛キャリア周波数間隔×キャリア数×ｎ｝］秒以内の時間誤差（つまり、本例では、最適な遅延時間であるゼロからの差）で調整されるのが好ましい。ここで、キャリア周波数間隔やキャリア数は本例の増幅装置により処理される送信信号に関する値が用いられ、また、ｎとしては８以上の正の数が設定される。また、（キャリア周波数間隔×キャリア数）は送信信号の帯域に相当する。
【０１６５】
以上のように、本例の増幅装置に備えられたプリディストータでは、増幅器４により増幅する送信信号に対して可変減衰器２や可変移相器３により発生させる歪（振幅歪や位相歪）の量を制御するタイミングを位相調整手段１０、１１により調整することにより、当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【０１６６】
具体的には、例えば微小な遅延時間の存在に起因してプリディストーションが正常に行われないようなことを回避することができ、また、例えば従来において長時間を要していた微小遅延時間の調整処理を短時間で行うことが可能となり、また、これらの結果として、例えば装置のコストを低減させることも可能である。
【０１６７】
ここで、本例では、増幅器４が本発明に言う（歪補償対象となる）増幅器に相当する。
また、本例では、可変減衰器２や可変移相器３の機能により、本発明に言う歪発生手段が構成されている。なお、本例では、可変減衰器２や可変移相器３により、外部から入力されるアナログ制御信号に応じて発生させる歪の量が変化する回路が構成されている。
【０１６８】
また、本例では、レベル検出部５の機能により、本発明に言う信号レベル検出手段が構成されている。
また、本例では、制御部１２や２つのＤ／Ａ変換器７、８の機能により、本発明に言う歪量制御手段が構成されている。
また、本例では、クロック源９や２つの位相調整手段１０、１１の機能により、本発明に言う制御タイミング調整手段が構成されている。
【０１６９】
また、本例では、２つのＤ／Ａ変換器７、８の機能により、本発明に言うＤ／Ａ変換手段が構成されている。
また、本例では、クロック源９の機能により、本発明に言うクロック信号発生手段が構成されている。
また、本例では、２つの位相調整手段１０、１１がタイミングを調整したクロック信号（タイミング信号）を生成する機能により、本発明に言うタイミング信号生成手段が構成されている。
【０１７０】
次に、本発明の第２実施例に係る（歪補償）増幅装置を図１０を参照して説明する。
なお、本例の増幅装置は、本発明に係る歪補償装置の一実施例であるプリディストータを備えており、このプリディストータによりプリディストータ型歪補償方式を用いて増幅器で発生する歪を補償する。
【０１７１】
上記図１０には、本例のプリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してある。なお、この増幅装置は、例えば移動無線通信システムの基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【０１７２】
同図に示されるように、本例の増幅装置には、遅延手段６１と、可変減衰器６２と、可変移相器６３と、増幅器６４と、レベル検出部６５と、歪抽出手段６６と、２つのメモリ６７、６８と、２つのＤ／Ａ変換器６９、７０と、クロック源７１と、２つの位相調整手段７２、７３と、制御部７４とが備えられている。
【０１７３】
ここで、本例の増幅装置の構成は、可変減衰器６２や可変移相器６３を制御するためのメモリ６７、６８が制御部７４の外部に設けられているといった点を除いては、例えば上記第１実施例の図１に示した増幅装置の構成と同様である。このため、以下では、上記第１実施例の図１に示した増幅装置と同様な構成部分については詳しい説明を省略し、当該増幅装置とは異なる構成部分について詳しく説明する。
【０１７４】
すなわち、本例の増幅装置では、可変減衰器６２を制御するための構成として、メモリ６７が制御部７４とＤ／Ａ変換器６９との間に設けられているとともに、可変移相器６３を制御するための構成として、メモリ６８が制御部７４とＤ／Ａ変換器７０との間に設けられている。また、本例の増幅装置では、レベル検出部６５により信号のレベルを検出した結果がデジタル値として２つのメモリ６７、６８へ出力される。
【０１７５】
一方のメモリ６７は、可変減衰器６２を制御するためのルックアップテーブル（ＬＵＴ：Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を有しており、このルックアップテーブルには、レベル検出部６５から出力される（検出結果の）デジタル値と、可変減衰器６２で発生させる振幅歪を制御するための（デジタル）制御値とが対応付けられて格納されている。ここで、制御値としては、当該制御値と対応付けられるデジタル値（検出結果）が得られた場合に増幅器６４で発生する振幅歪をプリディストーションにより補償することができる振幅歪（前記振幅歪とは逆特性の振幅歪）を実現する値が、例えば予め計算（或いは測定等）されて格納されている。
【０１７６】
同様に、他方のメモリ６８は、可変移相器６３を制御するためのルックアップテーブル（ＬＵＴ）を有しており、このルックアップテーブルには、レベル検出部６５から出力される（検出結果の）デジタル値と、可変移相器６３で発生させる位相歪を制御するための（デジタル）制御値とが対応付けられて格納されている。ここで、制御値としては、当該制御値と対応付けられるデジタル値（検出結果）が得られた場合に増幅器６４で発生する位相歪をプリディストーションにより補償することができる位相歪（前記位相歪とは逆特性の位相歪）を実現する値が、例えば予め計算（或いは測定等）されて格納されている。
【０１７７】
このように、上記した一方のメモリ６７は補正ＡＭ−ＡＭ特性を記憶するルックアップテーブルを有しているとともに、上記した他方のメモリ６８は補正ＡＭ−ＰＭ特性を記憶するルックアップテーブルを有している。そして、これらのルックアップテーブルは、レベル検出部６５から入力されるデジタル値（検出結果）をアドレスとして、当該入力アドレスと対応した記憶値（制御値）をそれぞれのＤ／Ａ変換器６９、７０へ出力する処理を実行し、本例では、このような処理により、可変減衰器６２や可変移相器６３による歪発生量が制御される。
【０１７８】
なお、本例のＤ／Ａ変換器６９、７０は、それぞれのメモリ６７、６８から入力されるデジタル制御信号をアナログ制御信号へ変換して、当該アナログ制御信号を可変減衰器６２や可変移相器６３へ出力する。
【０１７９】
また、本例では、例えば抽出手段６６を用いて検出される歪成分のレベルに基づいて、上記した各メモリ６７、６８の記憶内容が制御部７４により適応的に書き換えられる構成としており、このような構成により、例えば温度特性の変化や経年変化によって生じる微小な遅延時間の誤差に対処することが可能なプリディストーションを実現することができる。
【０１８０】
以上のように、本例の増幅装置では、可変減衰器６２や可変移相器６３を制御するためのメモリ６７、６８が制御部７４とは別個な構成とされて当該制御部７４の外部に配置されているため、当該メモリ６７、６８への高速なアクセスが可能となって、処理の効率を向上させることができる。
ここで、本例では、２つのメモリ６７、６８の機能により、本発明に言うメモリ手段が構成されている。
【０１８１】
一例として、本例の増幅装置では、８０ＭＨｚで動作するデジタル部を想定しているが、一般に、８０ＭＨｚ（１２．５ｎｓｅｃ）程度でのＤ／Ａ変換処理が必要となる場合には、制御部７４から直接的にアクセスすることが困難であることが生じ得る。なお、この理由は、制御部７４はデジタル信号処理器（ＤＳＰ）から構成されることが多く、デジタル信号処理器では入出力レート（外部ハードウエアのアクセススピード）として３０ＭＨｚ程度が限界だからである。
【０１８２】
これに対して、本例の増幅装置では、上述したように、メモリ６７、６８を制御部７４の外部に配置することで高速なアクセスが可能となり、例えば広帯域の送信信号を処理するような場合においても、微妙（微小）な位相調整（Ｄ／Ａ変換のタイミング調整）を容易に実現することができる。
【０１８３】
ここで、本発明に係る歪補償装置の構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。
例えば、プリディストーションを行うための可変減衰器と可変移相器との配置の順序は任意である。また、例えば、（歪補償の対象となる）増幅器の出力信号から歪成分の信号（誤差信号）を取得することを実現するための構成や、レベル検出部の構成としては、種々な構成が用いられてもよい。
【０１８４】
また、例えば、以上の実施例では示さなかったが、Ｄ／Ａ変換器と可変減衰器との間やＤ／Ａ変換器と可変移相器との間に低域通過フィルタ（ＬＰＦ）を備えて、これらのＤ／Ａ変換器からの出力信号を当該低域通過フィルタにより平滑化する構成が用いられてもよく、このような低域通過フィルタの有無は、例えば装置の使用状況等に応じて任意に設定されてもよい。
【０１８５】
また、本発明に係る歪補償装置の適用分野としては、必ずしも以上に示した分野に限られず、本発明は種々な分野に適用することが可能なものである。
一例として、本発明に係る歪補償装置は、デジタル処理を用いたプリディストータ型歪補償方式を採用する装置に適用することも可能であり、また、アナログ処理を用いたプリディストータ型歪補償方式を採用する装置に適用することも可能である。
【０１８６】
また、本発明に係る歪補償装置により行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭに格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピーディスクやＣＤ−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【０１８７】
【発明の効果】
以上説明したように、本発明に係る歪補償装置によると、例えば増幅器により増幅される信号に対して可変減衰器や可変移相器により発生させる振幅歪や位相歪の量を、当該増幅器により増幅される信号のレベルの検出結果に基づいて制御するに際して、当該増幅器で発生する歪が大きく補償されるように当該制御のタイミングを調整するようにしたため、当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図２】位相調整手段の回路構成例を示す図である。
【図３】位相調整手段の動作の一例を説明するための図である。
【図４】位相調整手段の回路構成例を示す図である。
【図５】位相調整手段の回路構成例を示す図である。
【図６】位相調整手段の動作の一例を説明するための図である。
【図７】位相調整手段の回路構成例を示す図である。
【図８】位相調整手段の動作の一例を説明するための図である。
【図９】摂動法により遅延時間を調整するイメージの一例を示す図である。
【図１０】本発明の第２実施例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図１１】従来例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図１２】歪が発生していない信号のスペクトラムの一例を示す図である。
【図１３】歪が発生した信号のスペクトラムの一例を示す図である。
【図１４】歪を補償した信号のスペクトラムの一例を示す図である。
【図１５】遅延時間が振幅歪の補正に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す図である。
【図１６】遅延時間が位相歪の補正に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す図である。
【符号の説明】
１、６１・・遅延手段、 ２、６２・・可変減衰器（アッテネータ）、
３、６３・・可変移相器、 ４、３１、４１、６４・・増幅器、
５、６５・・レベル検出部、 ６、６６・・歪抽出手段、
７、８、６９、７０・・Ｄ／Ａ変換器、 ９、７１・・クロック源、
１０、１１、７２、７３・・位相調整手段、 １２、７４・・制御部、
２１、５１・・可変増幅器、 ２２、４２、５２・・リミッタ、
３２・・コンパレータ、 ５３・・フリップフロップ、 ５４・・セレクタ、
６７、６８・・メモリ、
【発明の属する技術分野】
本発明は、増幅器で発生する歪を補償する歪補償装置に関し、特に、当該増幅器により増幅される信号に対して発生させる歪の量を制御するタイミングを調整することにより、高精度な歪補償を実現する歪補償装置に関する。
【０００２】
【従来の技術】
例えば携帯電話システム等の移動無線通信システムでは、基地局装置が統括するエリア（セル）の端までに存する移動局装置との間で無線通信するのを可能とするため、及び、通信状況によっては基地局装置が複数の移動局装置（複数のユーザ）に対して同時に信号を無線送信するため、基地局装置は大電力で信号を送信することが必要となる。また、同様に、基地局装置から無線送信される信号を受信及び増幅して当該増幅信号を移動局装置に対して無線送信する中継局装置（中継増幅器）においても、大電力で信号を送信することが必要となる。
【０００３】
このため、上記のような基地局装置や中継局装置では、セルの端までの物理的距離をカバーすることが可能な（大）電力増幅器（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）により送信対象となる信号（例えば変調波）を所望のレベルに増幅することが行われている。しかしながら、このような増幅器では、素子の限界点（飽和点）近辺で、非線型な応答（ＡＭ−ＡＭ変換やＡＭ−ＰＭ変換）の特性を示してしまい、非線型歪が発生してしまうという問題がある。
【０００４】
また、例えば電波法では、各種の無線通信サービスを行う者に対して、隣接する帯域を用いて無線通信する異なるサービス間での影響を無くすべく、厳しい帯域制限を課する規定が設けられている。
【０００５】
そこで、上記のような増幅器で発生する非線型歪を補償する方式として、従来では、例えば当該増幅器で発生する非線型歪と逆の特性を有する（つまり、当該非線型歪を打ち消す）歪を前段で発生させることにより当該非線型歪を補償するプリディストータ型歪補償方式が用いられている。
【０００６】
なお、上記のような非線型歪を補償する方式としては、他にも、例えばフィードフォワード型歪補償方式や負帰還型歪補償方式等の歪補償方式がある。ここで、例えばフィードフォワード型歪補償方式では、動作が安定であるという利点があるものの、歪検出ループにおいて（主増幅器で発生する）歪成分を抽出するとともに歪補償ループにおいて当該歪成分を副増幅器で増幅して当該増幅信号を主増幅器の出力信号から差し引く処理を行う必要があることから、回路が複雑となるとともに、副増幅器により電源効率が低下してしまうという問題がある。これに対して、プリディストータ型歪補償方式では、構成が比較的簡易で、副増幅器を必要としないことから、回路規模と電源効率の点で特に有利となる。
【０００７】
次に、上記のようなプリディストータ型歪補償方式により歪補償を行うプリディストータを備えた（歪補償）増幅装置の一例を示す。
図１１には、プリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してあり、同図を参照して、当該増幅装置の動作例を示す。なお、この増幅装置は、上記のような基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【０００８】
まず、送信機から出力される送信対象となる信号が（当該増幅装置に）入力され、当該信号が２つに分配されて、一方の分配信号が遅延手段８１に入力される一方、他方の分配信号がレベル検出部８５に入力される。
【０００９】
ここで、図１２には、送信機から増幅装置に入力される段階における信号のスペクトラムの一例を示してあり、同図中の横軸は信号の周波数［ｋＨｚ］を示しており、縦軸は信号のレベルを電力比［ｄＢ］により示してある。同図に示されるように、この段階では、プリディストータ（可変減衰器８２及び可変移相器８３）による歪や増幅器８４による歪を受けていないため、使用帯域外の不要な信号のレベルが低いスペクトラムとなっている。
【００１０】
遅延手段８１は、入力される信号（一方の分配信号）を遅延させて可変減衰器（アッテネータ）８２へ出力する。
可変減衰器８２は、遅延手段８１から入力される信号の振幅を、後述するＤ／Ａ変換器８８から入力される（アナログ）制御信号に応じて変化（減衰）させることにより当該入力信号に対して当該制御信号に応じた量の振幅歪を発生させて、当該信号（振幅歪を含む）を可変移相器８３へ出力する。
【００１１】
可変移相器８３は、可変減衰器８２から入力される信号の位相を、後述するＤ／Ａ変換器８９から入力される（アナログ）制御信号に応じて変化させることにより当該入力信号に対して当該制御信号に応じた量の位相歪を発生させて、当該信号（位相歪を含む）を増幅器８４へ出力する。
なお、この例では、直列に接続された可変減衰器８２と可変移相器８３や、これらを制御する制御系８１、８５〜９０からプリディストータ（前置歪発生器）が構成されている。
【００１２】
増幅器８４は、可変移相器８３から入力される信号を所望のレベルに増幅し、当該増幅信号を（当該増幅装置から）アンテナへ出力する。
ここで、図１３には、例えば歪補償が行われないとした場合に増幅器８４から出力される信号のスペクトラムの一例を示してあり、同図中の横軸は信号の周波数［ｋＨｚ］を示しており、縦軸は信号のレベルを電力比［ｄＢ］により示してある。同図に示されるように、この場合には、増幅器８４で発生する歪に起因して、使用帯域外に歪成分（隣接チャネルへの漏洩電力）が発生したスペクトラムとなっている。
【００１３】
また、このような歪成分は、増幅器８４で発生する歪とは逆の特性の歪（振幅歪や位相歪）を上記したプリディストータ（可変減衰器８２及び可変移相器８３）で発生させることにより、補償することができる。
ここで、図１４には、プリディストータにより歪補償が行われた場合に増幅器８４から出力される信号のスペクトラムの一例を示してあり、同図中の横軸は信号の周波数［ｋＨｚ］を示しており、縦軸は信号のレベルを電力比［ｄＢ］により示してある。同図に示されるように、この場合には、増幅器８４で発生してしまう使用帯域外の歪成分（隣接チャネルへの漏洩電力）が低減させられたスペクトラムとなっている。
【００１４】
レベル検出部８５は、例えば信号の包絡線を検出する包絡線検出器や、検出される包絡線に関して所定の周波数成分のみを抽出する低域通過フィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）や、抽出される包絡線成分をＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｄｉｔａｌ）変換するＡ／Ｄ変換器などから構成されている。そして、レベル検出部８５は、このような構成を用いて、入力される信号（他方の分配信号）のレベル（例えば電力レベル）を検出し、当該検出結果をデジタル値により制御部９０へ出力する。
【００１５】
歪抽出手段８６は、例えば方向性結合器から構成されており、増幅器８４から出力される増幅信号に含まれる歪（例えば当該増幅信号の一部）を抽出して制御部９０へ出力する。
クロック源８７は、所定の周期のクロック信号を発生させ、当該クロック信号を、レベル検出部８５や後述する２つのＤ／Ａ変換器８８、８９のようにデジタル処理を行う各処理部へ出力して供給する。
【００１６】
Ｄ／Ａ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ）変換器８８は、クロック源８７から入力されるクロック信号に応じたタイミングに基づいて、後述する制御部９０から入力されるデジタル制御信号をアナログ制御信号へ変換して可変減衰器８２へ出力する。なお、この制御信号は、可変減衰器８２における振幅変化量（つまり、発生させる振幅歪の量）を制御するものである。
【００１７】
Ｄ／Ａ変換器８９は、クロック源８７から入力されるクロック信号に応じたタイミングに基づいて、後述する制御部９０から入力されるデジタル制御信号をアナログ制御信号へ変換して可変移相器８３へ出力する。なお、この制御信号は、可変移相器８３における位相変化量（つまり、発生させる位相歪の量）を制御するものである。
【００１８】
制御部９０は、例えばデジタル信号処理器（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓ ｏｒ）から構成されている。そして、制御部９０は、レベル検出部８５から入力される検出結果（検出されたレベル）に基づいて、可変減衰器８２により当該検出結果に応じた振幅変化量を実現するためのデジタル制御信号をＤ／Ａ変換器８８へ出力するとともに、可変移相器８３により当該検出結果に応じた位相変化量を実現するためのデジタル制御信号をＤ／Ａ変換器８９へ出力する。
【００１９】
具体的には、増幅器８４の非線型特性では、入力信号のレベルに対して出力信号のレベルが線型ではないこと（ＡＭ−ＡＭ変換）から振幅歪が発生するとともに、入力信号のレベルに対して出力信号の位相が線型ではないこと（ＡＭ−ＰＭ変換）から位相歪が発生し、発生する振幅歪の量や位相歪の量は増幅器８４により増幅される信号のレベル（入力される信号のレベルや、出力される信号のレベル）に依存して変化する。そこで、制御部９０は、増幅器８４により増幅される信号のレベルを反映するレベルであるレベル検出部８５による検出結果に基づいて、増幅器８４で発生する振幅歪を打ち消す量の振幅歪を可変減衰器８２により発生させるとともに、増幅器８４で発生する位相歪を打ち消す量の位相歪を可変移相器８３により発生させる。
【００２０】
なお、一例として、増幅器８４で発生する振幅歪を補償するための補正振幅歪特性（前記振幅歪とは逆の特性）や増幅器８４で発生する位相歪を補償するための補正位相歪特性（前記位相歪とは逆の特性）は予め計算（或いは測定等）されており、例えばレベル検出部８５による検出結果の値に対して振幅歪に関する制御値及び位相歪に関する制御値を対応付けて記憶した補正テーブルが制御部９０のメモリに格納されている。この場合、制御部９０は、レベル検出部８５から入力される検出結果の値に対応した振幅歪に関する制御値及び位相歪に関する制御値を補正テーブルから読み出して、これら２つの制御値をそれぞれ可変減衰器８２を制御するためのデジタル制御信号及び可変移相器８３を制御するためのデジタル制御信号としてそれぞれのＤ／Ａ変換器８８、８９へ出力する。
【００２１】
また、制御部９０では、例えば歪抽出手段８６から入力される信号から歪成分（使用帯域外の信号成分）のレベル（例えば電力レベル）を検出して、当該検出されるレベルが小さく（好ましくは、最小と）なるように（つまり、歪補償量が大きくなるように）上記した補正テーブルの内容を更新することもでき、これにより、歪補償の精度を向上させることができる。
【００２２】
ところで、上記した遅延手段８１は、前記一方の分配信号が可変減衰器８２や可変移相器８３により処理されるタイミングと、前記他方の分配信号のレベルに応じた制御信号が制御部９０からＤ／Ａ変換器８８、８９を介して可変減衰器８２や可変移相器８３に入力されるタイミングとの間の時間差（遅延時間）を補償する役割（理想的には、これら２つのタイミングを一致させる役割）を担っている。
【００２３】
つまり、入力信号の或る信号部分に対して可変減衰器８２や可変移相器８３により歪（振幅歪や位相歪）を発生させる場合には、これら可変減衰器８２や可変移相器８３は（他の信号部分ではなく）当該信号部分のレベルに応じた制御信号により制御される必要があり、上記した遅延手段８１はこのような処理のタイミングを補償するために設けられている。
【００２４】
【発明が解決しようとする課題】
しかしながら、例えば上記図１１に示したような遅延手段８１では、前記遅延時間を微妙（微小）に調整することが困難であるといった不具合があり、このため、例えば当該遅延時間が大きくなってしまった場合には歪補償の精度が劣化してしまうといった不具合があった。
【００２５】
ここで、上記のような不具合を更に詳しく説明する。
すなわち、上記した遅延手段８１では、前記他方の分配信号のレベルを検出して当該検出結果に応じたデジタル制御信号をＤ／Ａ変換する処理にかかる遅延時間の他にも、物理的な配線経路によって生じる遅延時間の調整を行うことが必要となる。
【００２６】
一例として、本件の発明者らが想定した増幅装置（なお、一例であって、本発明は、ここで挙げる例に限られない）を検討した結果によると、遅延時間の調整としては、５００ｐｓｅｃ（ｐｓｅｃ：ｐｉｃｏ ｓｅｃｏｎｄ）＝１０−１２秒のオーダーでの調整が必要となる。この遅延時間を例えばセミリジットケーブルにより調整するとすれば、約１０ｃｍのケーブルを用意して調整することになる。しかしながら、一般に電子装置の（回路）基板の端から端までは約３０〜４０ｃｍあることを考慮すると、前記１０ｃｍというのは、配線の引き回しによって容易に発生してしまう遅延時間に相当する。
【００２７】
また、上記のような遅延時間は、例えば基板の寄生容量や、使用される各デバイスの個体差にも依存して変化してしまう。つまり、従来においては、装置（例えば上記図１１に示した増幅装置など）を作成する度毎に、ケーブルの長さを調整する等して遅延時間を調整することが必要となる。しかも、この遅延時間は例えば各電子デバイスの温度特性にも左右され、温度が変化すると当該遅延時間も（微妙に）変化してしまう。また、この遅延時間は、例えば各デバイスの使用年月によっても変化（経年変化）してしまう。
【００２８】
以上のように、上記のような遅延時間を調整することは、装置作成上において非常に重要な要素となっており、従来では、このような遅延時間の調整を微小な単位で行うことが困難であったことから、結果的に、たとえ長時間をかけて困難な調整を行ったとしても装置が高価格となってしまっていた。
【００２９】
また、上記のような遅延時間の調整誤差がプリディストータによる歪補償に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す。
なお、この例では、５ＭＨｚ帯域のシングルキャリアを用いた場合を示しており、また、送信対象となる信号の波形に関する条件としては、例えば３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）の仕様にある通り、ユーザ数が５０ユーザであり、当該信号を帯域制限するためのフィルタのロールオフ率が０．２２であるという条件を用いている。
【００３０】
また、歪成分のレベルを検討するためのパラメータとしては、３次の相互変調歪成分（ＩＭ３）や５次の相互変調歪成分（ＩＭ５）等といったものもあるが、この例では、説明を簡略化するために、使用帯域に隣接する帯域へ漏洩する電力のレベルを表す隣接帯域漏洩電力比（ＡＣＰＲ：Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）［ｄＢｃ］により歪成分のレベルを示す。
【００３１】
具体的に、図１５には、遅延時間（前記一方の分配信号を処理する系と前記他方の分配信号を処理する系との相対的な遅延時間）が振幅歪の補正（補償）に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示してあり、同図中の横軸は（相対）遅延時間［×２ｎｓｅｃ（ｎｓｅｃ：ｎａｎｏ ｓｅｃｏｎｄ＝１０−９秒）］を示しており（例えば、“２”という目盛りは４ｎｓｅｃを示す）、縦軸は歪成分のレベルを隣接帯域漏洩電力比（ＡＣＰＲ）［ｄＢｃ］により示している。なお、このシミュレーションでは、（例えば可変移相器８３による）位相歪の補正に関する遅延時間はゼロであるとしている。
【００３２】
また、具体的に、図１６には、（相対）遅延時間が位相歪の補正（補償）に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示してあり、同図中の横軸は（相対）遅延時間［×２ｎｓｅｃ］を示しており、縦軸は歪成分のレベルを隣接帯域漏洩電力比（ＡＣＰＲ）［ｄＢｃ］により示している。なお、このシミュレーションでは、（例えば可変移相器８３による）振幅歪の補正に関する遅延時間はゼロであるとしている。
【００３３】
上記図１５に示されるように、遅延時間が振幅歪の補償に対して与えてしまう影響は比較的小さい一方、上記図１６に示されるように、遅延時間が位相歪の補償に対して与えてしまう影響は比較的大きく、いずれに関しても、遅延時間（の調整誤差）が大きくなるに従ってＡＣＰＲは劣化していく。
【００３４】
ここで、振幅歪の補償に関してよりも位相歪の補償に関しての方が遅延時間の影響が大きい理由は、一般に、増幅器における振幅歪（ＡＭ−ＡＭ変動）ではゲイン変動量が小さい一方、増幅器における位相歪（ＡＭ−ＰＭ変動）では位相変動量が大きいためである。つまり、増幅器における位相歪に関しては、その変動幅が大きいため、遅延時間が多少ずれただけでも補償の精度（この例では、ＡＣＰＲ）が大きく変化してしまう。
【００３５】
なお、上記図１５や上記図１６に示した計算機シミュレーションの結果として提示した数値は、例えばシミュレーション上で使用する増幅デバイス等に依存して変化すると考えられるが、位相歪の補償の方が振幅歪の補償と比べて遅延時間による影響を大きく受けてしまうという傾向については本シミュレーションの結果と同じであると考えられる。
【００３６】
本発明は、上記のような従来の課題を解決するためになされたもので、増幅器で発生する歪を補償するに際して、例えば上記のような遅延時間を微妙（微小）に調整して当該増幅器により増幅される信号に対して発生させる歪の量を制御するタイミングを微妙（微小）に調整することにより、高精度な歪補償を実現することができる歪補償装置を提供することを目的とする。
【００３７】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る歪補償装置では、次のようにして、増幅器で発生する歪を補償する。
すなわち、増幅器により増幅される信号に対して振幅と位相との少なくともいずれか一方の歪を発生させる歪発生手段に対して、信号レベル検出手段が増幅器により増幅される信号のレベルを検出して、歪量制御手段が信号レベル検出手段により検出されるレベルに基づいて歪発生手段により発生させる歪の量を制御するに際して、制御タイミング調整手段が増幅器で発生する歪が大きく補償されるように、歪量制御手段により歪の量を制御するタイミングを調整する。
【００３８】
従って、増幅器により増幅される信号に対して発生させる歪の量を制御するタイミングを調整するという新規な調整の仕方によって、例えば当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【００３９】
ここで、歪補償の対象となる増幅器としては、種々なものであってもよく、例えば複数の増幅器から構成された増幅器であってもよい。なお、本発明では、このような増幅器で発生する振幅歪や位相歪が補償の対象となる。
また、増幅器で発生する歪を補償する程度としては、例えば当該歪をゼロに低減させるのが好ましいが、本発明では、必ずしもこのような態様（つまり、ゼロに低減させる態様）が用いられなくともよく、要は、当該歪を低減させることができればよい。
【００４０】
また、増幅器により増幅される信号に対して歪発生手段により歪を発生させる態様としては、例えば増幅器により増幅される前の信号に対して歪を発生させる態様が用いられてもよく、或いは、例えば増幅器により増幅された後の信号に対して歪を発生させる態様が用いられてもよい。
【００４１】
また、歪発生手段としては、例えば振幅の歪を発生させる機能と位相の歪を発生させる機能との両方を有するのが好ましいが、例えば振幅の歪を発生させる機能のみを有した構成や、或いは、位相の歪を発生させる機能のみを有した構成が用いられてもよい。
【００４２】
また、増幅器により増幅される信号のレベルを信号レベル検出手段により検出する態様としては、例えば当該増幅器により増幅される前の信号のレベルを検出する態様が用いられてもよく、或いは、例えば当該増幅器により増幅された後の信号のレベルを検出する態様が用いられてもよい。
また、検出するレベルとしては、種々なレベルであってもよく、例えば信号の振幅のレベルや、信号の電力（通常、振幅の２乗に比例する）のレベルを検出することができる。
【００４３】
また、歪量制御手段は、例えば増幅器で発生する歪（振幅歪や位相歪）の量を打ち消す量の歪（増幅器で発生する歪とは逆特性の歪）が歪発生手段により発生させられるように、当該歪発生手段により発生させる歪の量を制御する。なお、増幅器で発生する歪（振幅歪や位相歪）の量は、例えば信号レベル検出手段により検出されるレベルに基づいて推定等することが可能である。
【００４４】
また、制御タイミング調整手段による調整によって増幅器で発生する歪が大きく補償されるようにする程度としても、上述のように種々な程度であってもよく、具体的には、必ずしも当該歪がゼロに補償されなくともよく、例えば実用上で有効な精度で歪補償が実現されればよい。
また、歪制御手段により歪の量を制御するタイミングを制御タイミング調整手段により調整することは、例えば上記従来例で示したような遅延時間を調整することに相当する。
【００４５】
また、制御タイミング調整手段としては、例えば常に（或いは、例えば定期的に）増幅器で発生する歪の補償量を検出して、当該補償量が大きくなるように、歪量制御手段により歪の量を制御するタイミングを（常に、或いは、定期的に）調整する構成が用いられるのが好ましいが、例えば予め増幅器で発生する歪が大きく補償されるように調整時間が（固定的に）設定された構成が用いられてもよい。
【００４６】
また、本発明に係る歪補償装置では、好ましい態様として、歪発生手段は、外部（ここでは、後述するＤ／Ａ変換手段）から入力されるアナログ制御信号に応じて発生させる歪（振幅歪や位相歪）の量が変化する回路（振幅を変化させる回路や位相を変化させる回路）から構成されている。
また、歪量制御手段は、デジタル制御信号をアナログ制御信号へ変換して外部（ここでは、制御タイミング調整手段）から入力されるタイミング信号に応じたタイミングで出力するＤ／Ａ変換手段を用いて構成されており、デジタル制御信号を当該Ｄ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪（振幅歪や位相歪）の量を制御する。
【００４７】
また、制御タイミング調整手段は、所定の周期のクロック信号を発生させるクロック信号発生手段と、当該クロック信号発生手段により発生させられるクロック信号からタイミングを調整したタイミング信号を生成するタイミング信号生成手段とを用いて構成されており、タイミング信号生成手段により生成されるタイミング信号をＤ／Ａ変換手段へ出力することにより、歪量制御手段により歪（振幅歪や位相歪）の量を制御するタイミングを調整する。
【００４８】
また、本発明に係る歪補償装置では、好ましい態様として、歪量制御手段は、更に、信号のレベルと制御値（歪発生手段により発生させる歪（振幅歪や位相歪）の量を制御するための制御値）とを対応付けて記憶するメモリ手段を用いて構成されており、信号レベル検出手段により検出されるレベルと対応した制御値を当該メモリ手段からデジタル制御信号としてＤ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪（振幅歪や位相歪）の量を制御する。
【００４９】
また、本発明に係る歪補償装置では、一態様として、タイミング信号生成手段は、クロック信号発生手段により発生させられるクロック信号を可変な利得で増幅する可変増幅器と、当該可変増幅器により増幅された信号のレベルが所定の閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタとを用いて構成されており、可変増幅器の利得を調整することでレベル制限のタイミングを調整したリミッタからの出力信号をタイミング信号とする。
【００５０】
ここで、所定の閾値としては、例えば装置の使用状況等に応じて、種々な値が用いられてもよい。
また、所定のレベルとしては、種々なレベルであってもよく、一例として、前記所定の閾値（と同じレベル）を用いることができる。
【００５１】
また、本発明に係る歪補償装置では、他の態様として、タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合にオン信号を出力する一方、当該クロック信号のレベルが当該閾値未満である場合にオフ信号を出力するコンパレータを用いて構成されており、当該コンパレータの閾値を調整することでオンオフのタイミングを調整した当該コンパレータからの出力信号をタイミング信号とする。
【００５２】
ここで、閾値としては、例えば装置の使用状況等に応じて、種々な値が用いられてもよい。
また、例えば“１”値と“０”値とから構成されるデジタル信号を例とすると、上記したオン信号は例えば“１”値の信号（或いは、“０”値の信号）に相当し、上記したオフ信号は例えば“０”値の信号（或いは、“１”値の信号）に相当する。
【００５３】
また、本発明に係る歪補償装置では、他の態様として、タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタを用いて構成されており、当該リミッタの閾値を調整することでレベル制限のタイミングを調整した当該リミッタからの出力信号をタイミング信号とする。
【００５４】
ここで、閾値としては、例えば装置の使用状況等に応じて、種々な値が用いられてもよい。
また、所定のレベルとしては、種々なレベルであってもよく、一例として、前記所定の閾値（と同じレベル）を用いることができる。
【００５５】
また、本発明に係る歪補償装置では、一態様として、フリップフロップを用いて、タイミング信号のデューティ（オン状態とオフ状態とからなる信号においてオン状態が占める比率）を変化させることができる。
すなわち、タイミング信号生成手段は、更に、前記タイミングを調整した出力信号（上記したリミッタや上記したコンパレータからの出力信号）を入力して当該信号のデューティを変化させた信号を出力するフリップフロップを用いて構成されており、当該フリップフロップからの出力信号をタイミング信号とする。
【００５６】
また、本発明に係る歪補償装置では、他の態様として、フリップフロップを用いてタイミング信号のデューティを変化させるとともに、セレクタを用いてタイミング信号のタイミングを（更に大きな範囲で）調整することができる。
すなわち、タイミング信号生成手段は、更に、前記タイミングを調整した出力信号（上記したリミッタや上記したコンパレータからの出力信号）を入力して当該信号のデューティを変化させた信号及び当該信号のオンオフを反転させた信号（つまり、前記出力信号のデューティを変化させるとともにオンオフを反転させた信号）を出力するフリップフロップと、当該フリップフロップから出力される２つの信号から一方を選択して出力するセレクタとを用いて構成されており、当該セレクタからの出力信号をタイミング信号とする。
【００５７】
また、本発明に係る歪補償装置では、好ましい態様として、歪発生手段は、増幅器により増幅される信号の振幅を変化させて当該信号に対して振幅歪を発生させる可変減衰器と、増幅器により増幅される信号の位相を変化させて当該信号に対して位相歪を発生させる可変移相器とを直列に接続して構成されている。
また、歪量制御手段は、可変減衰器による振幅変化量を制御することで当該可変減衰器により発生させる振幅歪の量を制御するとともに、可変移相器による位相変化量を制御することで当該可変移相器により発生させる位相歪の量を制御する。
【００５８】
また、制御タイミング調整手段は、信号（増幅器により増幅される信号）が可変減衰器により処理されるタイミングと当該信号が可変移相器により処理されるタイミングとのずれに応じて、歪量制御手段により振幅歪の量を制御するタイミングと当該歪量制御手段により位相歪の量を制御するタイミングとを（例えば前記ずれに相当する分の時間）ずらす。
【００５９】
ここで、増幅器により増幅される信号に対して振幅歪を発生させる手段（ここでは、可変減衰器）と当該信号に対して位相歪を発生させる手段（ここでは、可変移相器）との接続順序としては任意であってもよく、つまり、当該信号に対して振幅歪を発生させた後に位相歪を発生させてもよく、或いは、当該信号に対して位相歪を発生させた後に振幅歪を発生させてもよい。
【００６０】
また、本発明に係る歪補償装置では、好ましい態様として、信号を無線により送信する無線送信装置に設けられて、当該無線送信装置による送信対象となる信号を増幅する増幅器で発生する歪を補償し、そして、制御タイミング調整手段は、当該送信対象となる信号の帯域（例えばキャリア周波数間隔にキャリア数を乗算した値）を８倍した値の逆数値以下の秒の誤差で、歪量制御手段により歪の量を制御するタイミングを調整する。
【００６１】
ここで、無線送信装置としては、種々な装置であってもよく、好ましい態様としては、移動無線通信システムの基地局装置や中継局装置（中継増幅器）が用いられる。また、無線送信装置は、必ずしも無線送信機能のみを備えた装置でなくともよく、無線送信機能と無線受信機能との両方を備えた装置（無線通信装置）であってもよい。
また、上記した８（倍）はオーバサンプリング数に相当するものであり、上記で示されるように、８以上の数値であるのが好ましい。
【００６２】
ここで、上記したタイミング調整に係る誤差について、デジタルプリディストーションの場合を例として、上記図１５及び上記図１６に示した計算機シミュレーション結果の例を参照して、詳しく説明する。なお、理想的には、上記従来例で示した（相対）遅延時間がゼロとなるときに最適な歪補償（歪除去）が実現されるが、ここでは、現実の（誤差が生じてしまう）装置を考慮して、どこまで遅延時間を小さくすれば有効な歪補償が実現されるかを数式及び上記した計算機シミュレーション結果例を用いて検討する。
【００６３】
一般に、プリディストーションでは、増幅器に入力される信号（被増幅信号）の包絡線によって歪が発生する。増幅器では、ＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換という非線型操作がデバイスにより行われ、これが歪の原因となる。ここで、ＡＭ−ＡＭ変換は、入力信号のレベルが大きいときに増幅器の利得（ゲイン）が一定ではなくなる現象を示しており、また、ＡＭ−ＰＭ変換は、入力信号のレベルに応じて増幅器から出力される信号の位相（出力位相）が変化する現象を示している。
【００６４】
ここで、上記した入力信号とは被増幅信号のことであり、当該被増幅信号の帯域は式１のように表される。なお、キャリア周波数間隔とは、例えば（複数の搬送波周波数が存在する）マルチキャリア信号において、隣接する搬送波を離調する周波数間隔のことである。例えば現在の３ＧＰＰ仕様では、キャリア周波数間隔は５ＭＨｚとなっている。また、キャリア数とは、マルチキャリア信号に含まれる（周波数の異なる）キャリアの数のことである。例えばシングルキャリア伝送ではキャリア数＝１となる。
【００６５】
【数１】
ここでは、一例として、４キャリア（キャリア信号＝１）のマルチキャリア信号を想定し、この場合、被増幅信号の帯域幅は２０ＭＨｚ（５ＭＨｚ×４キャリア）となる。
デジタルプリディストーションでは、入力信号の包絡線の変動に合わせたプリディストーションが実行される。一般に知られているサンプリング定理によると、入力信号の包絡線変動に正確に追随するためには、その信号帯域幅の２倍以上のサンプリングを実行することが必要とされる。
つまり、この場合に必要とされるデジタル回路の動作周期Ｔｓ［ｓｅｃ］は式２で示される。なお、オーバサンプリング数としては２以上の数値が設定される。
【００６７】
【数２】
一例として、被増幅信号帯域が５ＭＨｚであり、４倍サンプリングが行われる場合（オーバサンプリング数＝４である場合）には、Ｔｓ＝５０（＝１／２０ＭＨｚ）［ｎｓｅｃ］となる。この場合、オーバサンプリングとしては、５ＭＨｚの速度で変動する包絡線に対してその４倍の速度で追随する（サンプリングする）ことを表している。
【００６９】
また、この場合、相対遅延誤差（遅延時間）の最大値としては、２５．０ｎｓｅｃ（５０ｎｓｅｃの半分の値）となる。つまり、デジタル系では、クロックにより動作することから、例えばオン状態（例えば“１”値）とオフ状態（例えば“０”値）とから構成される５０ｎｓｅｃ周期のクロック信号のオンオフを反転させて、正転クロック信号（反転していないクロック信号）或いは反転クロック信号を選択的に用いることにより、当該周期の半分の値である２５．０ｎｓｅｃ単位で遅延時間の調整を行うことが可能である。
【００７０】
次に、上記図１５及び上記図１６に示した計算機シミュレーションの結果の例に基づいて検討を行う。なお、上述のように、ＡＭ−ＰＭ変換の方がＡＭ−ＡＭ変換と比べて遅延時間の影響を受けやすいため、ここでは、上記図１６に示したＡＭ−ＰＭ変換に関する計算機シミュレーションの結果例に基づいて検討を行う。
【００７１】
まず、システムで要求されるＡＣＰＲが例えば−６５ｄＢｃである場合（規格が−６０ｄＢｃであり、５ｄＢのマージンがある場合を想定）を考える。この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−４ｎｓｅｃ〜＋２ｎｓｅｃとなる。つまり、許容される変動範囲は６ｎｓｅｃとなり、これより遅延時間が少なければ問題は生じない。
【００７２】
ここで、一例として、シングルキャリアを用いて４倍サンプリングを行う系を考えると、（正転のみの）クロック信号により調整可能な遅延時間Ｔ１は式３で示され、また、反転クロック信号をも利用した場合に調整可能な遅延時間Ｔ２は式４で示される。
【００７３】
【数３】
【数４】
上記式４で示した調整可能な遅延時間Ｔ２を考察すると、−６５ｄＢｃのＡＣＰＲを実現するために調整すべき時間単位は６ｎｓｅｃ以内となることから、上記のデジタルクロックにより調整するとともに、更に、８倍の精度で遅延時間を調整することが必要となる。
【００７６】
以上のことをまとめると、−６５ｄＢｃのＡＣＰＲを実現するためには、調整すべき時間単位Ｔ３は式５で示される。なお、ｎはオーバサンプリング数の値（この例では、４）を示しており、また、８は本計算機シミュレーションにより取得された要求精度である。
【００７７】
【数５】
また、システムで要求されるＡＣＰＲが例えば−６０ｄＢｃ程度である場合を考える。この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−８ｎｓｅｃ〜＋６ｎｓｅｃとなる。つまり、許容される変動範囲は１４ｎｓｅｃとなり、１４ｎｓｅｃ以内の誤差で遅延時間を調整すればよい。
【００７９】
上記と同様に、−６０ｄＢｃ程度のＡＣＰＲを実現するためには、調整すべき時間単位Ｔ４は式６で示される。この式６では、オーバサンプリング数が４である場合に、クロックの反転を用いるとともに、更に２倍の精度で遅延時間の調整を行えば、所要のＡＣＰＲを達成することができることを示している。
【００８０】
【数６】
また、更に、システムで要求されるＡＣＰＲが例えば−５５ｄＢｃである場合を考える。ここで、ＡＣＰＲ＝−５５ｄＢｃは、３ＧＰＰ規格において、許容次隣接チャネル漏洩電力比（許容される次隣接チャネルへの漏洩電力をあらわすもの）に相当している。次隣接チャネルとは、隣接キャリアから更に１キャリア分だけ周波数間隔がずれた周波数帯を示している。
【００８２】
具体例として、送信信号キャリアの周波数が２．１１２５ＧＨｚであって、キャリア周波数間隔が５ＭＨｚ（＝０．００５ＧＨｚ）である場合には、隣接チャネルの周波数は２．１１７５ＧＨｚ（若しくは、２．１０７５ＧＨｚ）となり、次隣接チャネルの周波数は２．１２２５ＧＨｚ（若しくは、２．１０２５ＧＨｚ）となる。つまり、基準となるキャリアから隣接チャネルへ及び隣接チャネルから次隣接チャネルへとキャリア周波数間隔（５ＭＨｚ）ずつずれていく。
【００８３】
一般に、現実のプリディストーションでは、純粋な増幅器の歪発生状況とは異なる歪状況が発生する。すなわち、増幅器のみによる歪では、基準となるチャネルから隣接チャネル及び次隣接チャネルへと、基準となるチャネルからの周波数間隔が大きくなるに従って、歪の量は減衰する。ところが、プリディストーションにおいては、例えば隣接チャネルでの歪の量と次隣接チャネルでの歪の量とがほぼ同一の量となってしまう。
【００８４】
このため、例えば隣接チャネルの漏洩電力規格が達成されたとしても、次隣接チャネルでの漏洩電力規格が達成されるとは限らない。
このことを考慮して、ここでは、次隣接チャネル漏洩電力の規格である−５５ｄＢｃを例として考察する。
【００８５】
この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−１３ｎｓｅｃ〜＋１２ｎｓｅｃとなる。つまり、許容される変動範囲は２５ｎｓｅｃとなり、２５ｎｓｅｃ以内の誤差で遅延時間を調整すればよい。
【００８６】
上記と同様に、−５５ｄＢｃ程度のＡＣＰＲを実現するためには、調整すべき時間単位Ｔ５は式７で示される。この式７では、オーバサンプリング数が４である場合に、クロックの反転を用いれば、（１倍の精度で遅延時間の調整を行って、）所要のＡＣＰＲを達成することができることを示している。
【００８７】
【数７】
以上のように、所要の歪量（ここでは、ＡＣＰＲ）を得るためには、少なくとも、１／（信号帯域幅×オーバサンプリング数）以内の誤差で遅延時間を調整するのがよく、更に、デジタル信号処理においては、全ての動作タイミングがクロックにより制御されることから、例えばクロックを反転させて利用することで半クロックの遅延時間調整も可能である。また、上記図１６に示した計算機シミュレーションの結果例によると、好ましい態様としては、オーバサンプリング数として８以上の値を設定して、所要の歪量に低減するための設計マージンを得るべきである。
【００８９】
【発明の実施の形態】
本発明の第１実施例に係る（歪補償）増幅装置を図面を参照して説明する。
なお、本例の増幅装置は、本発明に係る歪補償装置の一実施例であるプリディストータを備えており、このプリディストータによりプリディストータ型歪補償方式を用いて増幅器で発生する歪を補償する。
【００９０】
図１には、本例のプリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してある。なお、この増幅装置は、例えば移動無線通信システムの基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【００９１】
上記図１に示されるように、本例の増幅装置には、後述するプリディストーションの準備ができるまで送信信号を遅延させる遅延手段１と、送信信号に対してプリディストーションのための補正ＡＭ−ＡＭ特性を与える可変減衰器（アッテネータ）２と、送信信号に対してプリディストーションのための補正ＡＭ−ＰＭ特性を与える可変移相器３と、送信信号を所定の送信レベルまで増幅する増幅器４と、送信信号の（包絡線）レベルを検出するためのレベル検出部５と、増幅器４の出力信号から歪成分信号を抽出する歪抽出手段６と、制御部１２から出力されるデジタル信号をアナログ信号へ変換する２つのＤ／Ａ変換器７、８と、各デジタルデバイスに対してクロックを供給するためのクロック源９と、クロック源９で発生させるクロックとは異なる位相のクロックを生成する２つの位相調整手段１０、１１と、プリディストーションの適応制御や位相調整手段１０、１１の制御等を行う制御部１２とが備えられている。
【００９２】
以下で、本例の増幅装置の動作の一例を示す。
まず、送信機から出力される送信対象となる信号が（本例の増幅装置に）入力され、当該信号が２つに分配されて、一方の分配信号が遅延手段１に入力される一方、他方の分配信号がレベル検出部５に入力される。
【００９３】
遅延手段１は、入力される信号（一方の分配信号）を遅延させて可変減衰器２へ出力する。ここで、遅延手段１としては、例えば信号を遅延させる遅延線や、帯域通過フィルタ（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）等を用いて構成することができる。
可変減衰器２は、遅延手段１から入力される信号の振幅を、後述するＤ／Ａ変換器７から入力される（アナログ電圧による）制御信号に応じて変化（減衰）させることにより当該入力信号に対して当該制御信号に応じた量の振幅歪を発生させて、当該信号（振幅歪を含む）を可変移相器３へ出力する。
【００９４】
可変移相器３は、可変減衰器２から入力される信号の位相を、後述するＤ／Ａ変換器８から入力される（アナログ電圧による）制御信号に応じて変化させることにより当該入力信号に対して当該制御信号に応じた量の位相歪を発生させて、当該信号（位相歪を含む）を増幅器４へ出力する。
なお、本例では、直列に接続された可変減衰器２と可変移相器３や、これらを制御する制御系１、５〜１２からプリディストータが構成されている。
【００９５】
増幅器４は、例えば（大）電力増幅器から構成されており、可変移相器３から入力される信号を所望の（電力）レベルに増幅し、当該増幅信号を（本例の増幅装置から）アンテナへ出力する。
ここで、本例の増幅器４では、例えば可変移相器３から入力される信号のレベルが大きい場合に、振幅歪や位相歪が発生する。そして、本例では、増幅器４で発生する歪とは逆の特性の歪（振幅歪や位相歪）をプリディストータ（可変減衰器２及び可変移相器３）で発生させることにより、このような歪成分を補償する。
【００９６】
レベル検出部５は、例えばダイオードを用いて信号の包絡線を検出する包絡線検出器や、検出される包絡線に関して所定の周波数成分のみを抽出する低域通過フィルタ（ＬＰＦ）や、抽出される包絡線成分をＡ／Ｄ変換するＡ／Ｄ変換器などから構成されている。そして、レベル検出部５は、このような構成を用いて、入力される信号（他方の分配信号）のレベル（例えば電力レベル）を検出し、当該検出結果をデジタル値（デジタル化されたレベル情報）により制御部１２へ出力する。
【００９７】
なお、レベル検出部５により入力信号のレベルを検出する理由は、本例のプリディストーションでは（増幅器４に）入力される信号のレベルに応じて変化する増幅器４で発生する出力レベル変動や出力位相変動を補正するためであり、つまり、増幅器４に入力される送信信号のレベルを検出する（本例では、間接的に検出している）必要があるためである。
【００９８】
歪抽出手段６は、例えば方向性結合器から構成されており、増幅器４から出力される増幅信号に含まれる歪（例えば当該増幅信号の一部）を抽出して制御部１２へ出力する。
【００９９】
Ｄ／Ａ変換器７は、後述する位相調整手段１０から入力されるクロック信号（タイミング信号）に応じたタイミングに基づいて、後述する制御部１２から入力されるデジタル制御信号をアナログ制御信号へ変換して可変減衰器２へ出力する。なお、この制御信号は、可変減衰器２における振幅変化量（つまり、発生させる振幅歪の量）を制御するものである。
【０１００】
Ｄ／Ａ変換器８は、後述する位相調整手段１１から入力されるクロック信号（タイミング信号）に応じたタイミングに基づいて、後述する制御部１２から入力されるデジタル制御信号をアナログ制御信号へ変換して可変移相器３へ出力する。なお、この制御信号は、可変移相器３における位相変化量（つまり、発生させる位相歪の量）を制御するものである。
【０１０１】
クロック源９は、所定の周期のクロック信号を発生させ、当該クロック信号を、レベル検出部５や後述する２つの位相調整手段１０、１１のようにデジタル処理を行う各処理部（なお、本例では、２つのＤ／Ａ変換器７、８は除く）へ出力して供給する。
【０１０２】
位相調整手段１０は、制御部１２からの制御に従って、クロック源９から入力されるクロック信号の位相をずらしたクロック信号（タイミングをずらした信号）を生成し、当該クロック信号（タイミング信号）をＤ／Ａ変換器７へ出力する。
位相調整手段１１は、制御部１２からの制御に従って、クロック源９から入力されるクロック信号の位相をずらしたクロック信号（タイミングをずらした信号）を生成し、当該クロック信号（タイミング信号）をＤ／Ａ変換器８へ出力する。
【０１０３】
制御部１２は、例えばデジタル信号処理器（ＤＳＰ）から構成されている。そして、制御部１２は、レベル検出部５から入力される検出結果（検出されたレベル）に基づいて、可変減衰器２により当該検出結果に応じた振幅変化量を実現するためのデジタル制御信号をＤ／Ａ変換器７へ出力するとともに、可変移相器３により当該検出結果に応じた位相変化量を実現するためのデジタル制御信号をＤ／Ａ変換器８へ出力する。
【０１０４】
具体的には、増幅器４の非線型特性では、入力信号のレベルに対して出力信号のレベルが線型ではないこと（ＡＭ−ＡＭ変換）から振幅歪が発生するとともに、入力信号のレベルに対して出力信号の位相が線型ではないこと（ＡＭ−ＰＭ変換）から位相歪が発生し、発生する振幅歪の量や位相歪の量は増幅器４により増幅される信号のレベルに依存して変化する。そこで、制御部１２は、増幅器４により増幅される信号のレベルを反映するレベルであるレベル検出部５による検出結果に基づいて、増幅器４で発生する振幅歪を打ち消す量の振幅歪を可変減衰器２により発生させるとともに、増幅器４で発生する位相歪を打ち消す量の位相歪を可変移相器３により発生させる。
【０１０５】
なお、一例として、増幅器４で発生する振幅歪を補償するための補正振幅歪特性（前記振幅歪とは逆の特性）や増幅器４で発生する位相歪を補償するための補正位相歪特性（前記位相歪とは逆の特性）は予め計算（或いは測定等）されており、例えばレベル検出部５による検出結果の値に対して振幅歪に関する制御値及び位相歪に関する制御値を対応付けて記憶した補正テーブルが制御部１２のメモリに格納されている。この場合、制御部１２は、レベル検出部５から入力される検出結果の値（デジタル化されたレベル情報）に対応した振幅歪に関する制御値及び位相歪に関する制御値を補正テーブルから読み出して、これら２つの制御値をそれぞれ可変減衰器２を制御するためのデジタル制御信号及び可変移相器３を制御するためのデジタル制御信号としてそれぞれのＤ／Ａ変換器７、８へ出力する。
【０１０６】
また、制御部１２では、例えば歪抽出手段６から入力される信号から歪成分（使用帯域外の信号成分）のレベル（例えば電力レベル）を検出して、当該検出されるレベルが小さく（好ましくは、最小と）なるように（つまり、歪補償量が大きくなるように）上記した補正テーブルの内容を更新することもでき、これにより、歪補償の精度を向上させることができる。また、このように補正すべき値（補正テーブルの内容）を適応的に更新することができることから、例えば温度特性の変化や経年変化によって生じる微小な遅延時間の誤差に対処することが可能なプリディストーションを提供することもできる。
【０１０７】
また、制御部１２は、上記した各位相調整手段１０、１１に対して制御信号を出力することにより、当該各位相調整手段１０、１１により行われる（クロック信号の）位相調整を制御する。この場合、本例の制御部１２では、上記した歪抽出手段６から入力される信号から検出される歪成分のレベルが小さく（好ましくは、最小と）なるように、前記位相調整を制御する。
【０１０８】
ここで、本発明の特徴的な構成部分である上記した２つの位相調整手段１０、１１について詳しく説明する。
すなわち、上記従来例で示したのと同様に、本例においても、デジタル領域におけるプリディストーションの準備時間の間、遅延手段１では送信信号が遅延させられる。理想的には、送信信号を構成する任意の信号部分に関して、当該信号部分が遅延手段１を介して可変減衰器２や可変移相器３に入力されるタイミングと、当該信号部分のレベルに基づいて制御部１２により可変減衰器２や可変移相器３が制御されるタイミングとは同時刻であることが要求される。本例では、遅延手段１による遅延時間の誤差が比較的大きいことから、このような（微小な）タイミングの調整を２つの位相調整手段１０、１１により行う。
【０１０９】
具体的には、一般に、デジタル回路及びアナログインタフェースであるＡ／Ｄ変換器やＤ／Ａ変換器には、クロックが供給される。
一例として、８０ＭＨｚのクロック信号がクロック源９から各ブロックへ分配されて供給されているとすると、当該クロック信号の周期が１２．５ｎｓｅｃであることから、（正転クロック信号のみでは）１２．５ｎｓｅｃ単位でしか（相対）遅延時間の調整をすることができない。また、例えばインバータを用いて反転クロック信号を生成して利用すると６．２５（＝１２．５／２）ｎｓｅｃ単位での制御が可能となるが、いずれにしても、６．２５ｎｓｅｃ単位での遅延時間調整が限界である。
【０１１０】
しかしながら、上記課題で述べたように、一例として、本件の発明者らが想定した増幅装置（なお、一例であって、本発明は、ここで挙げる例に限られない）を検討した結果によると、実際のプリディストーションにおける遅延時間の調整としては、５００ｐｓｅｃ程度の単位で遅延時間を調整することが必要となる。
【０１１１】
そこで、本例の増幅装置では、２つの位相調整手段１０、１１を備えており、それぞれの位相調整手段１０により、クロック源９からのクロック信号とは独立な位相のクロック信号を生成する。つまり、本例では、クロック源９から出力されるクロック信号が各位相調整手段１０、１１に入力され、各位相調整手段１０、１１では当該クロック信号の位相が微妙（微小）に調整されて各Ｄ／Ａ変換器７、８へ供給される。
【０１１２】
本例では、このような構成によって、例えば遅延手段１による遅延時間が短すぎたり長すぎたりするような場合であっても、制御部１２からの制御信号で各位相調整手段１０、１１を制御することにより、比較的容易に遅延時間（可変減衰器２や可変移相器３の制御タイミング）を微妙（微小）に補正することが可能である。
【０１１３】
そして、この結果として、送信信号を構成する各信号部分に対してプリディストーション処理を行うべきタイミングに正しくプリディストーション処理を実行することができ、これにより、増幅器４の出力信号中に残留して含まれる帯域外漏洩電力を十分に低減させることができる。また、従来では、例えば熟練者が半日近くもかけて上記した遅延時間を微妙（微小）に調整することもあったが、本例の増幅装置では、このような微調整が（例えば制御部１２により自動的に）容易に実現される。
【０１１４】
なお、本例では、好ましい態様として、２つのＤ／Ａ変換器７、８のそれぞれに対して独立に、処理タイミングの調整が行われている。これに対して、例えばデジタル回路の入力段となるＡ／Ｄ変換時（例えばレベル検出部５からの検出結果の出力時など）にタイミング調整が行われる構成では、２つのＤ／Ａ変換器７、８のいずれかに適するようにタイミングを与えることは可能だが、２つのＤ／Ａ変換器７、８のそれぞれに適した（異なる）タイミングを与えることはできない。
【０１１５】
つまり、本例の構成では、可変減衰器２や可変移相器３の直前に設けられている２つのＤ／Ａ変換器７、８のそれぞれに関して遅延時間の調整が（同時に）行われるため、例えばデジタル回路中での線路差による遅延時間を調整することが可能であり、これにより、各Ｄ／Ａ変換器７、８までの経路による微妙（微小）な時間差を吸収してなくすことが可能である。
【０１１６】
また、本例の構成では、遅延手段１から出力される信号が可変減衰器２により処理されるタイミングと当該信号が可変移相器３により処理されるタイミングとの間にはずれ（オフセット時間）があるため、例えば、各Ｄ／Ａ変換器７、８に与えられるクロック信号（タイミング信号）の位相が当該ずれに相当する分だけずらされるのが好ましい。
【０１１７】
次に、上記した各位相調整手段１０、１１の具体的な回路構成例や動作例を示す。なお、本例では、各位相調整手段１０、１１の回路構成としては同様な構成が用いられるため、以下では、一方の位相調整手段１０を代表させて、これらの回路構成例を示す。
【０１１８】
図２には、位相調整手段１０の回路構成の一例を示してあり、この位相調整手段１０は、可変（利得）増幅器２１とリミッタ２２とを直列に接続して構成されている。
可変増幅器２１は、制御部１２から入力される制御信号（例えば制御電圧）に応じて利得（ゲイン）が変化する特性を有しており、クロック源９から入力されるクロック信号を制御部１２により制御される利得で増幅し、当該増幅信号をリミッタ２２へ出力する。
【０１１９】
リミッタ２２は、例えば（固定的に設定された）所定の閾値以上のレベルを有する信号が入力される場合に当該信号のレベルを全て同一のレベル（例えば当該閾値に相当するレベル）として出力する特性を有しており、可変増幅器２１から入力される増幅信号のレベルを当該特性により制限し、当該制限した増幅信号をＤ／Ａ変換器７（位相調整手段１１に関してはＤ／Ａ変換器８）へ出力する。
【０１２０】
図３を参照して、上記図２に示した回路の動作例を示す。なお、同図（ａ）〜同図（ｄ）中のグラフでは、横軸は時刻を示しており、縦軸は信号の電圧レベルを示している。
具体的に、同図（ａ）には、クロック源９から出力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）には、可変増幅器２１により増幅されたクロック信号の波形の一例を示してある。
【０１２１】
また、同図（ｃ）には、増幅されたクロック信号がリミッタ２２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ２２に設定された閾値の一例を示してある。同図（ｄ）に示されるように、リミッタ２２の閾値以上のレベルとなる入力信号は全て所定のレベル（オン状態）にクリップされるため、リミッタ２２からは矩形波の信号が出力される。
【０１２２】
また、同図（ｄ）には、同図（ｃ）に示した場合と比べて可変増幅器２１の利得が低く制御された場合に関して、増幅されたクロック信号がリミッタ２２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ２２に設定された閾値（同図（ｃ）の場合と同じ値）の一例を示してある。
【０１２３】
同図（ｄ）に示されるように、可変増幅器２１の利得が比較的低い場合には、リミッタ２２に入力される正弦波のレベルが相対的に或る程度大きくなったところでそのレベルがクリップされる。このように、可変増幅器２１の利得を変化させると、リミッタ２２から出力される信号がオン状態となる時間の幅が当該利得に応じて変化する。
【０１２４】
例えば、同図（ｃ）及び同図（ｄ）中に破線で示したように、可変増幅器２１の利得が異なる２つの場合に関してリミッタ２２により増幅信号のレベルがクリップされる時間を比較すると、リミッタ２２から出力される信号の位相が当該利得に応じてずれることになる。
【０１２５】
本例では、制御部１２により可変増幅器２１の利得（つまり、増幅後のクロック信号の電圧レベル）を制御して、位相が変移させられたクロック信号（タイミング信号）を生成して当該信号をＤ／Ａ変換器７の入力クロックとして用いることにより、当該Ｄ／Ａ変換器７の動作タイミングを（微）調整することが可能である。つまり、Ｄ／Ａ変換器７は例えば入力されるクロック信号の立ち上がり（或いは、立ち下がり）のタイミングで動作することから、当該Ｄ／Ａ変換器７から（アナログ）制御信号が出力されるタイミングを微妙（微小）に変移させて調整することが可能となる。
【０１２６】
以上のように、上記図２に示したような位相調整手段１０、１１の構成では、制御部１２から可変増幅器２１の利得を制御することにより、種々な位相を有するクロック信号（タイミング信号）を生成することができ、これにより、遅延時間を微妙（微小）に調整することができる。
【０１２７】
また、図４には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、増幅器３１と比較器（コンパレータ）３２とを直列に接続して構成されている。
増幅器３１は、例えば出力信号の（電圧）レベルが一定となる（例えば増幅のゲインが一定である）特性を有しており、クロック源９から入力されるクロック信号を増幅し、当該増幅信号を比較器３２へ出力する。
【０１２８】
なお、上記のような特性を有する増幅器３１は一般にバッファと呼ばれており、このような増幅器３１は、例えば位相調整手段１０がクロック源９から物理的に近い位置に配置されるという条件や、位相調整手段１０への入力信号（本例では、クロック源９からのクロック信号）に減衰が生じないという条件等が満たされる場合には、回路構成中から省略することが可能である。
【０１２９】
比較器３２は、増幅器３１から出力される増幅信号を入力するとともに、制御部１２から出力される制御信号を入力し、これら２つの信号のレベルの大小を比較して、当該比較結果を“１”値（例えば、Ｈｉｇｈレベル）と“０”値（例えば、Ｌｏｗレベル）とから成る信号としてＤ／Ａ変換器７へ出力する。
【０１３０】
具体的には、本例では、制御部１２から比較器３２に入力される制御信号の（電圧）レベルは当該比較器３２における閾値として用いられており、当該比較器３２では、増幅器３１から入力される信号の（電圧）レベルが当該閾値以上である場合にオン信号（本例では、“１”値の信号）を出力する一方、当該レベルが当該閾値未満である場合にオフ信号（本例では、“０”値の信号）を出力する。
【０１３１】
また、図５には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、増幅器４１とリミッタ４２とを直列に接続して構成されている。
増幅器４１は、例えば出力信号の（電圧）レベルが一定となる（例えば増幅のゲインが一定である）特性を有しており、クロック源９から入力されるクロック信号を増幅し、当該増幅信号をリミッタ４２へ出力する。
なお、上記図４に示した回路構成に関して述べたのと同様に、このような増幅器４１は、所定の条件が満たされる場合には、回路構成中から省略することが可能である。
【０１３２】
リミッタ４２は、制御部１２から入力される制御信号に応じて閾値が変化する特性を有するとともに、当該閾値以上のレベルを有する信号が入力される場合に当該信号のレベルを全て同一のレベル（例えば当該閾値に相当するレベル）として出力する特性を有しており、増幅器４１から入力される増幅信号のレベルを当該特性により制限し、当該制限した増幅信号をＤ／Ａ変換器７へ出力する。
【０１３３】
具体的には、本例では、制御部１２からの制御（電圧）によりリミッタ４２の閾値が変化させられ、当該リミッタ４２では、増幅器４１から入力される信号の（電圧）レベルが当該閾値以上である場合に、当該レベルを制限して所定の（電圧）レベルのオン信号（本例では、“１”値の信号）を出力する。
【０１３４】
図６を参照して、上記図４や上記図５に示した回路の動作例を示す。ここで、上記図４に示した回路の動作と上記図５に示した回路の動作とは同様な特徴を有するため、ここでは、これら２つの回路の動作例をまとめて説明する。なお、同図（ａ）〜同図（ｇ）中では、横方向は時刻を示しており、縦方向は信号の電圧レベルを示している。また、同図（ｆ）及び同図（ｇ）については後述する。
【０１３５】
具体的に、同図（ａ）には、クロック源９から出力されて増幅器（増幅器３１や増幅器４１）に入力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）や同図（ｄ）には、増幅器（増幅器３１や増幅器４１）により増幅された（例えば固定的に設定された多少のゲインが与えられた）クロック信号の波形の一例を示してある。
【０１３６】
また、同図（ｃ）や同図（ｅ）には、（比較器３２やリミッタ４２の）閾値を（同図（ｃ）と同図（ｄ）とで）変化させた場合に、位相調整手段１０（比較器３２やリミッタ４２）からＤ／Ａ変換器７へ出力される信号の波形の一例を実線で示してあり、また、説明の便宜上から、増幅器（増幅器３１や増幅器４１）により増幅されたクロック信号の波形の一例を点線で示してあるとともに、（比較器３１やリミッタ４１に）設定された閾値の一例を点線で示してある。
【０１３７】
同図（ｃ）や同図（ｅ）に示されるように、上記図４や上記図５に示したような位相調整手段１０、１１の構成では、制御部１２から比較器３２の閾値やリミッタ４２の閾値を制御することにより、種々な位相を有するクロック信号（タイミング信号）を生成することができ、これにより、遅延時間を微妙（微小）に調整することができる。つまり、この例では、増幅器（増幅器３１や増幅器４１）での利得を変化させるのではなく、後段の比較器３２へのリファレンス電圧の値（閾値）や、後段のリミッタ４２の閾値を変化させることにより、クロック信号の位相を変化させることができる。
【０１３８】
また、図７には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、可変（利得）増幅器５１とリミッタ５２とフリップフロップ（Ｄ−ＦＦ）５３とセレクタ５４とを直列に接続して構成されている。
【０１３９】
このような回路構成では、フリップフロップ５３によりクロック信号（タイミング信号）のデューティを制御することなどが実現される。つまり、上述のように、Ｄ／Ａ変換器７、８は、入力されるクロック信号（タイミング信号）の立ち上がりや立ち下がりで動作するが、現実のＤ／Ａ変換器においては、例えば入力クロックのＨｉｇｈレベル領域やＬｏｗレベル領域に対して最低必要時間（デューティ）が規定されているものがある。この場合、例えば上記図２や上記図４や上記図６に示したような回路構成では、デューティが変動してしまうことから位相調整手段１０により変移可能な位相が制限されてしまうことが生じ得る。そこで、本構成では、上述のようにフリップフロップ５３によりデューティを整形する。
【０１４０】
可変増幅器５１の機能や動作は例えば上記図２に示した可変増幅器２１の機能や動作と同様であり、可変増幅器５１は、クロック源９から入力されるクロック信号を制御部１２により制御される利得で増幅し、当該増幅信号をリミッタ５２へ出力する。
【０１４１】
リミッタ５２の機能や動作は例えば上記図２に示したリミッタ２２の機能や動作と同様であり、リミッタ５２は、可変増幅器５１から入力される増幅信号のレベルを所定の閾値をもって制限し、当該制限した増幅信号をフリップフロップ５３へ出力する。
【０１４２】
フリップフロップ５３は、２つの入力端と２つの出力端を有しており、リミッタ５２から出力される信号を一方の入力端から入力するとともに、一方の出力端（反転信号の出力端）から出力される反転信号を他方の入力端から入力し、当該一方の出力端から当該他方の入力端及びセレクタ５４へ当該反転信号を出力するとともに、他方の出力端からセレクタ５４へ正転信号を出力する。
【０１４３】
ここで、上記した正転信号は、例えばリミッタ５２からフリップフロップ５３に入力される信号のデューティが当該フリップフロップ５３により変化させられた信号であり、また、上記した反転信号は、更に当該信号のオンオフが反転させられた信号である。
また、フリップフロップ５３は、一般にデューティを５０％にするために利用されており、本例のような構成では、後述する図８を用いて示すように、クロック信号（タイミング信号）のデューティを５０％にすることができる。
【０１４４】
セレクタ５４は、２つの入力端と１つの出力端を有しているとともに、制御部１２からの制御信号に応じていずれか一方の入力端から入力される信号（のみ）を選択的に出力端から出力するように出力信号を切り替える機能を有している。そして、セレクタ５４は、フリップフロップ５３の前記一方の出力端から出力される反転信号を一方の入力端から入力するとともに、当該フリップフロップ５３の前記他方の出力端から出力される正転信号を他方の入力端から入力し、制御部１２からの制御に従って、当該反転信号或いは当該正転信号のいずれか一方をＤ／Ａ変換器７へ出力する。
【０１４５】
図８を参照して、上記図７に示した回路の動作例を示す。なお、同図（ａ）〜同図（ｇ）中では、横方向は時刻を示しており、縦方向は信号の電圧レベルを示している。
具体的に、同図（ａ）には、クロック源９から出力されて可変増幅器５１に入力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）や同図（ｄ）には、（同図（ｂ）と同図（ｄ）とで）異なる利得を用いて可変増幅器５１により増幅されたクロック信号の波形の一例を示してある。
【０１４６】
また、同図（ｃ）や同図（ｅ）には、それぞれ同図（ｂ）や同図（ｄ）と対応して、増幅されたクロック信号がリミッタ５２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ５２に設定された閾値の一例を点線で示してある。
【０１４７】
同図（ｃ）や同図（ｅ）に示されるように、可変増幅器５１の利得を変化させると、生成されるクロック信号（タイミング信号）の位相が変化すると同時に、当該クロック信号のデューティが変化してしまう。
【０１４８】
そこで、本例では、フリップフロップ５３により、クロック信号（タイミング信号）のデューティを５０％にする。
具体的に、同図（ｆ）には、リミッタ５２から出力される信号の波形の一例を示してあり、この段階では、当該信号のデューティは可変増幅器５１から出力される信号の（電圧）レベルに依存して種々な値となる。
【０１４９】
同図（ｇ）には、フリップフロップ５３から例えば正転信号として出力される信号の波形の一例を実線で示してあるとともに、説明の便宜上から、当該フリップフロップ５３の前記一方の入力端に入力される信号の波形の一例（同図（ｆ）に示したもの）を点線で示してある。同図（ｇ）に示されるように、フリップフロップ５３から信号が出力される段階では、当該信号のデューティは５０％となっている。つまり、フリップフロップ５３では、例えばリミッタ５２から入力される信号の各立ち上がりの時点でオンオフを繰り返す信号を出力し、このような信号のデューティは５０％となる。
【０１５０】
また、本例では、位相調整手段１０、１１から出力されるクロック信号（タイミング信号）の立ち上がり時間（或いは、立ち下がり時間）を変移させることで当該信号の位相を変移させているが、上記したフリップフロップ５３までの回路構成では、位相を１８０°以上変移させることは難しい。
【０１５１】
そこで、本例では、セレクタ５４により、クロック信号（タイミング信号）の位相を例えば３６０°の範囲で制御することを可能とする。
つまり、本例では、一般にフリップフロップ５３からは互いに立ち上がり時間と立ち下がり時間とが反転した正転信号及び反転信号が出力されることを利用しており、具体的には、制御部１２によりセレクタ５４を制御して当該正転信号と当該反転信号とのいずれか一方を当該セレクタ５４から出力することにより、広い範囲での位相調整を実現することができる。
【０１５２】
なお、上記図７に示したような回路構成では、上記図８（ｇ）に示されるように各位相調整手段１０、１１から出力されるクロック信号（タイミング信号）の周期が当該各位相調整手段１０、１１に入力される（クロック源９からの）クロック信号の周期の２倍となるため、例えばＤ／Ａ変換器７、８の入力クロックに必要とされる所要レートの２倍の速度（つまり、半分の周期）を有するクロック信号を出力するクロック源９が用いられる。具体例として、Ｄ／Ａ変換器７、８によるＤ／Ａ変換のレートが８０ＭＨｚであれば、１６０ＭＨｚのクロック信号を出力するクロック源９が用いられる。
【０１５３】
また、上記図７では、上記図２に示したのと同様な回路構成にフリップフロップ５３やセレクタ５４を追加した構成を示したが、これと同様に、例えば上記図４に示した比較器３２の後段や上記図５に示したリミッタ４２の後段にフリップフロップを備えてクロック信号（タイミング信号）のデューティを調整することも可能であり、また、更に、例えばフリップフロップの後段にセレクタを備えて当該クロック信号に関して調整可能な位相範囲を拡大することも可能である。
【０１５４】
なお、上記図６（ｆ）には、例えば上記図８（ｆ）に示したのと同様に、比較器３２やリミッタ４２から出力される信号の波形の一例を示してあり、また、上記図６（ｇ）には、例えば上記図８（ｇ）に示したのと同様に、当該信号のデューティがフリップフロップにより５０％に変換された信号の波形の一例を実線で示してあるとともに、当該変換前の信号の波形の一例（図６（ｆ）に示したもの）を点線で示してある。
【０１５５】
次に、図９を参照して、各位相調整手段１０、１１を制御部１２により制御して（相対）遅延時間を調整する仕方の一例として、摂動法を示す。
すなわち、本例のプリディストーションによる歪補償は、（増幅器４の）被増幅信号の包絡線に合わせて行われる。このように、測定された包絡線に合わせた歪補償を被増幅信号に対して行う場合には、歪補償の制御系（制御部１２やＤ／Ａ変換器７、８側の系）と被増幅信号が流れる主信号系（可変減衰器２や可変移相器３側の系）との間の（相対的な）遅延時間を調整することが必要である。
【０１５６】
仮に、上記した遅延時間の調整が不完全であれば、その影響により、最終段に備えられた増幅器４から出力される信号中に歪成分が残存することになる。そして、このような歪成分の有無などは例えばスペクトルアナライザ等を用いて容易に判断することが可能であり、本例の制御部１２では、歪抽出手段６を用いて当該歪成分の量をモニタすることにより、遅延時間の存在に起因した歪残存量を検出している。
【０１５７】
以下で、上記のような遅延時間を調整する仕方の一例として、摂動法による調整例を示す。
具体的には、摂動法では、次の（１）〜（４）の処理を繰り返して行うことにより、遅延時間を調整する。
【０１５８】
（１）現時点での遅延時間Ｔ（後述する（４）の処理の後には、Ｔ＝Ｔ’）における上記した歪成分の量をＰ０として保存する。
（２）遅延時間を（＋τ）だけ調整し（つまり、遅延時間を更に遅らせて（Ｔ＋τ）とし）、その時の歪成分の量をＰ＋として保存する。
（３）上記（２）の処理と共に、遅延時間を（−τ）だけ調整し（つまり、遅延時間を進ませて（Ｔ−τ）とし）、その時の歪成分の量をＰ−として保存する。
（４）上記した歪量Ｐ＋と上記した歪量Ｐ−との大小を比較して、これらの中で小さい方の歪量（Ｐ＋、或いは、Ｐ−）に対応した遅延時間を新たな遅延時間Ｔ’（Ｔ’＝Ｔ＋τ、或いは、Ｔ’＝Ｔ−τ）として保存する。
【０１５９】
上記した（１）〜（４）の処理を繰り返して行うと、更新される遅延時間Ｔが最適な状態に近づいていき、上記した歪量Ｐ０と上記した歪量Ｐ＋、Ｐ−との差が小さくなっていく。
また、例えば上記した歪量Ｐ０と上記した歪量Ｐ＋、Ｐ−との差が小さくなる度に、上記（２）の処理や上記（３）の処理で用いられる調整時間を（±τ）から（±τ／２）等へと変更して当該調整時間を半減していくようにすると、遅延時間の調整をアダプティブに行うことが可能となって好ましい。
【０１６０】
ここで、上記図９には、摂動法により遅延時間を調整するイメージの一例を示してあり、同図中の横軸は（相対）遅延時間を示しており、上方向の縦軸は歪成分の量を示しており、下方向の縦軸は経過時間を示している。また、同図には、残存する遅延時間に起因して生じる歪成分（歪抽出手段６により抽出される歪成分）の量を示す曲線Ｐを示してあり、当該歪成分量が最小となる位置で遅延時間がゼロとなる。
【０１６１】
具体例として、摂動法では、まず、現時点での遅延時間Ｔの位置を開始点として設定する（同図中の▲１▼）。
次いで、次の経過時間において、遅延時間（Ｔ＋τ）の位置の歪量と遅延時間（Ｔ−τ）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ）を更新後の遅延時間Ｔ’として選択する（同図中の▲２▼）。
【０１６２】
次いで、次の経過時間において、遅延時間（Ｔ＋τ＋τ）の位置の歪量と遅延時間（Ｔ＋τ−τ）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ＋τ）を更新後の遅延時間Ｔ’として選択する（同図中の▲３▼）。
【０１６３】
そして、更新される遅延時間が最適な遅延時間（ゼロ）に近づいてきて歪成分量が収束してきたことを判定したことに応じて、次の経過時間では、遅延時間（Ｔ＋τ＋τ＋τ／２）の位置の歪量と遅延時間（Ｔ＋τ＋τ−τ／２）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ＋τ−τ／２）を更新後の遅延時間Ｔ’として選択する（同図中の▲４▼）。
以上のような処理を繰り返して行うことにより、更新される遅延時間を次第に最適な遅延時間（ゼロ）に近づけることができる。
【０１６４】
なお、上記手段で述べたように、遅延時間は、例えば［１／｛キャリア周波数間隔×キャリア数×ｎ｝］秒以内の時間誤差（つまり、本例では、最適な遅延時間であるゼロからの差）で調整されるのが好ましい。ここで、キャリア周波数間隔やキャリア数は本例の増幅装置により処理される送信信号に関する値が用いられ、また、ｎとしては８以上の正の数が設定される。また、（キャリア周波数間隔×キャリア数）は送信信号の帯域に相当する。
【０１６５】
以上のように、本例の増幅装置に備えられたプリディストータでは、増幅器４により増幅する送信信号に対して可変減衰器２や可変移相器３により発生させる歪（振幅歪や位相歪）の量を制御するタイミングを位相調整手段１０、１１により調整することにより、当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【０１６６】
具体的には、例えば微小な遅延時間の存在に起因してプリディストーションが正常に行われないようなことを回避することができ、また、例えば従来において長時間を要していた微小遅延時間の調整処理を短時間で行うことが可能となり、また、これらの結果として、例えば装置のコストを低減させることも可能である。
【０１６７】
ここで、本例では、増幅器４が本発明に言う（歪補償対象となる）増幅器に相当する。
また、本例では、可変減衰器２や可変移相器３の機能により、本発明に言う歪発生手段が構成されている。なお、本例では、可変減衰器２や可変移相器３により、外部から入力されるアナログ制御信号に応じて発生させる歪の量が変化する回路が構成されている。
【０１６８】
また、本例では、レベル検出部５の機能により、本発明に言う信号レベル検出手段が構成されている。
また、本例では、制御部１２や２つのＤ／Ａ変換器７、８の機能により、本発明に言う歪量制御手段が構成されている。
また、本例では、クロック源９や２つの位相調整手段１０、１１の機能により、本発明に言う制御タイミング調整手段が構成されている。
【０１６９】
また、本例では、２つのＤ／Ａ変換器７、８の機能により、本発明に言うＤ／Ａ変換手段が構成されている。
また、本例では、クロック源９の機能により、本発明に言うクロック信号発生手段が構成されている。
また、本例では、２つの位相調整手段１０、１１がタイミングを調整したクロック信号（タイミング信号）を生成する機能により、本発明に言うタイミング信号生成手段が構成されている。
【０１７０】
次に、本発明の第２実施例に係る（歪補償）増幅装置を図１０を参照して説明する。
なお、本例の増幅装置は、本発明に係る歪補償装置の一実施例であるプリディストータを備えており、このプリディストータによりプリディストータ型歪補償方式を用いて増幅器で発生する歪を補償する。
【０１７１】
上記図１０には、本例のプリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してある。なお、この増幅装置は、例えば移動無線通信システムの基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【０１７２】
同図に示されるように、本例の増幅装置には、遅延手段６１と、可変減衰器６２と、可変移相器６３と、増幅器６４と、レベル検出部６５と、歪抽出手段６６と、２つのメモリ６７、６８と、２つのＤ／Ａ変換器６９、７０と、クロック源７１と、２つの位相調整手段７２、７３と、制御部７４とが備えられている。
【０１７３】
ここで、本例の増幅装置の構成は、可変減衰器６２や可変移相器６３を制御するためのメモリ６７、６８が制御部７４の外部に設けられているといった点を除いては、例えば上記第１実施例の図１に示した増幅装置の構成と同様である。このため、以下では、上記第１実施例の図１に示した増幅装置と同様な構成部分については詳しい説明を省略し、当該増幅装置とは異なる構成部分について詳しく説明する。
【０１７４】
すなわち、本例の増幅装置では、可変減衰器６２を制御するための構成として、メモリ６７が制御部７４とＤ／Ａ変換器６９との間に設けられているとともに、可変移相器６３を制御するための構成として、メモリ６８が制御部７４とＤ／Ａ変換器７０との間に設けられている。また、本例の増幅装置では、レベル検出部６５により信号のレベルを検出した結果がデジタル値として２つのメモリ６７、６８へ出力される。
【０１７５】
一方のメモリ６７は、可変減衰器６２を制御するためのルックアップテーブル（ＬＵＴ：Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を有しており、このルックアップテーブルには、レベル検出部６５から出力される（検出結果の）デジタル値と、可変減衰器６２で発生させる振幅歪を制御するための（デジタル）制御値とが対応付けられて格納されている。ここで、制御値としては、当該制御値と対応付けられるデジタル値（検出結果）が得られた場合に増幅器６４で発生する振幅歪をプリディストーションにより補償することができる振幅歪（前記振幅歪とは逆特性の振幅歪）を実現する値が、例えば予め計算（或いは測定等）されて格納されている。
【０１７６】
同様に、他方のメモリ６８は、可変移相器６３を制御するためのルックアップテーブル（ＬＵＴ）を有しており、このルックアップテーブルには、レベル検出部６５から出力される（検出結果の）デジタル値と、可変移相器６３で発生させる位相歪を制御するための（デジタル）制御値とが対応付けられて格納されている。ここで、制御値としては、当該制御値と対応付けられるデジタル値（検出結果）が得られた場合に増幅器６４で発生する位相歪をプリディストーションにより補償することができる位相歪（前記位相歪とは逆特性の位相歪）を実現する値が、例えば予め計算（或いは測定等）されて格納されている。
【０１７７】
このように、上記した一方のメモリ６７は補正ＡＭ−ＡＭ特性を記憶するルックアップテーブルを有しているとともに、上記した他方のメモリ６８は補正ＡＭ−ＰＭ特性を記憶するルックアップテーブルを有している。そして、これらのルックアップテーブルは、レベル検出部６５から入力されるデジタル値（検出結果）をアドレスとして、当該入力アドレスと対応した記憶値（制御値）をそれぞれのＤ／Ａ変換器６９、７０へ出力する処理を実行し、本例では、このような処理により、可変減衰器６２や可変移相器６３による歪発生量が制御される。
【０１７８】
なお、本例のＤ／Ａ変換器６９、７０は、それぞれのメモリ６７、６８から入力されるデジタル制御信号をアナログ制御信号へ変換して、当該アナログ制御信号を可変減衰器６２や可変移相器６３へ出力する。
【０１７９】
また、本例では、例えば抽出手段６６を用いて検出される歪成分のレベルに基づいて、上記した各メモリ６７、６８の記憶内容が制御部７４により適応的に書き換えられる構成としており、このような構成により、例えば温度特性の変化や経年変化によって生じる微小な遅延時間の誤差に対処することが可能なプリディストーションを実現することができる。
【０１８０】
以上のように、本例の増幅装置では、可変減衰器６２や可変移相器６３を制御するためのメモリ６７、６８が制御部７４とは別個な構成とされて当該制御部７４の外部に配置されているため、当該メモリ６７、６８への高速なアクセスが可能となって、処理の効率を向上させることができる。
ここで、本例では、２つのメモリ６７、６８の機能により、本発明に言うメモリ手段が構成されている。
【０１８１】
一例として、本例の増幅装置では、８０ＭＨｚで動作するデジタル部を想定しているが、一般に、８０ＭＨｚ（１２．５ｎｓｅｃ）程度でのＤ／Ａ変換処理が必要となる場合には、制御部７４から直接的にアクセスすることが困難であることが生じ得る。なお、この理由は、制御部７４はデジタル信号処理器（ＤＳＰ）から構成されることが多く、デジタル信号処理器では入出力レート（外部ハードウエアのアクセススピード）として３０ＭＨｚ程度が限界だからである。
【０１８２】
これに対して、本例の増幅装置では、上述したように、メモリ６７、６８を制御部７４の外部に配置することで高速なアクセスが可能となり、例えば広帯域の送信信号を処理するような場合においても、微妙（微小）な位相調整（Ｄ／Ａ変換のタイミング調整）を容易に実現することができる。
【０１８３】
ここで、本発明に係る歪補償装置の構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。
例えば、プリディストーションを行うための可変減衰器と可変移相器との配置の順序は任意である。また、例えば、（歪補償の対象となる）増幅器の出力信号から歪成分の信号（誤差信号）を取得することを実現するための構成や、レベル検出部の構成としては、種々な構成が用いられてもよい。
【０１８４】
また、例えば、以上の実施例では示さなかったが、Ｄ／Ａ変換器と可変減衰器との間やＤ／Ａ変換器と可変移相器との間に低域通過フィルタ（ＬＰＦ）を備えて、これらのＤ／Ａ変換器からの出力信号を当該低域通過フィルタにより平滑化する構成が用いられてもよく、このような低域通過フィルタの有無は、例えば装置の使用状況等に応じて任意に設定されてもよい。
【０１８５】
また、本発明に係る歪補償装置の適用分野としては、必ずしも以上に示した分野に限られず、本発明は種々な分野に適用することが可能なものである。
一例として、本発明に係る歪補償装置は、デジタル処理を用いたプリディストータ型歪補償方式を採用する装置に適用することも可能であり、また、アナログ処理を用いたプリディストータ型歪補償方式を採用する装置に適用することも可能である。
【０１８６】
また、本発明に係る歪補償装置により行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭに格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピーディスクやＣＤ−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【０１８７】
【発明の効果】
以上説明したように、本発明に係る歪補償装置によると、例えば増幅器により増幅される信号に対して可変減衰器や可変移相器により発生させる振幅歪や位相歪の量を、当該増幅器により増幅される信号のレベルの検出結果に基づいて制御するに際して、当該増幅器で発生する歪が大きく補償されるように当該制御のタイミングを調整するようにしたため、当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図２】位相調整手段の回路構成例を示す図である。
【図３】位相調整手段の動作の一例を説明するための図である。
【図４】位相調整手段の回路構成例を示す図である。
【図５】位相調整手段の回路構成例を示す図である。
【図６】位相調整手段の動作の一例を説明するための図である。
【図７】位相調整手段の回路構成例を示す図である。
【図８】位相調整手段の動作の一例を説明するための図である。
【図９】摂動法により遅延時間を調整するイメージの一例を示す図である。
【図１０】本発明の第２実施例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図１１】従来例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図１２】歪が発生していない信号のスペクトラムの一例を示す図である。
【図１３】歪が発生した信号のスペクトラムの一例を示す図である。
【図１４】歪を補償した信号のスペクトラムの一例を示す図である。
【図１５】遅延時間が振幅歪の補正に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す図である。
【図１６】遅延時間が位相歪の補正に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す図である。
【符号の説明】
１、６１・・遅延手段、 ２、６２・・可変減衰器（アッテネータ）、
３、６３・・可変移相器、 ４、３１、４１、６４・・増幅器、
５、６５・・レベル検出部、 ６、６６・・歪抽出手段、
７、８、６９、７０・・Ｄ／Ａ変換器、 ９、７１・・クロック源、
１０、１１、７２、７３・・位相調整手段、 １２、７４・・制御部、
２１、５１・・可変増幅器、 ２２、４２、５２・・リミッタ、
３２・・コンパレータ、 ５３・・フリップフロップ、 ５４・・セレクタ、
６７、６８・・メモリ、
Claims (9)
- 増幅器で発生する歪を補償する歪補償装置において、
増幅器により増幅される信号に対して振幅と位相との少なくともいずれか一方の歪を発生させる歪発生手段と、
増幅器により増幅される信号のレベルを検出する信号レベル検出手段と、
信号レベル検出手段により検出されるレベルに基づいて歪発生手段により発生させる歪の量を制御する歪量制御手段と、
増幅器で発生する歪が大きく補償されるように、歪量制御手段により歪の量を制御するタイミングを調整する制御タイミング調整手段と、を備え、
歪発生手段は、外部から入力されるアナログ制御信号に応じて発生させる歪の量が変化する回路から構成されており、
歪量制御手段は、デジタル制御信号をアナログ制御信号へ変換して外部から入力されるタイミング信号に応じたタイミングで出力するＤ／Ａ変換手段を用いて構成されており、デジタル制御信号を当該Ｄ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪の量を制御し、
制御タイミング調整手段は、所定の周期のクロック信号を発生させるクロック信号発生手段と、当該クロック信号発生手段により発生させられるクロック信号からタイミングを調整したタイミング信号を生成するタイミング信号生成手段とを用いて構成されており、タイミング信号生成手段により生成されるタイミング信号をＤ／Ａ変換手段へ出力することにより、歪量制御手段により歪の量を制御するタイミングを調整することを特徴とする歪補償装置。 - 請求項１に記載の歪補償装置において、
歪量制御手段は、更に、信号のレベルと制御値とを対応付けて記憶するメモリ手段を用いて構成されており、信号レベル検出手段により検出されるレベルと対応した制御値を当該メモリ手段からデジタル制御信号としてＤ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪の量を制御することを特徴とする歪補償装置。 - 請求項１又は請求項２に記載の歪補償装置において、
タイミング信号生成手段は、クロック信号発生手段により発生させられるクロック信号を可変な利得で増幅する可変増幅器と、当該可変増幅器により増幅された信号のレベルが所定の閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタとを用いて構成されており、可変増幅器の利得を調整することでレベル制限のタイミングを調整したリミッタからの出力信号をタイミング信号とすることを特徴とする歪補償装置。 - 請求項１又は請求項２に記載の歪補償装置において、
タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合にオン信号を出力する一方、当該クロック信号のレベルが当該閾値未満である場合にオフ信号を出力するコンパレータを用いて構成されており、当該コンパレータの閾値を調整することでオンオフのタイミングを調整した当該コンパレータからの出力信号をタイミング信号とすることを特徴とする歪補償装置。 - 請求項１又は請求項２に記載の歪補償装置において、
タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタを用いて構成されており、当該リミッタの閾値を調整することでレベル制限のタイミングを調整した当該リミッタからの出力信号をタイミング信号とすることを特徴とする歪補償装置。 - 請求項３乃至請求項５のいずれか１項に記載の歪補償装置において、
タイミング信号生成手段は、更に、前記タイミングを調整した出力信号を入力して当該信号のデューティを変化させた信号を出力するフリップフロップを用いて構成されており、当該フリップフロップからの出力信号をタイミング信号とすることを特徴とする歪補償装置。 - 請求項３乃至請求項５のいずれか１項に記載の歪補償装置において、
タイミング信号生成手段は、更に、前記タイミングを調整した出力信号を入力して当該信号のデューティを変化させた信号及び当該信号のオンオフを反転させた信号を出力するフリップフロップと、当該フリップフロップから出力される２つの信号から一方を選択して出力するセレクタとを用いて構成されており、当該セレクタからの出力信号をタイミング信号とすることを特徴とする歪補償装置。 - 請求項１乃至請求項７のいずれか１項に記載の歪補償装置において、
信号を無線により送信する無線送信装置に設けられて、当該無線送信装置による送信対象となる信号を増幅する増幅器で発生する歪を補償し、
制御タイミング調整手段は、当該送信対象となる信号の帯域をオーバサンプリング数倍した値の逆数値以下の秒の誤差で、歪量制御手段により歪の量を制御するタイミングを調整することを特徴とする歪補償装置。 - 増幅器で発生する歪を補償する歪補償装置において、
増幅器により増幅される信号に対して振幅と位相との少なくともいずれか一方の歪を発生させる歪発生手段と、
増幅器により増幅される信号のレベルを検出する信号レベル検出手段と、
信号レベル検出手段により検出されるレベルに基づいて歪発生手段により発生させる歪の量を制御する歪量制御手段と、
増幅器で発生する歪が大きく補償されるように、歪量制御手段により歪の量を制御するタイミングを調整する制御タイミング調整手段と、を備え、
信号を無線により送信する無線送信装置に設けられて、当該無線送信装置による送信対象となる信号を増幅する増幅器で発生する歪を補償し、
制御タイミング調整手段は、当該送信対象となる信号の帯域をオーバサンプリング数倍した値の逆数値以下の秒の誤差で、歪量制御手段により歪の量を制御するタイミングを調整することを特徴とする歪補償装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260214A JP3590571B2 (ja) | 2000-08-30 | 2000-08-30 | 歪補償装置 |
| US09/818,898 US6388518B1 (en) | 2000-08-30 | 2001-03-28 | Distortion compensation apparatus |
| EP01302986A EP1191685A3 (en) | 2000-08-30 | 2001-03-29 | Distortion compensation apparatus |
| US10/029,918 US6677820B2 (en) | 2000-08-30 | 2001-12-31 | Distortion compensation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260214A JP3590571B2 (ja) | 2000-08-30 | 2000-08-30 | 歪補償装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002194795A Division JP3606573B2 (ja) | 2002-07-03 | 2002-07-03 | 歪補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076785A JP2002076785A (ja) | 2002-03-15 |
| JP3590571B2 true JP3590571B2 (ja) | 2004-11-17 |
Family
ID=18748257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000260214A Expired - Fee Related JP3590571B2 (ja) | 2000-08-30 | 2000-08-30 | 歪補償装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6388518B1 (ja) |
| EP (1) | EP1191685A3 (ja) |
| JP (1) | JP3590571B2 (ja) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358974B (en) * | 2000-02-01 | 2002-07-17 | Wireless Systems Int Ltd | Distortion reduction |
| JP2002223129A (ja) * | 2001-01-25 | 2002-08-09 | Hitachi Kokusai Electric Inc | プリディストーション方式増幅器及び包絡線検出装置 |
| US6731694B2 (en) | 2001-08-07 | 2004-05-04 | Motorola, Inc. | Isolator eliminator for a linear transmitter |
| US6445249B1 (en) * | 2001-08-08 | 2002-09-03 | Motorola, Inc. | Modification of phase component of error signal to reduce variation of phase component of output signal of power amplifier |
| JP3643803B2 (ja) * | 2001-08-30 | 2005-04-27 | 株式会社日立国際電気 | 増幅装置 |
| JP2003078359A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Kokusai Electric Inc | 増幅装置 |
| US7218904B2 (en) * | 2001-10-26 | 2007-05-15 | Texas Instruments Incorporated | Removing close-in interferers through a feedback loop |
| JP2003168931A (ja) * | 2001-12-04 | 2003-06-13 | Nec Corp | 歪補償回路 |
| US7248642B1 (en) | 2002-02-05 | 2007-07-24 | Andrew Corporation | Frequency-dependent phase pre-distortion for reducing spurious emissions in communication networks |
| US7197085B1 (en) | 2002-03-08 | 2007-03-27 | Andrew Corporation | Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks |
| US7266159B2 (en) * | 2002-03-08 | 2007-09-04 | Andrew Corporation | Frequency-dependent magnitude pre-distortion on non-baseband input signals for reducing spurious emissions in communication networks |
| JP2003273659A (ja) * | 2002-03-15 | 2003-09-26 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
| US6657490B2 (en) * | 2002-03-28 | 2003-12-02 | Motorola, Inc. | Feedforward signal generation for combined amplifiers |
| JP4071526B2 (ja) * | 2002-04-10 | 2008-04-02 | 松下電器産業株式会社 | 非線形歪補償装置および送信装置 |
| US6990143B2 (en) * | 2002-04-25 | 2006-01-24 | Broadcom, Corp. | 50% duty-cycle clock generator |
| US8380143B2 (en) | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
| US8472897B1 (en) | 2006-12-22 | 2013-06-25 | Dali Systems Co. Ltd. | Power amplifier predistortion methods and apparatus |
| US8064850B2 (en) | 2002-05-01 | 2011-11-22 | Dali Systems Co., Ltd. | High efficiency linearization power amplifier for wireless communication |
| US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
| US6985704B2 (en) | 2002-05-01 | 2006-01-10 | Dali Yang | System and method for digital memorized predistortion for wireless communication |
| JP3502087B2 (ja) | 2002-05-14 | 2004-03-02 | 松下電器産業株式会社 | ハイブリッド歪補償方法およびハイブリッド歪補償装置 |
| WO2003103165A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 歪補償装置 |
| US7551905B2 (en) * | 2002-05-31 | 2009-06-23 | Fujitsu Limited | Distortion compensation apparatus |
| US7139327B2 (en) * | 2002-06-10 | 2006-11-21 | Andrew Corporation | Digital pre-distortion of input signals for reducing spurious emissions in communication networks |
| JP3872726B2 (ja) * | 2002-06-12 | 2007-01-24 | 富士通株式会社 | 送信増幅器 |
| JP4282955B2 (ja) * | 2002-07-02 | 2009-06-24 | 株式会社日立国際電気 | 歪み補償装置 |
| US7212584B2 (en) * | 2002-08-05 | 2007-05-01 | Hitachi Kokusai Electric Inc. | Distortion compensator |
| JP2004186020A (ja) * | 2002-12-04 | 2004-07-02 | Matsushita Electric Ind Co Ltd | 操作突起付可動接点体およびその操作突起の装着方法、ならびにこれを用いた操作パネル用スイッチ |
| US7231573B2 (en) * | 2002-12-20 | 2007-06-12 | Verigy Pte. Ltd. | Delay management system |
| US6812792B2 (en) * | 2003-01-02 | 2004-11-02 | Harris Corporation | Precorrection of a nonlinear amplifier |
| US7403573B2 (en) * | 2003-01-15 | 2008-07-22 | Andrew Corporation | Uncorrelated adaptive predistorter |
| JP2004312344A (ja) * | 2003-04-07 | 2004-11-04 | Hitachi Kokusai Electric Inc | 歪補償装置 |
| KR100553270B1 (ko) * | 2003-05-16 | 2006-02-20 | 주식회사 에이스테크놀로지 | 출력 레벨 자동 설정 중계기 및 출력 레벨 자동 설정 방법 |
| US7251293B2 (en) * | 2003-06-27 | 2007-07-31 | Andrew Corporation | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics |
| US6975167B2 (en) * | 2003-07-03 | 2005-12-13 | Icefyre Semiconductor Corporation | Adaptive predistortion for a transmit system with gain, phase and delay adjustments |
| US7409193B2 (en) * | 2003-07-03 | 2008-08-05 | Zarbana Digital Fund Llc | Predistortion circuit for a transmit system |
| US7026871B2 (en) * | 2003-07-03 | 2006-04-11 | Icefyre Semiconductor, Inc. | Adaptive predistortion for a transmit system |
| US7453952B2 (en) * | 2003-07-03 | 2008-11-18 | Saed Aryan | Predistortion circuit for a transmit system |
| US7259630B2 (en) * | 2003-07-23 | 2007-08-21 | Andrew Corporation | Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter |
| US7280612B2 (en) * | 2003-07-25 | 2007-10-09 | Zarbana Digital Fund Llc | Digital branch calibrator for an RF transmitter |
| US6885322B2 (en) * | 2003-08-05 | 2005-04-26 | Motorola, Inc. | Apparatus and method for transmitter phase shift compensation |
| JP3844352B2 (ja) * | 2003-08-07 | 2006-11-08 | 松下電器産業株式会社 | 送信装置 |
| US7372917B2 (en) * | 2004-08-25 | 2008-05-13 | Broadcom Corporation | Digital algorithm for on-line ACPR optimization in polar RF transmitters |
| US7023273B2 (en) * | 2003-10-06 | 2006-04-04 | Andrew Corporation | Architecture and implementation methods of digital predistortion circuitry |
| EP1690335A1 (en) * | 2003-10-20 | 2006-08-16 | THOMSON Licensing | A predistorter for use in a wireless transmitter |
| JP2005150932A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Kokusai Electric Inc | プリディスト−ション装置 |
| JP4467319B2 (ja) * | 2004-01-29 | 2010-05-26 | 株式会社日立国際電気 | プリディストータ |
| FI20040139A0 (fi) * | 2004-01-30 | 2004-01-30 | Nokia Corp | Elektroninen piiri |
| US7250815B2 (en) * | 2004-02-25 | 2007-07-31 | Intel Corporation | Amplifier distortion management apparatus, systems, and methods |
| EP1728329A4 (en) * | 2004-03-25 | 2007-03-28 | Optichron Inc | NONLINEAR FILTER REDUCED COMPLEXITY FOR LINEARIZING AN ANLOG / DIGITAL TRANSFER |
| JP4621245B2 (ja) * | 2004-03-25 | 2011-01-26 | オプティクロン・インコーポレーテッド | デジタル線形化システム |
| GB2414352A (en) * | 2004-05-18 | 2005-11-23 | Roke Manor Research | An adaptively-corrected RF pulse amplifier for a beam-steered radar antenna array |
| US7239671B2 (en) * | 2004-07-09 | 2007-07-03 | Powerwave Technologies, Inc. | System and method for digital timing error correction in a communications system utilizing adaptive predistortion |
| US7352226B2 (en) * | 2004-08-02 | 2008-04-01 | Raytheon Company | Versatile attenuator |
| US7486939B2 (en) * | 2005-06-21 | 2009-02-03 | Motorola, Inc. | Apparatus for removing distortions created by an amplifier |
| US7782978B2 (en) * | 2006-04-13 | 2010-08-24 | Harris Corporation | Phase correction of a constant envelope signal without introducing amplitude modulation |
| US7689179B2 (en) * | 2006-07-03 | 2010-03-30 | Panasonic Corporation | Multistage amplifier apparatus with distortion compensation function |
| US7729670B2 (en) * | 2006-09-29 | 2010-06-01 | Broadcom Corporation | Method and system for minimizing power consumption in a communication system |
| EP3790244A1 (en) | 2006-12-26 | 2021-03-10 | Dali Systems Co. Ltd. | Method and system for baseband predistortion linearization in multi-channel wideband communication systems |
| US7925170B2 (en) * | 2007-08-07 | 2011-04-12 | Applied Optoelectronics, Inc. | Predistortion circuit including distortion generator diodes with adjustable diode bias |
| US8121493B2 (en) * | 2008-02-05 | 2012-02-21 | Applied Optoelectronics, Inc. | Distortion compensation circuit and method based on orders of time dependent series of distortion signal |
| US8073340B2 (en) * | 2008-02-05 | 2011-12-06 | Applied Optoelectronics, Inc. | Distortion compensation circuit including one or more phase invertible distortion paths |
| JP5176692B2 (ja) * | 2008-05-28 | 2013-04-03 | 日本電気株式会社 | 歪補償回路及び歪補償方法 |
| JP2011082953A (ja) * | 2009-09-10 | 2011-04-21 | Sumitomo Electric Ind Ltd | 増幅装置、及びこれを用いた無線送信装置 |
| JP4792530B2 (ja) * | 2010-03-08 | 2011-10-12 | 株式会社アドバンテスト | レーザ光パルスの位相制御装置 |
| CN105208083B (zh) | 2010-09-14 | 2018-09-21 | 大力系统有限公司 | 用于发送信号的系统和分布式天线系统 |
| US8606116B2 (en) | 2011-01-13 | 2013-12-10 | Applied Optoelectronics, Inc. | System and method for distortion compensation in response to frequency detection |
| WO2012100247A2 (en) | 2011-01-23 | 2012-07-26 | Tucker Jerry | Self-sustaining pyrolysis system for energy production |
| US20120242405A1 (en) * | 2011-03-25 | 2012-09-27 | Younkyu Chung | Frequency-Desensitizer for Broadband Predistortion Linearizers |
| US8711976B2 (en) | 2011-05-12 | 2014-04-29 | Andrew Llc | Pre-distortion architecture for compensating non-linear effects |
| JP2013013026A (ja) * | 2011-06-30 | 2013-01-17 | Toshiba Corp | 送信装置とその歪み補償方法 |
| US8514007B1 (en) | 2012-01-27 | 2013-08-20 | Freescale Semiconductor, Inc. | Adjustable power splitter and corresponding methods and apparatus |
| US8891974B2 (en) | 2012-03-30 | 2014-11-18 | Applied Optoelectronics, Inc. | Distortion compensation circuit including tunable phase path |
| JP6281196B2 (ja) * | 2013-07-19 | 2018-02-21 | 富士通株式会社 | 位相補償回路、エンファシス信号生成回路および位相補償方法 |
| JP6252226B2 (ja) * | 2014-02-17 | 2017-12-27 | 富士通株式会社 | 歪補償装置、無線送信装置及び歪補償方法 |
| US9774299B2 (en) | 2014-09-29 | 2017-09-26 | Nxp Usa, Inc. | Modifiable signal adjustment devices for power amplifiers and corresponding methods and apparatus |
| US9998241B2 (en) * | 2015-02-19 | 2018-06-12 | Mediatek Inc. | Envelope tracking (ET) closed-loop on-the-fly calibration |
| US9647611B1 (en) | 2015-10-28 | 2017-05-09 | Nxp Usa, Inc. | Reconfigurable power splitters and amplifiers, and corresponding methods |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5101173A (en) * | 1990-11-28 | 1992-03-31 | The United States Of America As Represented By The Secretary Of The Air Force | Stored program controlled module amplifier bias and amplitude/phase compensation apparatus |
| US5489875A (en) * | 1994-09-21 | 1996-02-06 | Simon Fraser University | Adaptive feedforward linearizer for RF power amplifiers |
| FR2746564B1 (fr) * | 1996-03-22 | 1998-06-05 | Matra Communication | Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede |
| WO1997049174A1 (de) * | 1996-06-19 | 1997-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorverzerrung für eine nichtlineare übertragungsstrecke im hochfrequenzbereich |
| US6112062A (en) * | 1997-09-26 | 2000-08-29 | The Whitaker Corporation | Predistortion for high power amplifiers |
| US6075411A (en) * | 1997-12-22 | 2000-06-13 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for wideband predistortion linearization |
| US5929704A (en) * | 1998-02-20 | 1999-07-27 | Spectrian | Control of RF error extraction using auto-calibrating RF correlator |
| US6188277B1 (en) * | 1998-08-19 | 2001-02-13 | Harris Corporation | Power amplifier having monitoring and circuit protection |
| GB9825414D0 (en) * | 1998-11-19 | 1999-01-13 | Symbionics Limted | Linear RF power amplifier and transmitter |
| JP3241012B2 (ja) * | 1998-11-26 | 2001-12-25 | 日本電気株式会社 | 送信時消費電力低減回路及びこれを用いた無線通信装置並びに線形動作制御方法 |
| US6275685B1 (en) * | 1998-12-10 | 2001-08-14 | Nortel Networks Limited | Linear amplifier arrangement |
-
2000
- 2000-08-30 JP JP2000260214A patent/JP3590571B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-28 US US09/818,898 patent/US6388518B1/en not_active Expired - Lifetime
- 2001-03-29 EP EP01302986A patent/EP1191685A3/en not_active Withdrawn
- 2001-12-31 US US10/029,918 patent/US6677820B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076785A (ja) | 2002-03-15 |
| EP1191685A2 (en) | 2002-03-27 |
| US20020079964A1 (en) | 2002-06-27 |
| EP1191685A3 (en) | 2004-02-04 |
| US6677820B2 (en) | 2004-01-13 |
| US20020041209A1 (en) | 2002-04-11 |
| US6388518B1 (en) | 2002-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3590571B2 (ja) | 歪補償装置 | |
| US6314142B1 (en) | Pre-distortion for a non-linear transmission path in the high frequency range | |
| US7091777B2 (en) | Controller for an RF power amplifier | |
| KR101374068B1 (ko) | 전력 증폭기에 의해 신호를 증폭하기 위한 방법, 전력 증폭기 시스템, 디바이스, 컴퓨터 프로그램 제품, 및 이의 디지털 저장 매체 | |
| JP4467319B2 (ja) | プリディストータ | |
| US6794936B2 (en) | Equalizer system and method for predistortion | |
| JP5603785B2 (ja) | 増幅装置 | |
| JP4087180B2 (ja) | 入力信号に予め歪みを加える方法および予歪みシステム | |
| JP2003513498A (ja) | 電力増幅器の適応線形化 | |
| KR20100137000A (ko) | 압축 검출을 이용한 전력 증폭기 사전왜곡 적응 방법 및 그 회로 | |
| JPWO2006087864A1 (ja) | プリディストータ | |
| US11316482B2 (en) | Radio frequency power amplifier adaptive digital pre-distortion | |
| US20040032912A1 (en) | Linearization of amplifiers using baseband detection and non-baseband pre-distortion | |
| EP1612933A1 (en) | Distortion compensation device | |
| EP1518320B1 (en) | Efficient generation of radio frequency currents | |
| EP2277262B1 (en) | Feedforward linearization of rf power amplifiers | |
| JP2005150932A (ja) | プリディスト−ション装置 | |
| JP3606573B2 (ja) | 歪補償装置 | |
| KR101069781B1 (ko) | 전송 신호를 생성하는 방법 | |
| JP2006352635A (ja) | プリディストーション方式歪補償増幅装置 | |
| KR101415541B1 (ko) | Ｒｆ 왜곡신호 측정 장치, 이를 포함하는 무선 전력 증폭 장치 및 ｒｆ 왜곡신호 측정 방법 | |
| US11323143B1 (en) | Device and method for wireless transmission | |
| JP2004128922A (ja) | 歪補償装置 | |
| JP2017098685A (ja) | 歪補償装置及び歪補償方法 | |
| KR20040002931A (ko) | 신호 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040820 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |