KR20100137000A - 압축 검출을 이용한 전력 증폭기 사전왜곡 적응 방법 및 그 회로 - Google Patents

압축 검출을 이용한 전력 증폭기 사전왜곡 적응 방법 및 그 회로 Download PDF

Info

Publication number
KR20100137000A
KR20100137000A KR1020107025372A KR20107025372A KR20100137000A KR 20100137000 A KR20100137000 A KR 20100137000A KR 1020107025372 A KR1020107025372 A KR 1020107025372A KR 20107025372 A KR20107025372 A KR 20107025372A KR 20100137000 A KR20100137000 A KR 20100137000A
Authority
KR
South Korea
Prior art keywords
circuit
signal
samples
series
compression
Prior art date
Application number
KR1020107025372A
Other languages
English (en)
Inventor
미카엘 엘. 브로브스톤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20100137000A publication Critical patent/KR20100137000A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H03F1/3288—Acting on the phase and the amplitude of the input signal to compensate phase shift as a function of the amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

송신기 특성을 변화시키기 위해 채널 이득을 적응하도록 하는 피드백 루프의 압축 검출기 회로를 이용하는 전력 증폭기 사전왜곡 방법이 개시된다. 증폭기의 압축 특성을 감시함으로써, 사전왜곡 정정 기능은 일정하게 유지하면서도 전력 증폭기와 송신기에서의 이득 및 압축 지점 변화를 보상하도록 스케일된다.

Description

압축 검출을 이용한 전력 증폭기 사전왜곡 적응 방법 및 그 회로{METHOD OF POWER AMPLIFIER PREDISTORTION ADAPTATION USING COMPRESSION DETECTION AND CIRCUIT THEREOF}
본 발명은 압축 검출 피드백을 이용하여 전력 증폭기 사전왜곡을 적응시키는 방법 및 회로에 관한 것이다.
무선 시스템에서, 전력 증폭기는 송신된 파형을 적절한 레벨로 증폭하여 링크를 통해 적당한 신호 대 잡음비를 제공하기 위해 최종 송신기 단들 중 하나로 종종 이용된다. 전력 증폭기로부터 합리적인 효율성을 얻기 위해서, 상기 증폭기는 자신의 압축점 근처에서 동작한다. 그러나, 증폭기가 효율적으로 동작하는 동작 출력 전력에서, 증폭기는 종종 파형의 변조 정확도를 저하시키고 인접한 반송파 영역들에서 잠재적으로 과도한 잡음을 발생시키는 파형에서 일정한 레벨의 왜곡을 발생시킨다.
현재, 요구되는 효율성을 달성하기 위해 압축점 근처에서 전력 증폭기를 동작시키면서 전력 증폭기의 변조 정확도를 회복하기 위한 노력으로 많은 형태들의 선형화가 개발되어왔다. 그러한 선형화의 일 형태가 디지털 사전 왜곡이다.
802.16e와 3GPP2 (Third Generation Partnership Project 2) LTE (Long Term Evolution)와 같은 다양한 개발중인 무선 표준들에서, OFDM (Orthogonal Frequency-Division Multiplexing) 파형들은 고차 직교 변조(Quadrature modulation)와 다수의 부반송파들과 함께 이용된다. 이러한 형태의 변조는 적절한 비트 에러율(BER) 또는 프레임 에러율(FER)을 얻기 위해서 매우 좋은 변조 정확도를 요구한다. 상향링크 경로에서 조차, 단말기 송신기로부터 3% 미만의 에러 벡터 크기(EVM: Error Vector Magnitude)가 요구된다. 이상적인 증폭기는 완전히 선형적인 장치일 것이나, 실제 증폭기들은 특정한 실제 범위 내에서만 선형적이다. 입력 신호가 증가되면, 증폭기의 일부분이 포화되고 더 이상 출력이 발생하지 않는 포화점에 이를 때까지 출력 또한 증가하게 되는데, 이를 클립핑(clipping)이라 하고 이로 인해 왜곡이 발생하게 된다. 어떤 형태로든 선형화가 없으면, 매우 낮은 효율을 갖는 전력 증폭기의 선형 동작 영역 내에서만 신호가 전송될 수 있을 것이다. 다른 노력으로, 이러한 표준들에서 이용되는 OFDM 파형들은 종종 9 dB를 초과하는 높은 피크 대 평균 비(PAPR)를 갖는다. 따라서, 파형 포락선(envelope)의 피크들에서 전력 증폭기가 포화되는 것을 피하기 위해서는, 평균 출력 전력이 증폭기의 포화점 아래의 9 dB에 근접하게 유지되어야 한다.
OFDM 파형의 높은 PAPR과 상향링크의 낮은 EVM 요건들 사이에서, 순수 결과로 단말기 전력 증폭기가 다소 낮은 효율로 동작하게 된다. GSM (Global System for Mobile) 통신 또는 CDMA (Code division multiple access) 시스템들에서 동작하는 단말기 전력 증폭기들은 종종 최대 정격 출력에서 40 내지 50%의 전력 부가 효율 (PAE)을 달성하는 반면, 이동 WiMax(802.16e)와 LTE에서 이용되는 단말기 전력 증폭기들은 약 20% 이하의 PAE를 달성한다. 따라서, 유사한 전력 레벨에서 반송파를 전송하기 위해서는, 전력 증폭기가 DC 전력 양의 2배 이상을 필요로 한다. 이로 인해 단말기 배터리가 훨씬 더 많이 소비되며, 그 결과 배터리 수명이 다소 짧다. 현재 동작 중인 광대역 네트워크들에서 이러한 짧은 배터리 수명은 일반적이다.
단말기 전력 증폭기 효율성을 향상시키고 배터리 수명을 연장하기 위한 하나의 수단은 디지털 사전왜곡을 단말기에 부여하는 것이다. 이러한 형태의 선형화는 이후에 저하된 EVM와 인접 채널 전력 비(ACPR) 성능을 수용 가능한 레벨로 수정하는데 이용될 수 있으므로, 전력 증폭기가 더 낮은 출력 백오프(back-off)에서 동작할 수 있도록 한다. 역사적으로, 디지털 사전왜곡은, 부가된 신호 처리 회로의 전력 낭비가 전력 증폭기 전류 유출 감소보다 더 크기 때문에 단말기 송신기들에서 널리 구현되지는 못하였다. 따라서, 무선 시스템들 내에서의 디지털 사전왜곡은 10 내지 40 와트로 동작하는 기지국 송신기에 국한되어 왔다. 이러한 예에서, 사전왜곡 회로에 의해 소비되는 2 또는 3 와트의 전력은 실현되는 PA 효율 개선보다 더 크다. 그러나, 사전왜곡 회로의 전력 소비가 100 mW 이하로 감소될 수 있다면, 전력 증폭기의 PAE가 20%에서 25%로 증가되는 경우 1/2 와트로 동작하는 단말기에서도 순수 향상이 가능할 것임을 알 수 있다.
따라서, 본 발명의 목적은 전력 증폭기 사전왜곡을 위한 향상된 방법 및 회로를 제공하는 것이다.
본 발명의 다른 목적은 제한된 하드웨어 자원들 및 피드백 경로에 대한 낮은 대역폭에 의한 전력 증폭기 사전왜곡을 위한 단순화된 회로를 제공하는 것이다.
본 발명은 또 다른 목적은 전력 증폭기 회로의 전력 소비를 줄이는 것이다.
본 발명의 일 측면에 따르면, 신호를 증폭하기 위한 회로는 복수 개의 사전왜곡 정정값들로부터 선택된 사전왜곡 정정값에 따라 입력 신호를 왜곡시키고 회로 특징들의 변화에 따라 상기 왜곡된 신호를 조정하는 사전왜곡 회로를 구비한다. 송수신기 회로는 상기 사전왜곡 회로로부터 출력 신호를 수신하도록 결합되고 특정 송수신기 전달 함수에 따라 상기 수신된 신호를 처리한다. 증폭 회로는 상기 송수신기 회로로부터 출력 신호를 수신하도록 결합되고, 증폭 전달 함수에 따라 상기 신호를 증폭한다. 압축 검출기 회로는 상기 증폭 회로에 결합되고, 상기 압축 회로가 압축 모드에서 동작하는지를 검출하고, 상기 검출 결과에 따라 압축 표시 신호를 발생한다. 비교 및 적응 회로는 상기 압축 표시 신호를 수신하도록 결합되고, 상기 수신된 압축 표시 신호에 따라 상기 왜곡된 신호의 조정을 제어하기 위해 상기 사전왜곡 회로를 제어한다.
상기 압축 검출기 회로는, 상기 증폭 회로의 입력 신호로부터 제 1 샘플된 신호를 수신하도록 결합되고 제 1 포락선 신호를 발생하는 제 1 포락선 검출기 회로; 상기 증폭 회로의 출력 신호로부터 제 2 샘플된 신호를 수신하도록 결합되고 감쇠 인자에 따라 상기 수신된 제 2 샘플된 신호를 감쇠하는 가변 감쇠기 회로; 상기 감쇠된 신호를 수신하도록 결합되고 제 2 포락선 신호를 발생하는 제 2 포락선 검출기 회로; 상기 제 1 포락선 신호와 상기 제 2 포락선 신호를 모두 수신하도록 결합되고, 상기 제 1 포락선 신호와 상기 제 2 포락선 신호간의 차에 따라 상기 압축 표시 신호를 발생하는 차동 증폭기 회로; 및 상기 압축 표시 신호를 수신하도록 결합되고, 상기 가변 감쇠기 회로가 상기 수신된 압축 표시 신호에 따라 상기 감쇠 인자를 조정하도록 제어하여 상기 증폭 회로가 압축 모드에서 동작하지 않을 때 상기 감쇠된 신호가 상기 제 1 샘플된 신호와 동일하도록 유지하는 검출 조정 회로로 구성될 수 있다.
상기 검출 조정 회로는 가변 감쇠 회로를 계속적으로 제어할 수 있다.
상기 검출 조정 회로는 기준 신호가 상기 증폭 회로로 입력되었을 때만 상기 가변 감쇠 회로를 제어할 수 있다.
상기 비교 및 적응 회로는, 상기 압축 표시 신호를 수신하도록 결합되고 일련의 압축 표시 샘플들을 출력하는 아날로그-디지털 변환기 회로; 상기 입력 신호의 일련의 진폭 샘플들을 수신하도록 결합되고 특정 양 만큼 상기 진폭 샘플들을 지연하는 가변 지연 회로; 진폭 값들을 저장하고 대응되는 기준 압축 표시 값들을 저장하며, 상기 지연된 진폭 샘플들을 수신하도록 결합되고, 일련의 기준 압축 표시 샘플들을 출력하는 압축 기준 룩업 표; 상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 기준 압축 표시 샘플들을 대응되는 압축 표시 샘플들과 비교하여 상기 가변 지연 회로를 제어하는 시간 정렬 회로; 상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 대응되는 기준 압축 표시 샘플들과 상기 대응되는 압축 표시 샘플들 사이의 차들을 나타내는 일련의 에러값들을 발생시키는 비교 회로; 및 상기 일련의 에러값들을 수신하도록 결합되고, 상기 에러값들을 통합하여 일련의 통합된 에러값들을 출력하는 에러 통합 회로로 구성될 수 있다.
상기 비교 및 적응 회로는 상기 압축 표시 샘플들을 순차적으로 수신하도록 결합되고, 상기 압축 표시 샘플이 특정 임계값을 초과할 때 마다 상기 에러 통합 회로가 상기 입력된 에러값들을 무시하도록 제어하는 임계값 회로를 더 포함할 수 있다.
상기 압축 검출기 회로는, 제 1 샘플된 신호를 상기 증폭 회로의 입력 신호로부터 수신하도록 결합되고 제 1 포락선 신호를 발생시키는 제 1 포락선 검출기 회로; 상기 증폭 회로의 출력 신호로부터 제 2 샘플된 신호를 수신하도록 결합되고 감쇠 인자에 따라 상기 수신된 제 2 샘플된 신호를 감쇠하는 가변 감쇠기 회로; 상기 감쇠된 신호를 수신하도록 결합되고 제 2 포락선 신호를 발생하는 제 2 포락선 검출기 회로; 및 상기 제 1 포락선 신호와 상기 제 2 포락선 신호를 모두 수신하도록 결합되고, 상기 제 1 포락선 신호와 상기 제 2 포락선 신호간의 차에 따라 상기 압축 표시 신호를 발생하는 차동 증폭기 회로로 구성될 수 있다.
상기 비교 및 적응 회로는, 상기 압축 표시 신호를 수신하도록 결합되고 일련의 압축 표시 샘플들을 출력하는 아날로그-디지털 변환기 회로; 상기 일련의 압축 표시 샘플들을 수신하도록 결합되고, 상기 가변 감쇠 회로가 상기 수신된 일련의 압축 표시 샘플들에 따라 상기 감쇠 인자를 조정하도록 제어하여, 상기 증폭 회로가 압축 모드에서 동작하지 않을 때 상기 감쇠된 신호가 상기 제 1 샘플된 신호와 동일하도록 유지하는 검출 조정 회로; 상기 입력 신호의 일련의 진폭 샘플들을 수신하도록 결합되고 특정 양 만큼 상기 진폭 샘플들을 지연하는 가변 지연 회로; 진폭 값들을 저장하고 대응되는 기준 압축 표시 값들을 저장하며, 상기 지연된 진폭 샘플들을 수신하도록 결합되고, 일련의 기준 압축 표시 샘플들을 출력하는 압축 기준 룩업 표; 상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 기준 압축 표시 샘플들을 대응되는 압축 표시 샘플들과 비교하여 상기 가변 지연 회로를 제어하는 시간 정렬 회로; 상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 대응되는 기준 압축 표시 샘플들과 상기 대응되는 압축 표시 샘플들 사이의 차들을 나타내는 일련의 에러값들을 발생시키는 비교 회로; 및 상기 일련의 에러값들을 수신하도록 결합되고, 상기 에러값들을 통합하여 일련의 통합된 에러값들을 출력하는 에러 통합 회로로 구성될 수 있다.
상기 사전왜곡 회로는, 상기 입력 신호를 수신하도록 결합되고 상기 수신된 입력 신호를 일련의 진폭 샘플들로 변환하는 카테시안-극 변환 회로; 진폭 샘플 값들과 대응하는 사전왜곡 정정값들을 저장하고, 상기 진폭 샘플들을 순차적으로 수신하도록 결합되며, 상기 대응하는 일련의 사전왜곡 정정값들을 출력하는 사전왜곡 룩업 표; 상기 진폭 샘플들과 상기 사전왜곡 정정값들을 순차적으로 수신하도록 결합되고 일련의 왜곡된 진폭 샘플들을 출력하는 벡터 곱셈기 회로; 상기 일련의 왜곡된 진폭 샘플들과 일련의 통합 에러값들을 상기 비교 및 적응 회로로부터 수신하도록 결합되고, 상기 왜곡된 진폭 샘플들을 상기 대응하는 통합 에러값들로 곱하여 일련의 정정된 진폭 샘플들을 출력하는 곱셈기 회로; 및 상기 일련의 정정된 진폭 샘플들을 변환하도록 결합된 극-카테시안 회로로 구성될 수 있다.
본 발명의 다른 측면에 따르면, 신호를 증폭하기 위한 방법은 복수 개의 사전왜곡 정정값들로부터 선택된 사전왜곡 정정값에 따라 입력 신호를 왜곡시키고 회로 특징들의 변화에 따라 상기 왜곡된 신호를 조정하기 위해 제공된다. 상기 신호는 특정 송수신기 전달 함수에 따라 처리되고, 증폭기 회로에 의해 증폭 전달 함수에 따라 증폭된다. 상기 증폭 회로가 압축 모드에서 동작 중인지를 나타내는 압축 표시 신호가 발생된다. 상기 압축 표시 신호에 따라, 상기 왜곡된 신호의 조정이 제어된다.
송수신기 및 전력 증폭기 변형들에 적응하기 위해 사전왜곡 블록을 보상하는 저전력의 낮은 자원 수단의 이러한 장점들은 이러한 방법이 송신된 파형 에러 벡터 크기(EVM) 및 향상된 전력 증폭기 효율성을 향상시키기 위해 사전왜곡을 요구하는 저비용의 저전력 무선 응용들에 매우 적합하도록 해준다. 이는 요구되는 파형 EVM와 ACPR에서의 송신을 위한 낮은 백오프(back-off) 동작을 통해 얻어진 전력 증폭기 효율 개선이 광대역 사전왜곡 적응 수신기의 과도한 전력 소비에 의해 손실되지 않을 것을 보장해준다.
본 발명의 더 완전한 이해와 이의 장점들 중 많은 부분이 첨부된 도면과 연관하여 고려될 때 하기의 자세한 설명을 참조로 하여 더 잘 이해될 것이므로 쉽게 명백해질 것이며, 도면에서 동일한 참조 부호는 동일하거나 유사한 구성요소를 나타낸다.
도 1은 피드백과 함께 현재 적응 디지털 사전왜곡 구조를 개략적으로 도시하고 있다.
도 2는 현재 개방형 루프 사전왜곡 구조를 개략적으로 도시하고 있다.
도 3은 본 발명의 원리에 따른 일 실시예로서 구성된 압축 검출 피드백과 함께 디지털 사전왜곡 회로 구조를 개략적으로 도시하고 있다.
도 4는 본 발명의 원리에 따른 일 실시예로서 구성된 압축 검출기를 개략적으로 도시하고 있다.
도 5는 시간에 대한 예시적인 시간 영역 압축 검출기 응답을 도시하고 있다.
도 6은 입력 신호 전력에 대한 압축 검출기 전달 함수를 도시하고 있다.
도 7은 기저대역 크기에 대한 압축 검출기 출력에 미치는 송신기 이득 변화의 영향을 개략적으로 도시하고 있다.
도 8은 본 발명의 원리에 따른 일 실시예로서 구성된 비교 및 적응 회로도를 개략적으로 도시하고 있다.
도 9는 본 발명의 원리에 따른 다른 실시예로서 구성된 비교 및 적응 회로도를 개략적으로 도시하고 있다.
하기의 개시에서, AM/AM은 진폭-대-진폭을 나타내고, AM/PM은 진폭-대-위상을 나타낸다.
이하, 본 발명을 첨부된 도면을 참조하여 더 자세히 설명한다.
도 1은 피드백과 함께 적응 디지털 사전왜곡 구조를 도시하고 있다. 대부분의 현재 디지털 사전왜곡 형태들에서, 디지털화된 기저대역 파형은 예측 전력 증폭기 왜곡 특성의 역(inverse)을 나타내는 특정 이동(transfer) 기능을 이용하여 디지털 사전왜곡 블록(110)에 의해 사전왜곡된다. 상기 사전왜곡된 파형은 디지털-아날로그 변환기(DAC: 112)에 의해 변환된다. 이러한 사전왜곡 전달 함수를 정확하도록 하고 송신기(114)와 전력 증폭기(116)의 특성의 변화를 보상하기 위해, 전력 증폭기(116)의 출력 파형의 샘플과 그의 혼변조(intermodulation) 결과들이 하향 변환되고, 복조되고, 디지털화되며, 이 디지털화된 피드백 파형을 비교 및 적응 블록(124)이 원래 기저대역 파형과 비교하여 사전왜곡 전달 함수를 적절하게 적응시키는 방법을 결정한다. 이러한 비교는 다양한 기술을 이용하여 수행될 수 있지만, 일반적으로, 비교는 왜곡된 전력 증폭기 출력을 기준 기저대역 파형에 비교하고, AM/AM 및 AM/PM 특성들을 추출하고, 사전왜곡 전달 함수 H-1(s)을 이러한 특성들의 역에 대응하도록 적응시키는 과정에 상응한다. 송수신기 전달 함수 G(s)도 시간과 온도에 따라 변하므로, 상기 적응 과정은 전체 사전왜곡 전달 함수를 보상하고 동시에, 송수신기의 역 전달 함수 G- 1(s)를 효과적으로 적응시킨다.
이러한 사전왜곡의 통상적인 형태에서, 상기 비교 함수에 모든 중요한 혼변조 왜곡 항들(terms)을 제공하기 위해서는 전체 피드백 경로에 걸쳐 신호 대역폭의 적어도 5배인 대역폭이 유지되어야 한다. 이러한 요건은 많은 단점들을 가진다. 첫째, 필터링과 대역폭 요건은 단말기 수신기의 그것들과는 상당히 벗어나므로, 큰 대역폭은 통상적으로 전용 수신기 채널의 이용을 필요로 한다. 사전왜곡 피드백 경로를 위해 전용 수신기 채널을 운용하려면 별도의 하드웨어가 요구되는데, 이는 추가 비용 및 추가 전력 손실로 이어진다.
둘째, 신호 대역폭의 5배를 차지하는 피드백 파형을 디지털화하기 위해서는, 아날로그-디지털 변환기(ADC:122)가 높은 샘플 비율로 동작되어 알리아스(alias) 결과를 피해야 한다. ADC(122)의 전력 소비는 그의 샘플 비율과 직접적으로 연관되므로, 높은 샘플 비율 ADC를 피드백 경로에 부가하는 것은 상당한 전력 소비로 이어진다.
셋째, 전통적인 디지털 사전왜곡 구조에서, 피드백 경로 수신기/하향 변환기(120)에 의해 유발된 오류와 왜곡은, 이들 항들이 보상되지 않으므로 전방향(forward) 파형으로 유도될 수 있다. 이는 피드백 수신기가 신호 대역폭의 5배인 대역폭에 걸쳐 매우 양호한 EVM 특성(behavior)을 가져야 함을 의미한다. 이러한 요건은, 신호 처리 및 훨씬 더 높은 ADC 샘플 비율들을 의한 더 많은 디지털 회로의 추가와 연관된 디지털 균등화(equalization) 및 디지털 중간 주파수(IF) 변환기의 사용을 필요로 한다.
따라서, 전통적인 구조를 이용하여 전체 디지털 사전왜곡을 수행하기 위해서는, 피드백 경로의 디지털, 혼합 신호 및 아날로그 부분들에 대한 엄격한 요건을 고려하여 100 m와트 미만의 오버헤드 전력 소비를 달성하기란 실질적으로는 불가능하다는 것이 명백해졌다.
매우 낮은 오버헤드 전력 소비를 위한 사전왜곡 구조를 위해서는, 피드백 경로에 대한 높은 대역폭 및 낮은 EVM 요건을 줄이거나 제거할 필요가 있다. 도 2에 도시된 바와 같이 피드백 요건을 완전히 제거하는 개방형 루프 사전왜곡의 일부 형태들이 제안되어왔다. 그러나, 피드백이 없는 사전왜곡의 효과성은 매우 미흡하다. 초기 송신기 단인 기저대역에 디지털 사전왜곡이 추가되는 반면 PA 왜곡은 최종 송신기 단에서 일어나는 것을 고려할 때 이러한 유형의 사전왜곡이 왜 미흡한지는 명백할 것이다. 전력 증폭기 왜곡은 전력 증폭기 출력에서 일어나나, 전력 증폭기 왜곡 항들의 역은 기저대역에 부가된다. 기저대역과 전력 증폭기 출력 사이에 50 내지 60 dB의 이득이 있으므로, 기저대역 보상에서의 작은 오류도 전력 증폭기 출력에서는 큰 오류가 된다. 따라서, 디지털 사전왜곡 블록(110)과 전력 증폭기 사이의 큰 전달 함수 G(s)는 디지털 사전왜곡 특성에 미치는 그 영향이 배가되며 그의 특성에 있어서 일정하지 않다. 실제로, 기저대역 사전왜곡 전달 함수는 송신기 및 전력 증폭기 이득의 역 전달 함수를 곱한 전력 증폭기 왜곡 특성의 역 전달 함수이다.
분명하게, 송신기(114)와 전력 증폭기(116)의 이득은 단말기가 처한 온도 범위에 걸쳐 +/-5%에서 +/-10%까지로 다양할 수 있다. 이러한 동작 온도 범위에 걸쳐, 전력 증폭기(116)의 출력 압축 특성 또한 다양할 수 있다. 또한, 송신기(114)와 전력 증폭기(116)의 이득 및 압축 특성은 장치 노화와 바이어스 또는 배터리 전압 변화에 따라 달라질 수 있다. 송신기(114)가 하나의 동작 주파수로부터 다른 동작 주파수로 튜닝되면서, 송신기(114)와 전력 증폭기(116)는 이득과 압축 특성에 있어서 추가적인 변화를 갖게 될 것이다. 효과적인 사전왜곡을 위한 개방형 루프 방법은 고정된 송신기 및 전력 증폭기 응답을 가정하므로, 이의 왜곡 정정 기능은 매우 제한적이다.
많은 디지털 사전왜곡 방법들에서, 적응 프로세서는 피드백 경로를 감시하고 사전왜곡 전달 함수를 보상하여 다른 변화들뿐만 아니라 송신기 및 전력 증폭기의 이득 및 압축 특성 변화들에 사전왜곡을 효과적으로 적응시킨다. 대표적인 구조가 도 1에 도시되어 있다. 대안으로서, 도 3에 도시된 바와 같이, 본 발명은 송신기(314)와 전력 증폭기(316)의 이득 및 압축 커브 변화들을 검출하고 디지털적으로 신호 이득을 보상하여, 전력 증폭기(316) 출력에서의 압축 특성을 디지털 사전왜곡 블록(310)에서의 고정된 사전왜곡 전달 함수의 역 특성에 정렬되도록 한다. 이는 온도와 주파수 측면에서 동일한 동작점에서 비교 및 적응 블록(324)에서 기준 압축 응답을 조정하고 디지털 사전왜곡 블록(310)에서 정확한 사전왜곡 응답을 조정함으로써 달성된다. 압축 검출기(320)는 ADC(322)에 의해 디지털화된 압축 표시를 발생한다. 압축 응답 조정 중에, 기저대역 동위상(I: in-phase) 및 사분(Q: Quadrature) 샘플 크기에 대응하는 압축 검출기(320) 출력값들의 기준 표, 즉 압축 조정 표가 구성되고 메모리에 저장된다. 그 후, 송신기 동작 중에, 압축 검출기(320)의 출력 레벨이 대응 기저대역 샘플 크기들을 위한 압축 응답 조정의 출력 레벨에 비교된다. 압축 레벨에서의 차이를 판단함으로써, 회로는 조정이 수행된 후에 일어난 이득 변화를 검출한 후 보상을 위해 디지털화된 신호 파형에 적용될 이득을 조정할 수 있다. 이 회로는 전력 증폭기(PA: 316)의 압축 응답이 압축 조정 표와 정렬되어 있도록 할 것이다.
이 기술은, 전체 사전왜곡 전달 함수 H-1(s) ＞ G-1(s)가 전력 증폭기(316)의 압축 응답에 잘 정렬되도록 디지털 사전왜곡 전달 함수 G-1(s)의 이득 요소가 적절히 조정되게 한다. 그러므로, 이 기술은 송신기 채널 이득, PA 이득 및 PA의 AM/AM 특성에 있어서의 상향 또는 하향 천이(shift)에 있어서의 변화들에 적응될 수 있다. 이 기술은 전력 증폭기 AM/PM 특성에 있어서의 변화, 그의 메모리 특성에 있어서의 변화 또는 AM/AM 곡선 변화들에 대한 정확한 적응을 제공하지는 않는다. 그러나, 사전왜곡 응답에 있어서 적응의 필요성을 유도하는 송신기(314) 및 PA(316) 변화 중 대부분이 송신기(314) 및 PA(316) 이득 변화와 전력 증폭기(316) AM/AM 곡선 오프셋에 기인하므로, 이 기술은 여전히 사전왜곡 응답에 효과적인 적응을 제공한다.
이러한 형태의 사전왜곡 적응의 장점은 매우 단순화된 피드백 메커니즘에 있다. 전력 증폭기 출력으로부터 샘플링된 신호의 완전한 광대역 하향변환을 제공하기 보다는, 간단한 압축 검출기 회로가 이용된다. 도 4는 이러한 압축 검출기(320)를 더 자세히 도시하고 있다. 압축 검출기(320)는 전력 증폭기(316)의 입력 신호 PI로부터 샘플링된 신호를 이용하여 동작하는 제 1 포락선 검출기(354)로 구성된다. 상기 샘플링된 신호는, 무선주파수(RF) 신호의 작은 부분(예를 들어, 입력 신호 PI)이 RF 신호의 샘플로서 결합 해제(coupled off)되는 방식으로 발생됨에 유의한다. 전력 증폭기(316)의 출력 신호 PO가 샘플링되고 레벨 조정을 위해 가변 감쇠기(352)에 의해 조절된다. 가변 감쇠기(352)의 출력은 제 2 포락선 검출기(356)로 피드된다. 회로 동작에서, 가변 감쇠기(352)의 감쇠 인자는 전력 증폭기(316)의 이득의 양과 동일하도록 조정되어, 포락선 검출기들(354, 356)에 대한 입력 신호 레벨들이 본질적으로 동일하도록 할 수 있다. 포락선 검출기들(354, 356)은 자신의 입력 파형들의 진폭 포락선에 비례하는 신호들을 출력하여, RF 반송파를 제거한다. 포락선 검출기 회로의 통상적인 구현은 다이오드와 커패시터 회로를 채용한다. 이 회로에 있어 그러한 실시예는 포락선 검출기들(354, 356)의 다이오드들에 대한 다이오드 쌍을 이용하여 구현되어, 검출 및 온도 특성이 매우 근접하게 일치될 수 있다.
포락선 검출기들(354, 356)의 출력은 차동 증폭기(358)의 입력에 제공된다. 압축 검출기 회로의 폐쇄형 루프 조정이 수행되어, 전력 증폭기(316)가 압축 영역에서 동작하지 않을 때 차동 증폭기(358)의 출력이 제로(zero) 압축 표시 레벨 Vref에 있도록 한다. 이상적인 증폭기는 완전히 선형 장치이겠지만, 실제 증폭기들은 특정한 실제 범위 내에서만 선형적이다. 증폭기에 대한 신호 구동이 증가하면, 증폭기의 일부분이 포화되고 더 이상 출력을 발생할 수 없는 지점에 이를 때까지 출력 또한 증가되어, 왜곡이 발생하게 된다. Vref는 전력 증폭기(316)가 압축 시 동작하지 않는다는 것을 나타내는 기준 레벨을 표시하는 0 볼트 혹은 다른 DC 볼트 일 수 있다. 검출 조정 블록(360)의 기능은, 전력 증폭기(316)가 자신의 선형 영역에서 동작할 때 포락선 검출기들(354, 356)에 대한 입력 신호 레벨들이 전력에 있어 본질적으로 동일하도록 가변 감쇠기(352)의 감쇠 인자를 조정하는 것이다. 일 실시예에서, 검출 조정 블록(360)은, 검출 조정 블록(360)이 비압축 혹은 선형 범위 동작을 검출하고 Vref에서 출력 Vd를 유지하도록 가변 감쇠기(352)를 조정하는 연속 조정 모드에서 동작한다. 다른 실시예에서, 상기 조정 회로는 전력 증폭기(316)가 압축하지 않는 충분히 낮은 전력을 가진 알려진 기준 신호가 전력 증폭기(316)를 통과할 때만 동작한다. 이 모드에서, 가변 감쇠기(352)는 Vref에서 출력을 제공하도록 조정된 후 그 세팅에서 고정된다. 연속 조정을 수행함으로써, 이 회로는 압축 특성(behavior)와 이득 변화(즉, 선형 범위) 특성을 구별할 수 있다. 이는 DAC(312)의 출력의 포락선과 전력 증폭기(316)의 출력의 포락선을 비교하여 수행되는 이득 변화의 직접 검출에 대한 의존을 피한다. 이러한 형태의 검출은 많은 불확실한 것들을 거치게 될 것이며, 송신기 이득의 폐쇄형 루프 적응에 있어 압축 곡선 천이들의 검출을 포함할 수 없게 된다.
도 5는 본 압축 검출 회로의 예측되는 동작을 예시하고 있다. "PI"과 "Po ＞ Atten"로 표시된 상부 선들은 각각 포락선 검출기들(354, 356)의 출력들을 나타내고, "Vd"로 표시된 하부 선은 전체 압축 검출기 회로(320)의 조정된 출력을 나타낸다. 전력 증폭기(316)가 자신의 선형 영역에서 동작할 때, 포락선들 PI와 PO ＞Atten는 거의 동일하고, 따라서 포락선 검출기들(354, 356)의 출력들도 거의 동일할 것이며, 그 결과 가변 감쇠기(352)가 정확한 세팅에 적절히 조정될 때 차동 증폭기(358)로부터 Vref 레벨이 표시된다. 전력 증폭기(316)의 입력 신호 전력 레벨이 전력 증폭기(316)에서 압축을 유발할 만큼 높은 경우, 제 2 포락선 검출기(356)의 출력 레벨은 제 1 포락선 검출기(354)의 출력 레벨보다 낮게 되어, 전력 증폭기(358)와 전체 압축 검출기 회로(320)로부터 출력 펄스가 발생된다.
압축 검출기 회로(320)는 도 6에 의해 설명되는 전달 함수를 갖게 될 것이다. 압축 검출기 회로(320)의 출력 Vd는 도 6에 도시된 바와 같이 전력 검출기(316)의 입력 신호 전력 PI의 포락선에 대한 응답을 갖게 된다. 전력 증폭기(316)가 자신의 선형 영역에서 동작하는 작은 신호 동작을 위해, Vd는 Vref의 레벨에 있게 된다. 입력 신호 PI가 증가하고 전력 증폭기(316)가 압축 영역 내로 구동될 때, 압축 검출기 회로(320)의 출력 전압이 증가할 것이다. 이러한 곡선은 본질적으로 전력 증폭기(316)의 입력 전력 레벨에 대한 전력 증폭기(316) 이득 응답의 역이다.
RF 집적회로(RFIC) 송수신기 체인의 이득은 온도 또는 다른 영향들에 따라 변하므로, DAC(312)의 입력에서 전력 증폭기(316)에 대한 입력 신호의 전력은 기저대역 디지털 샘플의 크기 B(k)에 대해 변한다. 따라서, 전력 증폭기(316)의 이득 및 압축 특성이 온도 또는 다른 영향에 따라 변할 때 Vd에 대한 PI의 전달 함수가 천이할 것이다. 유사하게, Vd에 대한 전달 함수 |B(k)|는 도 7에 도시된 바와 같이 천이할 것이다. 예를 들어, 송수신기의 이득이 증가하면, 도 7의 곡선은 왼쪽으로 천이하고, 역으로 이득이 감소하면, 그 곡선은 오른쪽으로 천이할 것이다. 전력 증폭기의 이득 또는 압축 특성이 증가하거나 감소할 때도 이와 유사한 결과가 나올 것이다. 따라서, Vd에 대한 전형적인 실온 전달 응답 |B(k)|을 측정하고, 기준으로서 이 응답을 저장하고, 계속적으로 Vd에 대한 |B(k)|의 전달 응답을 기준 전달 응답과 비교하여, 송수신기 도는 전력 증폭기 이득 또는 압축 특성에 있어서의 변화를 검출할 수 있게 된다. 본 발명은 디지털 사전왜곡 블록이 이용하는 압축 특성이 전력 증폭기 출력 신호 레벨 및 압축 특성과 잘 정렬되도록 신호 이득을 조정하여 저장되는 기준 응답과 Vd에 대한 |B(k)|의 전달 응답이 거의 동일하도록 하는 폐쇄형 루프 제어 메커니즘을 구현한다.
비교 및 적응 블록(324)은 도 8에 도시된 바와 같은 폐쇄형 루프 제어 기능을 수행한다. 이 블록에서, 압축 검출기의 출력은 ADC(370)에 의해 디지털화된다. Vd에 대한 |B(k)|의 전달 함수의 조정 중에, 압축 검출기(320)의 응답이 캡쳐되어 압축 기준 룩업 표(LUT: 362)에 저장된다. DAC(312)에 제공되는 카테시안 디지털 샘플들의 각 크기 값에 대해, 디지털화된 Vd의 대응값 |B(k)|이 저장될 것이다. 카테시안-극 변환(Cartesian to polar conversion) 후 및 사전왜곡 이전의 원래 복합(complex) 기저대역 디지털 샘플의 각 크기 샘플 |A(n)|은 송수신기와 압축 검출기를 통한 지연 시간과 동일한 시간만큼 지연된다. 그 후, 일반 회로 동작 동안, 압축 참조 LUT(362)는 다른 대응 샘플 |A(n)|에 대응하는 기준 압축 표시를 출력한다. ADC(370)의 출력은 압축 기준 LUT(362)의 출력에 비교되고, 비교 블록(363)의 출력에서 그 차이값이 발생될 것이다.
조정 시퀀스에서, 시간 정렬 펄스를 포함한 테스트 파형이 시스템을 통과한다. 상기 펄스는 시간 정렬 블록(364)이 압축 기준 LUT(362)의 출력을 ADC(370)의 출력에 비교하여 변수 지연(365)의 값을 설정할 수 있도록 한다. 본 시간 정렬 조정이 완료되면, 변수 지연 블록(365)이 적절한 지연 값으로 설정된다. 시간 정렬 블록(364) 설정은, 무시할만한 시간 지연 이동(drift)이 예상되는 경우 조정 사이클 중에 혹은 팩토리(factory) 조정 과정 중에 동작될 수 있다. 문제가 되는 양의 지연 이동이 예상되면, 상기 시간 정렬 조정은 일반 동작 중에 진행중인 조정으로 대체될 수 있다.
ADC(370)의 출력이 압축 기준 LUT(362)의 출력과 시간 정렬되면, 비교 블록(363)은 압축 검출기(320)의 출력과 기준 응답 사이의 차를 나타내는 에러 신호를 샘플 단위로 생성할 것이다. 파형 레벨이 전력 증폭기(316)의 선형 범위 내에 있는 경우, 비교 블록(363)의 출력은 에러 없음을 나타내거나 제로 값 출력을 나타낸다. 전력 증폭기(316)가 압축 영역에서 동작하고 Vref을 초과하는 전압 Vd을 발생할 정도로 높은 피크값을 파형이 가지면, 압축 기준 LUT(362)가 조정되었으므로 일정 양의 이득 변화가 일어났음을 나타내는 에러 신호를 비교 블록(363)이 생성할 것이다. 예를 들어, 송수신기 또는 전력 증폭기의 이득이 더 높게 이동하였다면, 파형 피크에서의 Vd 응답은 압축 기준 전달 함수 보다 더 크게 될 것이다. 이 경우, 비교 블록(363)은 음의 에러값을 발생할 것이다. 이러한 음의 에러값은 이진의 음의 표시이거나, 비교 블록(363)의 2개의 입력값들 간의 차이의 양으로 스케일된 값일 수도 있다. 이러한 에러값을 에러 통합 블록(367)을 이용하여 통합함으로써, 평균 에러가 축적된다. 이렇게 통합된 에러값은 이득 곱셈기 G-1가 곱셈기 블록(368)에서 신호 진폭을 하향으로 스케일하도록 제어하는데 이용된다.
반대로, 송수신기 또는 전력 증폭기의 이득이 더 낮게 이동하면, 파형 피크에서의 Vd 응답은 압축 기준 전달 함수 보다 낮을 것이다. 이 경우, 비교 블록(363)은 양의 에러값을 생성한다. 이 양의 에러값은 이진의 양의 표시이거나, 비교 블록(363)의 2개의 입력값들 간의 차이의 양으로 스케일된 값일 수도 있다. 이러한 에러값을 에러 통합 블록(367)을 이용하여 통합함으로써, 평균 에러가 축적된다. 이렇게 통합된 에러값은 이득 곱셈기 G-1가 곱셈기 블록(368)에서 신호 진폭을 상향으로 스케일하도록 제어하는데 이용된다. 이 폐쇄형 루프 수단에 의해서, 사전왜곡 LUT(369) 내에 저장된 고정 AM/AM 및 AM/PM 정정 특성들이 계속적으로 전력 증폭기(316)의 출력의 압축 특성과 정렬될 것이다.
노이즈, 잔여 회로 비선형성, 포락서 검출기 차이 및 차동 증폭기 결함으로 인해 낮은 신호 레벨 조건들에서 Vd 신호에 대해 일부 잔여 노이즈가 발생할 것으로 예상된다. 이러한 노이즈가 에러 통합기(367)의 출력에 영향을 미치지 않도록 하기 위해서, 임계 블록(366)이 부가될 수 있다. 이 블록의 기능은 ADC(370)의 출력이 소정의 임계값을 초과하는지를 검출하는 것이다. 이 소정의 임계값이 초과되면, 에러 통합기(367)는 비교 블록(363)으로부터의 에러 신호를 통합할 수 있게 된다. ADC(370)의 출력이 임계값 이하인 경우, 에러 통합기(367)는 정지하여 비교 블록(363)으로부터의 에러 신호가 무시되고 에러 통합기 블록(367)의 출력이 일정한 값에서 유지된다.
본 발명의 원리에 따른 대안적인 실시예가 도 9에 도시되어 있다. 이 실시예에서, 검출 조정 블록(468)은 압축 검출기 블록(470) 보다는 비교 및 적응 블록(424) 내에 포함되어, 디지털적으로 구현된다. 이 실시예에서, 검출 조정 블록(468)은 ADC(469)로부터의 디지털화된 압축 검출기 출력을 읽고, 출력 레벨을 디지털 기준 레벨 Vref과 비교하고, 가변 감쇠기(471)의 감쇠값을 조정하여, 전력 증폭기(316)가 그의 선형 범위 내에서 동작할 때 압축 검출기 회로(470)의 출력이 Vref으로 설정된다.
조정 과정의 일부로서, 도 8에 도시된 사전왜곡 LUT(369)는 전력 증폭기 AM/AM 및 AM/PM 특징들의 역으로 로딩된다. 전력 증폭기 AM/AM 및 AM/PM 특성은 정정값들의 집합으로 표시된다. 이러한 특징들은 외부 테스트 장비에 의해 측정되어 사전왜곡 LUT(369)으로 직접 로딩된다. 표 1은 AM/AM 및 AM/PM 정정값들의 표를 도시한 일 예이다. 상기 AM/AM 및 AM/PM 정정값들의 엔트리들은 극성 진폭 샘플들에 의해 인덱스된다. 상기 AM/AM 정정값들은 대응 극성 진폭 샘플들로 곱해질 곱셈 인자들이다. 상기 AM/PM 정정값들은 신호 진폭에 따라 신호 샘플의 위상 요소에 부가될 위상 오프셋들이다.
<표 1>은 AM/AM 및 AM/PM 특징들의 예시적인 표이다.
극성 진폭 샘플 AM/AM 정정값 AM/PM 정정값
1 1 0o
2 1 0o
3 1 0o
4 1 0o
5 1 0o
6 1.0167 1o
7 1.0429 2o
8 1.0750 3o
9 1.1111 4o
이 후, 시스템 동작 중에, 적절한 AM/AM 및 AM/PM 정정값들을 진폭 샘플 A(n)을 이용하여 사전왜곡 LUT(369)로부터 인덱스될 것이다. 상기 인덱스된 복합 정정값은 벡터 곱셈기(371)에서 샘플 A(n)으로 곱해진다. 또는, 전력 증폭기 출력을 샘플하기 위해 관찰 경로 수신기가 제공되고 적절한 정정값들로 사전왜곡 LUT(369)를 로드하기 위해 정정 알고리즘이 이용될 수 있다. 이러한 사전왜곡 접근법의 주요한 이점은, 고정된 사전왜곡 전달 함수 H-1(s)가 외부 테스트 장비에 의해 결정되도록 한 후 사전왜곡 LUT(369)에 로드될 수 있도록 함으로써 관측 경로 수신기에 대한 필요성을 상당히 제거한다는 것이다. 송수신기의 이득은 비교 및 적응 블록(324)에 의해 제어되어, 송수신기 및 전력 증폭기 이득과 압축 특징들이 사전왜곡 LUT(369)의 역 AM/AM 및 AM/PM 응답과 정렬되도록 한다. 도 8에 도시된 디지털 사전왜곡 블록(310)의 구조는 사전왜곡 블록에 대한 일 예일 뿐임에 유의한다. 그러나, 본 발명은 신호 진폭을 하향으로 스케일하기 위해 이득 곱셈기 G-1가 존재하는 한 디지털 사전왜곡 블록의 구조를 제한하지 않는다.
본 발명에 따른 디지털 사전왜곡 회로(310)는 카테시안-극 변환 회로(372), 사전왜곡 LUT(369), 벡터 곱셈기 회로(371), 곱셈기 회로(368), 극-카테시안 회로(373)를 포함한다.
상기 카테시안-극 변환 회로(372)는 입력 신호를 수신하고 수신된 입력 신호를 일련의 진폭 샘플들로 변환한다. 상기 사전왜곡 LUT(369)는 진폭 샘플값들과 대응되는 사전왜곡 정정값들을 저장하고, 상기 진폭 샘플들을 수신하고 대응되는 사전왜곡 정정값들을 출력한다. 상기 벡터 곱셈기 회로(371)는 진폭 샘플들과 사전왜곡 정정값들을 수신하고, 일련의 왜곡된 진폭 샘플들을 출력한다. 상기 곱셈기 회로(368)는 일련의 왜곡된 진폭 샘플들과 일련의 통합된 에러값들을 비교 및 적응 회로(324)로부터 수신하고, 왜곡된 진폭 샘플들을 대응하는 통합된 에러값들로 곱하고, 일련의 정정된 진폭 샘플들을 출력한다. 극-카테시안 회로(373)는 상기 일련의 정정된 진폭 샘플들을 변환하기 위해 결합된다.
이러한 완전한 사전왜곡 솔루션을 위한 조정 절차는 4개의 각각의 조정 단계들과 연관된다. 첫 번째 단계는 사전왜곡 LUT 블록(369)이 기준 조건을 위해 정확한 역 AM/AM 및 AM/PM 정정값들을 포함하도록 사전왜곡 LUT 블록(369)을 조정하는 것이다. 상기 기준 조건은 명목 바이어스 또는 배터리 전압들과 상온에 있기 쉬우나, 다른 조건들도 기준 조건을 위해 정의될 수 있다.
두 번째 조정 단계는 전력 증폭기가 자신의 선형 범위에서 동작할 때 압축 검출기 회로(320)의 출력이 기준 레벨 Vref에 있도록 검출 조정 블록(360)을 조정하는 것이다. 이 조정 단계는 전력 증폭기로 구성된 전체 장치의 공장 조정으로서 수행될 것으로 예상되나, 이 조정 단계는 또한 압축 검출기 회로(320)가 균형을 이룰 수 있도록 시스템 동작 중에 진행중인 조정 과정으로서 수행될 수도 있다.
세 번째 조정 단계는 압축 기준 LUT(362)을 조정하는 것이다. 상기 조정은 사전왜곡 LUT(369)가 조정되는 동일한 기준 조건들 하에서 수행된다. 압축 기준 LUT(362)은 송수신기 및 전력 증폭기의 전체 동적 범위를 에뮬레이트하는 파형을 이용하여 조정된다. 본질적으로, 압축 검출기 회로(320)의 응답이 검출되고 동적 범위에 걸쳐 각 A(n)의 값들에 대한 압축 기준 LUT(362)에 저장된다. 또는, 압축 검출기 LUT(362)는 Vref를 초과하는 A(n)의 값들에 대한 응답들을 저장할 수 있다. A(n)의 특정 레벨 아래에서, 전력 증폭기 압축이 일어나지 않을 것이며, 이러한 A(n) 값들에 대해 Vref 값이 발생되어야 하므로, Vref 보다 큰 대응 값들을 생성하는 A(n)의 범위를 조정하고 저장할 필요가 있다. 이러한 수단을 이용하면, 압축 검출기 LUT(362)가 전력 증폭기가 압축하는 범위를 커버할 필요가 있으므로 압축 검출기 LUT(362)의 사이즈가 상당히 감소할 수 있다. 예를 들어, A(n)이 12 비트 값이면, 전체 동적 범위에 대해 조정되는 경우 압축 검출기 LUT(362)는 4096 엔트리들을 포함할 필요가 있다. 전력 증폭기 압축이 상위 256 엔트리들에서 일어나는 경우, 상위 256 A(n) 값들에 대응하는 Vd 기준 레벨들을 저장하도록 압축 검출기 LUT(362)의 사이즈가 감소될 수 있다.
네 번째 조정 단계는 시간 정렬 블록(364)을 이용하여 비교 및 적응 블록(324)의 가변 지연 블록(365)을 조정하는 것이다. 이러한 조정은 전력 증폭기를 압축으로 유도하는 고 레벨 펄스를 포함하는 파형을 이용하여 수행된다. 이는 가변 지연 블록(365)이 압축 기준 LUT(362)의 응답을 ADC(370)의 출력과 정렬되도록 조정되고 세밀하게 튜닝되도록 한다. 이러한 조정은 전체 장치의 공장 조정으로서 수행될 것으로 예상되나, 송수신기, 전력 증폭기 및 압축 검출 회로를 통한 지연에 있어서의 가능한 이동을 시간과 온도로 보상하기 위해 시스템 동작 중에 진행중인 조정으로서 수행될 수도 있다.
본 발명의 개시는 송신기 특성을 변경하기 위해 채널 이득을 적응시키기 위해 피드백 루프에서 압축 검출기 회로를 이용하는 전력 증폭기 사전왜곡 방법을 기술하였다. 본 방법은 송수신기 및 전력 증폭기 이득과 압축 특성들에서의 변화를 시간, 온도 및 바이어스 전압으로 보상하기 위해 사전왜곡 정정 기능을 계속적으로 적응시키기 보다는, 사전왜곡 정정 함수가 일정하도록 하면서도 전체 시스템 이득을 보상하고자 한다. 증폭기의 압축 특성을 감시함으로써, 전력 증폭기 출력 파형을 그의 제 3 및 제 4차 혼변조 결과들과 함께 샘플링하고, 완전히 하향 변환하고 검출할 필요 없이, 전력 증폭기 및 송신기에서 이득 및 압축점 변화를 보상하도록 신호를 스케일한다. 본 기술의 이점은 광 대역폭 수신기 하향 변환기가 필요 없으며, 피드백 경로에 요구되는 ADC 대역폭이 송신 신호 대역폭보다 크지 않다는 것이다. 대신에, 이득 변화를 검출하고 폐쇄형 루프 방법에서 이득을 적응시키기 위해 저속의 간단한 포락선 검출 방법이 이용된다. 사전왜곡의 효과성을 유지시키기 위해 일부 적응 형태가 필요하지만, 단순하지만 정확한 포락선 검출 방법을 이용한 송수신기 이득의 저 대역폭 적응은, 사전왜곡 정정 함수의 광 대역폭 검출 및 적응에 훨씬 낮은 전력 소비와 자원 요건을 제공한다.
본 발명의 일차적인 장점은, 피드백 경로에 제한된 하드웨어 자원들과 낮은 대역폭만을 요구하는 폐쇄형 루프 적응을 가능하게 한다는 것이다. 송신기 및 전력 증폭기 이득과 압축 특징에서의 변화를 검출함으로써, 이러한 유형의 피드백은 송수신기 및 전력 증폭기에서의 이득 변화 및 압축 변화로 인한 사전왜곡 정확도의 1차적인 악화에 대한 적응을 가능하게 한다. 실제 사전왜곡 정정 특징들은 공장 조정 중에 결정될 것으로 예상되며, 메모리 LUT에 고정된다. 본 기술은 송수신기 및 전력 증폭기 변화를 시간, 온도 및 바이어스 전압으로 보상하기 위해 광대역 피드백 경로를 이용하여 사전왜곡 정정 표를 적응시키는 대신에, 사전왜곡 정정 표가 일정하도록 하고 이러한 변화를 보상하기 위해 디지털 이득을 적응시킨다. 이는 이러한 형태의 피드백이 셀룰러 폰, 광대역 무선 접속 점들 및 무선 LAN 단말들과 같은 저전력, 저가의 응용 예들에 적합하도록 한다.
셀룰러 폰과 같은 저전력 응용 예들의 경우, 계속적으로 사전왜곡 정정 표를 적응시키기 위해 이용되는 전체 대역폭 관측 수신기의 전력 소비는 실제적이지는 않다. 실제 사전왜곡 정정의 구현은 상당한 수의 부가적인 자원을 요구하지 않으며, 상당한 양의 부가적인 전력 소비를 요구하지도 않는다. 많은 양의 부가적인 하드웨어 자원들과 전력 소비를 요구하는 것은 일차적으로 사전왜곡 정정 적응이다.
따라서, 사전왜곡 정정을 일정하게 하고 사전왜곡 정정 특징들이 전력 증폭기 출력과 정렬되도록 하기 위해 전방향 경로 이득을 간단하게 조정함으로써, 송수신기 및 전력 증폭기 변화들의 대부분을 정확도와 효과성을 유지하기 위해서 사전왜곡 정정의 적응을 요구하였을 시간, 온도 및 바이어스 전압으로 제거할 수 있다. 적절한 이득 보상을 달성하기 위해, 압축 검출 방법은 사전왜곡 정정이 적절하게 정렬되도록 하기 위해 폐쇄형 루프 수단에서 이득을 검출하고 조정하기 위한 저자원의 저전력 방법을 제공한다. 이러한 압축 검출 방식은 비교적 적은 통합 회로 게이트들을 이용하여 구현될 수 있고, 낮은 전력 소비를 유지하고 낮은 샘플 비율의 ADC 만을 요구하기 위해 다소 낮은 속도로 동작할 수 있다.
이러한 방식의 유사한 응용 예들은 높은 PAR 비율을 갖는 파형들을 이용하나 매우 낮은 EVM을 요구하는 무선 시스템들에서 이용되는 저전력 단말기 응용 예들이다. 이러한 시스템들의 예로는 WiMax, WiBro, LTE, 및 기타 OFDM 기반 시스템들을 들 수 있다. 다른 가능한 응용 예들은 CDMA와 WCDMA 시스템들이다.
본 발명이 바람직한 실시예들과 관련하여 도시되고 설명되었지만, 첨부된 청구범위에 의해 정의되는 발명의 사상 및 범위를 벗어나지 않는 한 수정들과 변형들이 이루어질 수 있음은 당업자에게 명백할 것이다.

Claims (21)

  1. 신호를 증폭하기 위한 회로에 있어서,
    복수 개의 사전왜곡 정정값들로부터 선택된 사전왜곡 정정값에 따라 입력 신호를 왜곡시키고 회로 특징들의 변화에 따라 상기 왜곡된 신호를 조정하는 사전왜곡 회로;
    상기 사전왜곡 회로로부터 출력 신호를 수신하고 상기 수신된 신호를 처리하는 송수신기 회로;
    상기 송수신기 회로로부터 출력 신호를 수신하고 신호를 증폭하는 증폭 회로;
    상기 증폭 회로에 결합되고, 증폭 회로가 압축 모드에서 동작하는지를 검출하고, 상기 검출 결과에 따라 압축 표시 신호를 발생하는 압축 검출기; 및
    상기 압축 검출기 회로로부터 상기 압축 표시 신호를 수신하기 위해 결합되고, 상기 수신된 압축 표시 신호에 따라 상기 왜곡된 신호의 조정을 제어하기 위해 상기 사전왜곡 회로를 제어하는 비교 및 적응 회로를 포함하는 것을 특징으로 하는 신호 증폭 회로.
  2. 제 1 항에 있어서, 상기 압축 검출기 회로는,
    상기 증폭 회로의 입력 신호로부터 제 1 샘플된 신호를 수신하도록 결합되고 제 1 포락선 신호를 발생하는 제 1 포락선 검출기 회로;
    상기 증폭 회로의 출력 신호로부터 제 2 샘플된 신호를 수신하도록 결합되고 감쇠 인자에 따라 상기 수신된 제 2 샘플된 신호를 감쇠하는 가변 감쇠기 회로;
    상기 감쇠된 신호를 수신하도록 결합되고 제 2 포락선 신호를 발생하는 제 2 포락선 검출기 회로;
    상기 제 1 포락선 신호와 상기 제 2 포락선 신호를 모두 수신하도록 결합되고, 상기 제 1 포락선 신호와 상기 제 2 포락선 신호간의 차에 따라 상기 압축 표시 신호를 발생하는 차동 증폭기 회로; 및
    상기 압축 표시 신호를 수신하도록 결합되고, 상기 가변 감쇠기 회로가 상기 수신된 압축 표시 신호에 따라 상기 감쇠 인자를 조정하도록 제어하여 상기 증폭 회로가 압축 모드에서 동작하지 않을 때 상기 감쇠된 신호가 상기 제 1 샘플된 신호와 동일하도록 유지하는 검출 조정 회로를 포함하는 것을 특징으로 하는 신호 증폭 회로.
  3. 제 2 항에 있어서, 상기 검출 조정 회로는 가변 감쇠 회로를 계속적으로 제어하는 것을 특징으로 하는 신호 증폭 회로.
  4. 제 2 항에 있어서, 상기 검출 조정 회로는 기준 신호가 상기 증폭 회로로 입력되었을 때만 상기 가변 감쇠 회로를 제어하는 것을 특징으로 하는 신호 증폭 회로.
  5. 제 2 항에 있어서, 상기 비교 및 적응 회로는,
    상기 압축 표시 신호를 수신하도록 결합되고 일련의 압축 표시 샘플들을 출력하는 아날로그-디지털 변환기 회로;
    상기 입력 신호의 일련의 진폭 샘플들을 수신하도록 결합되고 특정 양 만큼 상기 진폭 샘플들을 지연하는 가변 지연 회로;
    진폭 값들을 저장하고 대응되는 기준 압축 표시 값들을 저장하며, 상기 지연된 진폭 샘플들을 수신하도록 결합되고, 일련의 기준 압축 표시 샘플들을 출력하는 압축 기준 룩업 표;
    상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 기준 압축 표시 샘플들을 대응되는 압축 표시 샘플들과 비교하여 상기 가변 지연 회로를 제어하는 시간 정렬 회로;
    상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 대응되는 기준 압축 표시 샘플들과 상기 대응되는 압축 표시 샘플들 사이의 차들을 나타내는 일련의 에러값들을 발생시키는 비교 회로; 및
    상기 일련의 에러값들을 수신하도록 결합되고, 상기 에러값들을 통합하여 일련의 통합된 에러값들을 출력하는 에러 통합 회로를 포함하는 것을 특징으로 하는 신호 증폭 회로.
  6. 제 5 항에 있어서, 상기 압축 표시 샘플들을 순차적으로 수신하도록 결합되고, 상기 압축 표시 샘플이 특정 임계값을 초과할 때 마다 상기 에러 통합 회로가 상기 입력된 에러값들을 무시하도록 제어하는 임계값 회로를 더 포함하는 것을 특징으로 하는 신호 증폭 회로.
  7. 제 1 항에 있어서, 상기 압축 검출기 회로는,
    제 1 샘플된 신호를 상기 증폭 회로의 입력 신호로부터 수신하도록 결합되고 제 1 포락선 신호를 발생시키는 제 1 포락선 검출기 회로;
    상기 증폭 회로의 출력 신호로부터 제 2 샘플된 신호를 수신하도록 결합되고 감쇠 인자에 따라 상기 수신된 제 2 샘플된 신호를 감쇠하는 가변 감쇠기 회로;
    상기 감쇠된 신호를 수신하도록 결합되고 제 2 포락선 신호를 발생하는 제 2 포락선 검출기 회로; 및
    상기 제 1 포락선 신호와 상기 제 2 포락선 신호를 모두 수신하도록 결합되고, 상기 제 1 포락선 신호와 상기 제 2 포락선 신호간의 차에 따라 상기 압축 표시 신호를 발생하는 차동 증폭기 회로를 포함하는 것을 특징으로 하는 신호 증폭 회로.
  8. 제 7 항에 있어서, 상기 비교 및 적응 회로는,
    상기 압축 표시 신호를 수신하도록 결합되고 일련의 압축 표시 샘플들을 출력하는 아날로그-디지털 변환기 회로;
    상기 일련의 압축 표시 샘플들을 수신하도록 결합되고, 상기 가변 감쇠 회로가 상기 수신된 일련의 압축 표시 샘플들에 따라 상기 감쇠 인자를 조정하도록 제어하여, 상기 증폭 회로가 압축 모드에서 동작하지 않을 때 상기 감쇠된 신호가 상기 제 1 샘플된 신호와 동일하도록 유지하는 검출 조정 회로;
    상기 입력 신호의 일련의 진폭 샘플들을 수신하도록 결합되고 특정 양 만큼 상기 진폭 샘플들을 지연하는 가변 지연 회로;
    진폭 값들을 저장하고 대응되는 기준 압축 표시 값들을 저장하며, 상기 지연된 진폭 샘플들을 수신하도록 결합되고, 일련의 기준 압축 표시 샘플들을 출력하는 압축 기준 룩업 표;
    상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 기준 압축 표시 샘플들을 대응되는 압축 표시 샘플들과 비교하여 상기 가변 지연 회로를 제어하는 시간 정렬 회로;
    상기 일련의 참조 압축 표시 샘플들과 압축 표시 샘플들 모두를 수신하도록 결합되고, 상기 대응되는 기준 압축 표시 샘플들과 상기 대응되는 압축 표시 샘플들 사이의 차들을 나타내는 일련의 에러값들을 발생시키는 비교 회로; 및
    상기 일련의 에러값들을 수신하도록 결합되고, 상기 에러값들을 통합하여 일련의 통합된 에러값들을 출력하는 에러 통합 회로를 포함하는 것을 특징으로 하는 신호 증폭 회로.
  9. 제 8 항에 있어서, 상기 압축 표시 샘플들을 순차적으로 수신하도록 결합되고, 상기 압축 표시 샘플이 특정 임계값을 초과할 때 마다 상기 에러 통합 회로가 상기 입력된 에러값들을 무시하도록 제어하는 임계값 회로를 더 포함하는 것을 특징으로 하는 신호 증폭 회로.
  10. 제 1 항에 있어서, 상기 사전왜곡 회로는,
    상기 입력 신호를 수신하도록 결합되고 상기 수신된 입력 신호를 일련의 진폭 샘플들로 변환하는 카테시안-극 변환 회로;
    진폭 샘플 값들과 대응하는 사전왜곡 정정값들을 저장하고, 상기 진폭 샘플들을 순차적으로 수신하도록 결합되며, 상기 대응하는 일련의 사전왜곡 정정값들을 출력하는 사전왜곡 룩업 표;
    상기 진폭 샘플들과 상기 사전왜곡 정정값들을 순차적으로 수신하도록 결합되고 일련의 왜곡된 진폭 샘플들을 출력하는 벡터 곱셈기 회로;
    상기 일련의 왜곡된 진폭 샘플들과 일련의 통합 에러값들을 상기 비교 및 적응 회로로부터 수신하도록 결합되고, 상기 왜곡된 진폭 샘플들을 상기 대응하는 통합 에러값들로 곱하여 일련의 정정된 진폭 샘플들을 출력하는 곱셈기 회로; 및
    상기 일련의 정정된 진폭 샘플들을 변환하도록 결합된 극-카테시안 회로를 포함하는 것을 특징으로 하는 신호 증폭 회로.
  11. 신호를 증폭하는 방법에 있어서,
    사전왜곡 회로가, 복수 개의 사전왜곡 정정값들로부터 선택된 사전왜곡 정정값에 따라 입력 신호를 왜곡시키고 회로 특징들의 변화에 따라 상기 왜곡된 신호를 조정하는 단계;
    송수신기가, 상기 사전왜곡 회로로부터의 출력 신호를 처리하는 단계;
    증폭 회로가, 증폭 전달 함수에 따라 상기 신호를 증폭하는 단계;
    압축 검출기 회로가, 상기 증폭 회로가 압축 모드에서 동작하는지를 검출하고 압축 표시 신호를 발생하는 단계;
    비교 및 적응 회로가, 상기 사전왜곡 회로가 상기 수신된 압축 표시 신호에 따라 상기 왜곡된 신호의 조정을 제어하는 상기 사전왜곡 회로를 제어하는 단계를 포함하는 것을 특징으로 하는 신호 증폭 방법.
  12. 제 11 항에 있어서, 상기 증폭 회로가 압축 모드에서 동작하는지를 검출하고 압축 표시 신호를 발생하는 단계는,
    제 1 포락선 검출기 회로가, 상기 증폭 회로의 입력 신호로부터의 제 1 샘플된 신호에 기초하여 제 1 포락선 신호를 발생시키는 단계;
    가변 감쇠기 회로가, 상기 증폭 회로의 출력 신호로부터 제 2 샘플된 신호를 감쇠하는 단계;
    제 2 포락선 검출기 회로가, 상기 감쇠된 신호에 기초하여 제 2 포락선 신호를 발생시키는 단계;
    차동 증폭기 회로가, 상기 제 1 포락선 신호와 상기 제 2 포락선 신호 사이의 차를 검출하고 상기 압축 표시 신호를 발생시키는 단계; 및
    검출 조정 회로가, 상기 증폭 회로가 압축 모드에서 동작하지 않을 때 상기 수신된 압축 표시 신호에 따라 가변 감쇠기가 상기 감쇠된 신호가 제 1 샘플된 신호와 동일하게 유지하도록 제어하는 단계를 포함하는 것을 특징으로 하는 신호 증폭 방법.
  13. 제 12 항에 있어서, 상기 가변 감쇠 회로는 계속적으로 제어되는 것을 특징으로 하는 신호 증폭 방법.
  14. 제 12 항에 있어서, 상기 가변 감쇠 회로는 기준 신호가 상기 증폭 회로에 입력될 때 제어되는 것을 특징으로 하는 신호 증폭 방법.
  15. 제 12 항에 있어서, 상기 수신된 압축 표시 신호에 따라 상기 왜곡된 신호의 조정을 제어하는 단계는,
    아날로그-디지털 변환기 회로가, 상기 압축 표시 신호를 일련의 압축 표시 샘플들로 변환하는 단계;
    가변 지연 회로가, 상기 입력 신호의 일련의 진폭 샘플들을 특정 양 만큼 지연시키는 단계;
    진폭 값들과 대응되는 기준 압축 표시 값들을 저장하는 압축 기준 룩업 표를 구성하는 단계;
    상기 지연된 진폭 샘플들을 수신하고 상기 압축 기준 룩업 표에 따라 일련의 기준 압축 표시 샘플들을 출력하는 단계;
    시간 정렬 회로에서, 상기 기준 압축 표시 샘플들을 상기 대응되는 압축 표시 샘플들과 비교하여 상기 가변 지연 회로를 제어하는 단계;
    비교 회로가, 상기 대응되는 기준 압축 표시 샘플들과 상기 대응되는 압축 표시 샘플들 사이의 차이들을 나타내는 일련의 에러값들을 발생시키는 단계; 및
    에러 통합 회로가 상기 에러값들을 통합하고 일련의 통합된 에러값들을 출력하는 단계를 포함하는 것을 특징으로 하는 신호 증폭 방법.
  16. 제 15 항에 있어서, 임계값 회로가, 상기 압축 표시 샘플이 특정 임계값을 초과할 때 마다 상기 에러 통합 회로가 상기 입력 에러값들을 무시하도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 신호 증폭 방법.
  17. 제 15 항에 있어서, 상기 입력 신호를 왜곡하고 회로 특징들의 변화에 따라 상기 왜곡된 신호를 조정하는 단계는,
    카테시안-극 변환 회로가, 상기 입력 신호를 일련의 진폭 샘플들로 변환하는 단계;
    진폭 샘플 값들과 대응하는 사전왜곡 정정값들을 저장하는 사전왜곡 룩업 표를 구성하는 단계;
    상기 진폭 샘플들을 수신하고 상기 사전왜곡 룩업 표에 따라 상기 대응되는 일련의 사전왜곡 정정값들을 발생시키는 단계;
    벡터 곱셈기 회로가, 상기 진폭 샘플들을 상기 대응되는 사전왜곡 정정값들로 곱하여 일련의 왜곡된 진폭 샘플들을 출력하는 단계;
    곱셈기 회로가, 상기 왜곡된 진폭 샘플들을 대응하는 통합된 에러값들로 곱하여 일련의 정정된 진폭 샘플들을 출력하는 단계; 및
    극-카테시안 회로가 상기 일련의 정정된 진폭 샘플들을 변환하는 단계를 포함하는 것을 특징으로 하는 신호 증폭 방법.
  18. 제 11 항에 있어서, 상기 증폭 회로가 압축 모드에서 동작 중인지를 검출하고 압축 표시 신호를 발생시키는 단계는,
    제 1 포락선 검출기 회로가, 상기 증폭 회로의 입력 신호로부터의 제 1 샘플된 신호에 기초하여 제 1 포락선 신호를 발생시키는 단계;
    가변 감쇠기 회로가, 감쇠 인자에 따라 상기 증폭 회로의 출력 신호로부터의 제 2 샘플된 신호를 감쇠하는 단계;
    제 2 포락선 검출기 회로가, 상기 감쇠된 신호에 기초하여 제 2 포락선 신호를 발생하는 단계;
    차동 증폭기 회로가, 상기 제 1 포락선 신호와 상기 제 2 포락선 신호간의 차를 검출하고 상기 압축 표시 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 신호 증폭 방법.
  19. 제 18 항에 있어서, 상기 수신된 압축 표시 신호에 따라 상기 왜곡된 신호의 조정을 제어하는 단계는,
    아날로그-디지털 변환기 회로가, 상기 압축 표시 신호를 일련의 압축 표시 샘플들로 변환하는 단계;
    검출 조정 회로가, 상기 가변 감쇠 회로가 상기 일련의 압축 표시 샘플들에 따라 상기 감쇠 인자를 조정하도록 제어하여, 상기 증폭 회로가 압축 모드에서 동작하지 않을 때 상기 감쇠된 신호가 상기 제 1 샘플된 신호와 동일하도록 유지하는 단계;
    가변 지연 회로가, 상기 입력 신호의 일련의 진폭 샘플들을 특정 양 만큼 지연시키는 단계;
    진폭 값들과 대응되는 기준 압축 표시 값들을 저장하는 압축 기준 룩업 표를 구성하는 단계;
    상기 지연된 진폭 샘플들을 수신하고 상기 압축 기준 룩업 표에 따라 일련의 기준 압축 표시 샘플들을 출력하는 단계;
    시간 정렬 회로에서, 상기 기준 압축 표시 샘플들을 상기 대응되는 압축 표시 샘플들과 비교하여 상기 가변 지연 회로를 제어하는 단계;
    비교 회로가, 상기 대응되는 기준 압축 표시 샘플들과 상기 대응되는 압축 표시 샘플들 사이의 차이들을 나타내는 일련의 에러값들을 발생시키는 단계; 및
    에러 통합 회로가 상기 에러값들을 통합하고 일련의 통합된 에러값들을 출력하는 단계를 포함하는 것을 특징으로 하는 신호 증폭 방법.
  20. 제 19 항에 있어서, 임계값 회로가, 상기 압축 표시 샘플이 특정 임계값을 초과할 때 마다 상기 에러 통합 회로가 상기 입력 에러값들을 무시하도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 신호 증폭 방법.
  21. 제 19 항에 있어서, 상기 입력 신호를 왜곡하고 회로 특징들의 변화에 따라 상기 왜곡된 신호를 조정하는 단계는,
    카테시안-극 변환 회로가, 상기 입력 신호를 일련의 진폭 샘플들로 변환하는 단계;
    진폭 샘플 값들과 대응하는 사전왜곡 정정값들을 저장하는 사전왜곡 룩업 표를 구성하는 단계;
    상기 진폭 샘플들을 수신하고 상기 사전왜곡 룩업 표에 따라 상기 대응되는 일련의 사전왜곡 정정값들을 발생시키는 단계;
    벡터 곱셈기 회로가, 상기 진폭 샘플들을 상기 대응되는 사전왜곡 정정값들로 곱하여 일련의 왜곡된 진폭 샘플들을 출력하는 단계;
    곱셈기 회로가, 상기 왜곡된 진폭 샘플들을 대응하는 통합된 에러값들로 곱하여 일련의 정정된 진폭 샘플들을 출력하는 단계; 및
    극-카테시안 회로가 상기 일련의 정정된 진폭 샘플들을 변환하는 단계를 포함하는 것을 특징으로 하는 신호 증폭 방법.
KR1020107025372A 2008-04-11 2009-04-13 압축 검출을 이용한 전력 증폭기 사전왜곡 적응 방법 및 그 회로 KR20100137000A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/081,215 US8620233B2 (en) 2008-04-11 2008-04-11 Method of power amplifier predistortion adaptation using compression detection
US12/081,215 2008-04-11

Publications (1)

Publication Number Publication Date
KR20100137000A true KR20100137000A (ko) 2010-12-29

Family

ID=41162416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107025372A KR20100137000A (ko) 2008-04-11 2009-04-13 압축 검출을 이용한 전력 증폭기 사전왜곡 적응 방법 및 그 회로

Country Status (3)

Country Link
US (1) US8620233B2 (ko)
KR (1) KR20100137000A (ko)
WO (1) WO2009126007A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140035938A (ko) * 2011-05-27 2014-03-24 누지라 리미티드 증폭 스테이지에 대한 시간 정렬
WO2014069710A1 (ko) * 2012-10-31 2014-05-08 한국과학기술원 포락선 검출 궤환 방식의 저비용 디지털 전치왜곡 장치 및 그 방법
KR20150129730A (ko) * 2013-03-14 2015-11-20 퀀탄스, 인코포레이티드 잡음에 대한 조정을 이용하는 et 시스템
US9793871B1 (en) 2016-12-23 2017-10-17 Samsung Electronics Co., Ltd. Apparatus and method for controlling wireless transmission

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017193213A1 (en) 2016-05-10 2017-11-16 Jp Scientific Limited System and method for desorbing and detecting an analyte sorbed on a solid phase microextraction device
US8384476B2 (en) * 2008-08-11 2013-02-26 Qualcomm, Incorporated Adaptive digital predistortion of complex modulated waveform using peak and RMS voltage feedback from the output of a power amplifier
TWI358220B (en) * 2008-04-21 2012-02-11 Ra Link Technology Corp Signal transmitting apparatus for ofdm system and
US8229025B1 (en) * 2008-08-29 2012-07-24 Xilinx, Inc. Method of and circuit for accepting a sample of an input signal to be used to calculate parameters for a predistortion circuit in an integrated circut
US8285770B1 (en) 2008-08-29 2012-10-09 Xilinx, Inc. Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit using a matrix
JP5121691B2 (ja) * 2008-12-22 2013-01-16 株式会社東芝 歪補償器、送信機、歪補償方法
TW201027953A (en) * 2009-01-09 2010-07-16 Ralink Technology Corp Method and circuit for calibrating analog circuit components
DE102010038482B4 (de) * 2009-07-31 2014-07-24 Intel Mobile Communications GmbH Digitale Vorverzerrung und Kompensation einer Betriebsbedingungsauswirkung
EP2487790B1 (en) * 2009-10-06 2015-04-01 Fujitsu Limited Papr (peak-to-average power ratio) determining apparatus and communication apparatus
US8340602B1 (en) * 2009-10-16 2012-12-25 Qualcomm Incorporated Power amplifier linearization system and method
TW201115915A (en) * 2009-10-23 2011-05-01 Ralink Technology Corp Method for pre-distorting power amplifier and the circuit thereof
US8295790B2 (en) * 2009-12-10 2012-10-23 Vyycore Ltd. Apparatus and method for pre-distorting and amplifying a signal
US8351877B2 (en) 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method
US9197175B2 (en) * 2011-06-08 2015-11-24 Broadcom Corporation Methods and systems for pre-emphasis of an envelope tracking power amplifier supply voltage
US8929843B2 (en) * 2011-09-20 2015-01-06 Qualcomm Incorporated Antenna power coupler having a variable coupling factor
EP2759056A4 (en) 2011-09-22 2015-06-03 Dali Systems Co Ltd SYSTEM AND METHOD FOR INCREASING BANDWIDTH FOR DIGITAL PRECORDING IN MULTICHANNEL BROADBAND COMMUNICATION SYSTEMS
US8837633B2 (en) 2011-10-21 2014-09-16 Xilinx, Inc. Systems and methods for digital processing based on active signal channels of a communication system
WO2013078587A1 (zh) 2011-11-28 2013-06-06 华为技术有限公司 预失真系数的调整方法及装置
US9362876B2 (en) * 2011-12-22 2016-06-07 Southern Methodist University Look-up table digital predistortion technique for high-voltage power amplifiers in ultrasonic applications
US9026391B2 (en) 2012-02-29 2015-05-05 Intel Mobile Commnications GmbH Distortion estimation apparatus and method
CN104620509B (zh) 2012-03-04 2017-05-10 匡坦斯公司 具有延迟校准的包络跟踪功率放大器系统及时间校准方法
US8829920B2 (en) * 2012-05-31 2014-09-09 International Business Machines Corporation Power amplification of a multi-tone test signal
US8913689B2 (en) 2012-09-24 2014-12-16 Dali Systems Co. Ltd. Wide bandwidth digital predistortion system with reduced sampling rate
CN105099972B (zh) * 2012-12-11 2018-05-04 华为技术有限公司 发射机的发射通道间干扰消除方法及装置
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US12224096B2 (en) 2013-03-15 2025-02-11 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
JP6166457B2 (ja) 2013-03-15 2017-07-19 クアンタンス， インコーポレイテッド 内部電力増幅器特徴付けを伴う包絡線追跡システム
US9444417B2 (en) 2013-03-15 2016-09-13 Qorvo Us, Inc. Weakly coupled RF network based power amplifier architecture
WO2014145633A1 (en) * 2013-03-15 2014-09-18 Rf Micro Devices, Inc. Weakly coupled based harmonic rejection filter for feedback linearization power amplifier
US9680422B2 (en) * 2013-03-27 2017-06-13 Qualcomm Incorporated Power amplifier signal compensation
US9729110B2 (en) * 2013-03-27 2017-08-08 Qualcomm Incorporated Radio-frequency device calibration
DE102013114409B4 (de) * 2013-12-18 2022-01-20 Intel Corporation Vorrichtung und Verfahren zum Bestimmen von Informationen über eine Nichtlinearität eines Sendesignals
EP3131251A4 (en) * 2014-04-30 2017-04-19 Huawei Technologies Co. Ltd. Pre-distortion system and method
WO2015177757A1 (en) * 2014-05-23 2015-11-26 Teko Telecom S.R.L. Power amplification system for radiofrequency communications
US9281851B2 (en) * 2014-06-17 2016-03-08 Telefonaktiebolaget L M Ericsson (Publ) Power amplifier pre-distortion signal generator using an analog baseband envelope feedback loop
US9374112B2 (en) * 2014-09-02 2016-06-21 Texas Instruments Incorporated Capture selection for digital pre-distortion adaptation and capture concatenation for frequency hopping pre-distortion adaptation
WO2016091501A1 (en) * 2014-12-12 2016-06-16 National University Of Ireland, Maynooth A signal processing stage for an amplifier
US9998241B2 (en) * 2015-02-19 2018-06-12 Mediatek Inc. Envelope tracking (ET) closed-loop on-the-fly calibration
US9582018B1 (en) 2015-03-19 2017-02-28 Maxlinear Asia Singapore Pte Ltd. Automatic gain compression detection and gain control for analog front-end with nonlinear distortion
US10250194B2 (en) 2015-11-13 2019-04-02 Analog Devices Global Broadband envelope tracking
EP3423186A4 (en) 2016-03-02 2019-10-23 JP Scientific Limited SOLID PHASE MICRO EXTRACTION COATING
US10056941B2 (en) * 2016-06-20 2018-08-21 Qualcomm Incorporated Wireless communication impairments correction
US9813190B1 (en) * 2016-07-01 2017-11-07 Intel IP Corporation Pre-distortion calibration
US20190222326A1 (en) * 2018-01-15 2019-07-18 Qualcomm Incorporated Scheduling for power amplifier characterization
DE102018106071B4 (de) * 2018-03-15 2019-12-12 Tdk Electronics Ag Verstärkerschaltungsanordnung und Verfahren zum Kalibrieren derselben
WO2019190469A1 (en) * 2018-03-27 2019-10-03 Intel IP Corporation Transmitters and methods for operating the same
US10333764B1 (en) * 2018-06-26 2019-06-25 Intel Corporation Envelope detector-based feedback for radio frequency (RF) transmitters
US10938352B1 (en) * 2018-08-24 2021-03-02 Vidatronic, Inc. Methods and apparatus for online timing mismatch calibration for polar and segmented power amplifiers
US11119145B2 (en) 2019-03-26 2021-09-14 Rohde & Schwarz & GmbH & Co. KG Performance testing method and measurement system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227736A (en) 1992-05-18 1993-07-13 Tacan Corporation Second-order predistorter
US6587514B1 (en) 1999-07-13 2003-07-01 Pmc-Sierra, Inc. Digital predistortion methods for wideband amplifiers
CA2329100A1 (en) * 1999-12-21 2001-06-21 Nortel Networks Limited Phase and amplitude detector and method of determining errors
US6864742B2 (en) 2001-06-08 2005-03-08 Northrop Grumman Corporation Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140035938A (ko) * 2011-05-27 2014-03-24 누지라 리미티드 증폭 스테이지에 대한 시간 정렬
WO2014069710A1 (ko) * 2012-10-31 2014-05-08 한국과학기술원 포락선 검출 궤환 방식의 저비용 디지털 전치왜곡 장치 및 그 방법
US9148093B2 (en) 2012-10-31 2015-09-29 Korea Advanced Institute Of Science And Technology Low-cost digital predistortion apparatus and method using envelope detection feedback
KR20150129730A (ko) * 2013-03-14 2015-11-20 퀀탄스, 인코포레이티드 잡음에 대한 조정을 이용하는 et 시스템
US9793871B1 (en) 2016-12-23 2017-10-17 Samsung Electronics Co., Ltd. Apparatus and method for controlling wireless transmission

Also Published As

Publication number Publication date
WO2009126007A3 (en) 2010-01-14
US20090256630A1 (en) 2009-10-15
US8620233B2 (en) 2013-12-31
WO2009126007A2 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
US8620233B2 (en) Method of power amplifier predistortion adaptation using compression detection
US6496062B1 (en) Predistortion system and method using a pilot signal
US7259630B2 (en) Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US7091777B2 (en) Controller for an RF power amplifier
US9077299B2 (en) Pre-distortion for fast power transient waveforms
US6794936B2 (en) Equalizer system and method for predistortion
JP3590571B2 (ja) 歪補償装置
US6928272B2 (en) Distortion compensating circuit for compensating distortion occurring in power amplifier
US8126036B2 (en) Predistortion and post-distortion correction of both a receiver and transmitter during calibration
US7565119B2 (en) Predistortion correction loop-back based on high linearity and low linearity modes
US8446980B2 (en) Distortion compensation circuit and a distortion compensation method
US6931080B2 (en) Multiple stage and/or nested predistortion system and method
KR20010050450A (ko) 무선 통신 시스템에서 인접 채널 파워를 감소시키는 방법및 장치
US7274255B2 (en) Efficient generation of radio frequency currents
US20120134399A1 (en) Systems and Methods of Improved Power Amplifier Efficiency Through Adjustments in Crest Factor Reduction
US20080146168A1 (en) Methods of Enhancing Power Amplifier Linearity
US20090174456A1 (en) DC Offset Correcting Device And DC Offset Correcting Method
JP5795218B2 (ja) Ｅｔ電力増幅装置
US7319362B2 (en) Power amplifying apparatus
KR100976863B1 (ko) 전력 증폭기의 비선형 왜곡 보상 장치 및 방법
Zhang et al. A memory polynomial predistorter for compensation of nonlinearity with memory effects in WCDMA transmitters
JPH0715247A (ja) 電力増幅器
KR20100045630A (ko) 전력 증폭 장치 및 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20101111

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140411

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160607

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161227

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170306

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20161227

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20160607

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I