KR100976863B1 - 전력 증폭기의 비선형 왜곡 보상 장치 및 방법 - Google Patents

Abstract

전력 증폭기의 비선형 왜곡 보상 장치 및 방법이 개시된다. 본 발명에 따른 전력 증폭기의 비선형 왜곡 보상 장치는, RF 입력 신호의 전력을 검출하는 전력 검출기; 상기 RF 입력 신호를 미리 왜곡하여 출력하되 외부로부터의 제어 전압에 의해 결정되는 이득 특성에 따라 왜곡하여 출력하는 전치왜곡기; 상기 검출된 전력에 따라 적응적으로 상기 제어 전압을 발생시키는 제어 전압 발생기; 및 상기 전치왜곡기로부터의 신호를 전력 증폭하여 출력하는 전력 증폭기를 포함하는 것을 특징으로 한다. 이러한 본 발명에 의하면 증폭기 출력의 선형성을 보다 개선할 수 있는 효과가 있다.

Description

전력 증폭기의 비선형 왜곡 보상 장치 및 방법{Apparatus and method for compensating nonlinear distortion of power amplifier}

본 발명은 전력 증폭기의 비선형 왜곡 보상 장치 및 방법에 관한 것으로서, 보다 상세하게는 증폭기 출력의 선형성을 보다 개선할 수 있는 전력 증폭기의 비선형 왜곡 보상 장치 및 방법에 관한 것이다.

무선통신 시스템의 고출력 송신기에서 발생하는 비선형 특성은 전송신호의 왜곡을 가져와 전송특성의 성능 저하를 가져온다. 고출력 송신기에서 사용되는 대부분의 전력 증폭기는 최대 전력을 송출하기 위해 비선형 영역까지 증폭기를 동작시키게 된다. 이로 인해 전력 증폭기의 이득 왜곡과 위상 왜곡과 같은 비선형 왜곡 특성이 발생하게 된다.

전력 증폭기의 비선형 왜곡 특성은 한 개의 반송파를 증폭시키는 경우 장치 전체의 성능 저하에 크게 영향을 미치지 않는다. 그러나 다중 반송파를 증폭시키는 직교 위상 편이 변조(Quadrature Phase Shift Keying : QPSK)나 직교 진폭 변조(Quardrature Amplitude Modulation : QAM)와 같이 주파수 효율이 우수한 디지털 변조 방식을 사용하는 경우 전력 증폭기의 비선형 왜곡 특성에 의해 발생되는 혼변 조 왜곡(intermodulation distortion : IMD) 성분으로 인해 간섭이 발생하게 되므로 장치 전체의 성능에 심각한 영향을 미친다.

이를 보상하기 위하여 송신기의 입력단에서는 송신기의 전력 증폭기에서 생기는 비선형 왜곡 특성에 반대되는 비선형 왜곡 특성을 미리 발생시키게 한다. 이렇게 하여 주는 회로가 전치왜곡기(predistorter)이다. 전치왜곡기에서 발생하는 비선형 왜곡 특성은 뒷단의 전력 증폭기에서 생기는 비선형 왜곡 특성과 서로 상쇄되어진다.

도 1은 일반적인 전력 증폭기의 비선형 왜곡 보상 장치의 구성과 입력 전력에 따른 이득 특성을 나타낸 도면으로서, 전력 증폭기의 앞단에 전치왜곡기를 두어 선형성을 향상시키고 있다. 도 1을 참조하면, 입력 전력에 따른 전치왜곡기의 이득 및 위상 특성은 전력 증폭기의 그것과 반대되는 비선형 왜곡특성을 가지며, 따라서 전체적인 이득 및 위상 특성은 선형성을 가지게 된다.

본 발명이 이루고자 하는 기술적 과제는 증폭기 출력의 선형성을 보다 개선할 수 있는 전력 증폭기의 비선형 왜곡 보상 장치 및 방법을 제공하는 데 있다.

상기 기술적 과제를 해결하기 위하여 본 발명에 따른 전력 증폭기의 비선형 왜곡 보상 장치는, RF 입력 신호의 전력을 검출하는 전력 검출기; 상기 RF 입력 신호를 미리 왜곡하여 출력하되 외부로부터의 제어 전압에 의해 결정되는 이득 특성 에 따라 왜곡하여 출력하는 전치왜곡기; 상기 검출된 전력에 따라 적응적으로 상기 제어 전압을 발생시키는 제어 전압 발생기; 및 상기 전치왜곡기로부터의 신호를 전력 증폭하여 출력하는 전력 증폭기를 포함하는 것을 특징으로 한다.

여기서, 상기 전치왜곡기는 아날로그 회로로 구현될 수 있다.

그리고 상기 전치왜곡기는 FET를 포함하여 이루어지고 상기 제어 전압이 상기 FET의 게이트에 인가되거나, 상기 전치왜곡기는 다이오드를 포함하여 이루어지고 상기 제어 전압이 상기 다이오드의 애노드에 인가될 수 있다.

또한, 상기 제어 전압 발생기는 상기 검출된 전력의 소정 범위에서 상기 검출된 전력이 커질수록 상기 제어 전압이 작아지도록 발생시키는 것이 바람직하다.

또한, 상기 전력 증폭기의 비선형 왜곡 보상 장치는 상기 전치왜곡기의 전단에 마련되며 상기 RF 입력 신호를 일정 시간 지연시키는 지연 소자를 더 포함할 수 있다.

상기 기술적 과제를 해결하기 위하여 본 발명에 따른 전력 증폭기의 비선형 왜곡 보상 방법은, (a) RF 입력 신호의 전력을 검출하는 단계; (b) 상기 검출된 전력에 따라 적응적으로 제어 전압을 발생시키는 단계; (c) 상기 RF 입력 신호를 미리 왜곡하되 상기 발생된 제어 전압에 의해 결정되는 이득 특성에 따라 왜곡하는 단계; 및 (d) 상기 왜곡된 신호를 전력 증폭하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 (b) 단계는, 상기 검출된 전력의 소정 범위에서 상기 검출된 전력이 커질수록 상기 제어 전압이 작아지도록 발생시키는 것이 바람직하다.

또한, 상기 전력 증폭기의 비선형 왜곡 보상 방법은 상기 (c) 단계 이전에 상기 RF 입력 신호를 일정 시간 지연시키는 단계를 더 포함할 수 있다.

상기된 본 발명에 의하면 RF 입력 신호의 전력을 검출하여 그에 따라 적응적으로 전치왜곡기에 인가되는 제어 전압을 발생시킴으로써 증폭기 출력의 선형성을 보다 개선할 수 있는 효과가 있다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.

도 2는 본 발명에 따른 전력 증폭기의 비선형 왜곡 보상 장치에 적용될 수 있는 전치왜곡기의 일 예를 나타낸다. 전치왜곡기는 도시된 바와 같이 아날로그 회로로 구현되며, 비선형 소자로서 FET(M1)를 채용하여 이득 억압(gain compression)과 위상 편이(phase deviation)를 통해 선형성을 실현한다. FET(M1)로는 MOSFET, JFET, HJFET 등이 사용될 수 있다. FET(M1)의 드레인(D)과 소스(S)는 각각 인덕터(L1, L2)를 통하여 그라운드와 연결되며, 게이트(G)는 커패시터(C3)를 통해 그라운드와 연결된다. 커패시터(C1, C2)는 각각 DC 블로킹 및 매칭을 위한 것이다. 그리고 바이어스를 위한 제어 전압(VC)이 바이어스 저항(R1)을 통하여 FET(M1)의 게이트에 인가된다.

전치왜곡기의 이득 특성은 FET(M1)의 드레인-소스 저항에 의해 결정되며 이것은 제어 전압(VC)에 관한 함수이므로, 결국 이득 특성은 제어 전압(VC)에 따라 결정된다. 그리고 위상 특성은 인덕터(L1, L2)에 의해 결정된다.

도 3은 전치왜곡기를 적용하였을 때 여러 제어 전압(VC)들에 따른 3차 혼변조 왜곡(IMD3)을 증폭기 출력 전력에 따라 도시한 그래프이다. 도 3을 참조하면, 낮은 출력 전력에서는 제어 전압에 따라서 전치왜곡기가 대체로 잘 동작하나, 비교적 높은 출력 전력(약 24dBm 이상)에서는 낮은 출력 전력일 때와는 다소 다른 양상을 보이고 있음을 알 수 있다.

도 4는 도 3에 도시된 그래프 중 일부분을 확대하여 자세히 나타낸 도면이다. 도 4를 참조하면, 약 24dBm을 기준으로 낮은 출력 전력에서는 VC=0.9V일 때의 IMD3가 VC=0.65V일 때보다 양호하나, 높은 출력 전력에서는 오히려 역전되어 VC=0.65V일 때의 IMD3가 VC=0.9V일 때보다 양호함을 알 수 있다. 이러한 점을 고려하면, 전력에 따라 적응적으로 제어 전압이 조절되는 전치왜곡기가 요구된다.

도 5는 본 발명의 일 실시예에 따른 전력 증폭기의 비선형 왜곡 보상 장치의 구성을 나타낸 도면이다. 도 5를 참조하면, 본 실시예에 따른 전력 증폭기의 비선형 왜곡 보상 장치는 전력 검출기(10), 지연 소자(20), 전치왜곡기(30), 제어 전압 발생기(40), 전력 증폭기(50)를 포함하여 이루어진다.

RF 입력 신호는 전력 검출기(10)로 입력되고, 전력 검출기는 이 RF 입력 신호의 전력을 검출하여 제어 전압 발생기(40)로 전달한다. 전력 검출기(10)로는 커플러(coupler), 포락선 검출기(envelope detector) 등이 사용될 수 있다.

제어 전압 발생기(40)는 전력 검출기(10)에서 검출된 전력의 크기에 따라서 적응적으로 전치왜곡기(30)를 제어할 제어 전압을 발생시키고 이를 전치왜곡기(30)에 인가한다.

제어 전압 발생기(40)가 제어 전압을 발생시키는 데에는 약간의 시간이 소요될 수 있으므로 전치왜곡기(30)의 전단에 RF 입력 신호를 일정 시간 지연시켜 전치 왜곡기(30)로 전달하는 지연 소자(20)가 구비될 수 있다.

전치왜곡기(30)는 전력 증폭기(50)의 전단에서 지연 소자(20)로부터의 RF 입력 신호를 미리 왜곡하여 출력하는데, 제어 전압 발생기(40)로부터의 제어 전압에 의해 결정되는 이득 특성에 따라 왜곡하여 출력한다. 그리고 전력 증폭기(50)는 전치왜곡기(30)로부터의 왜곡된 신호를 전력 증폭하여 출력한다.

전치왜곡기(30)로는 도시된 바와 같이 도 2의 전치왜곡기가 채용될 수 있다. 그러나 본 발명에 따른 전력 증폭기의 비선형 왜곡 보상 장치는 도 2에 도시된 바와 같은 전치왜곡기에 한정되는 것이 아니며 아날로그 회로로 구성되고 외부로부터의 제어 전압에 의해 결정되는 이득 특성에 따라 입력 신호를 왜곡시켜 출력하는 전치왜곡기라면 어느 형태이든 채용될 수 있다. 예컨대, 도 6에 도시된 바와 같이 FET(M2)와 FET(M2)의 드레인에 연결된 커패시터(Cd)로 이루어지고, FET(M2)의 게이트에 제어 전압이 인가되는 형태의 전치왜곡기가 채용될 수 있다. 또는 도 7에 도시된 바와 같이 다이오드(D), 다이오드(D)의 캐소드와 그라운드 사이에 연결된 저항, 다이오드(D)의 애노드에 연결된 저항(Ra), 저항(Ra)과 그라운드 사이에 연결되는 커패시터(Ca)로 이루어지고, 저항(Ra)을 통하여 다이오드(D)의 애노드에 제어 전압이 인가되는 형태의 전치왜곡기 역시 채용될 수 있다.

도 4를 참조하여 상기 살펴본 바와 같이, 특정 출력 전력 근처에서 출력 전력이 적을 경우에는 제어 전압이 높아야 IMD3가 양호하고, 출력 전력이 클 경우에는 제어 전압이 낮아야 IMD3가 양호함을 확인할 수 있다. 따라서 제어 전압 발생기(40)가 제어 전압을 전력 검출기(10)로부터 검출되는 RF 입력 신호의 전력이 클 수록 제어 전압을 낮게 생성함으로써 IMD3를 양호하게 할 수 있다.

도 8은 제어 전압 발생기(40)에 의해 발생되는 제어 전압의 형태의 일 예를 나타낸 그래프로서, 검출된 RF 입력 신호의 전력 대 발생되는 제어 전압과의 관계를 개략적으로 나타낸 그래프이다. 도시된 바와 같이 제어 전압 발생기(40)는 전력 검출기(10)로부터 검출되는 전력의 소정 범위(Pa~Pb)에서 그 전력이 커질수록 제어 전압을 작게 발생시키고, 그 전력이 작아질수록 제어 전압을 크게 발생시킨다. 여기서, Pa 및 Pb 그리고 Va 및 Vb는 전치왜곡기의 제어전압에 따른 IMD3 특성에 따라 적절한 값으로 결정될 수 있으며, Pa 및 Pb 그리고 Va 및 Vb가 결정되면, 제어 전압 발생기(40)는 예를 들어 BJT 혹은 CMOS와 같은 반도체 기술 등을 이용한 전압 비교기를 이용하여 구현될 수 있다.

도 9는 본 발명의 일 실시예에 따른 전력 증폭기의 비선형 왜곡 보상 방법을 나타낸 흐름도이다. 본 실시예에 따른 전력 증폭기의 비선형 왜곡 보상 방법은 이상에서 설명된 전력 증폭기의 비선형 왜곡 보상 장치에서 처리되는 단계들로 구성된다. 따라서 이하 생략된 내용이라 하더라도 전력 증폭기의 비선형 왜곡 보상 장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 전력 증폭기의 비선형 왜곡 보상 방법에도 적용된다.

도 9를 참조하면, 우선 910단계에서 전력 검출기(10)가 RF 입력 신호의 전력을 검출하고, 920단계에서 지연 소자(20)가 RF 입력 신호를 일정 시간 지연시킨다. 그리고 930단계에서 제어 전압 발생기(40)가 전력 검출기(10)로부터 검출된 전력에 따라 적응적으로 제어 전압을 발생시키면, 940단계에서 전치왜곡기(30)는 이 제어 전압에 의해 결정되는 이득 특성에 따라 RF 입력 신호를 전력 증폭기(50)가 증폭하기에 앞서 미리 왜곡하여 출력한다. 950단계에서 전력 증폭기(50)는 전치왜곡기(30)로부터의 왜곡된 신호를 전력 증폭하여 출력한다.

도 10은 본 발명에 따라 전치왜곡기를 위한 제어 전압을 RF 입력 신호의 전력에 따라서 적응적으로 발생시킨 경우 나타나는 IMD3와 도 3에서의 IMD3를 비교한 그래프이다. 도 10을 참조하면, 본 발명에 따른 IMD3 특성(Adaptive Vc)이 제어 전압 Vc가 0.65V 또는 0.9V로 고정되어 있는 경우보다 대부분의 출력 전력 범위에서 IMD3 특성이 양호함을 확인할 수 있다. 따라서 출력 전력의 선형성이 제어 전압이 고정되어 있는 경우보다 개선되게 된다. 또한, 상술한 전치왜곡기(30)와 제어 전압 발생기(40)는 아날로그 회로로 구현된다. 따라서 구현하기가 간단하고 모바일 단말의 고출력 송신기에서와 같이 디지털 전치 왜곡을 통한 선형화가 적합하지 않은 경우에 응용될 수 있다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도 1은 일반적인 전력 증폭기의 비선형 왜곡 보상 장치의 구성과 입력 전력에 따른 이득 특성을 나타낸 도면이다.

도 2는 본 발명에 따른 전력 증폭기의 비선형 왜곡 보상 장치에 적용될 수 있는 전치왜곡기의 일 예를 나타낸다.

도 3은 전치왜곡기를 적용하였을 때 여러 제어 전압(VC)들에 따른 3차 혼변조 왜곡(IMD3)을 증폭기 출력 전력에 따라 도시한 그래프이다.

도 4는 도 3에 도시된 그래프 중 일부분을 확대하여 자세히 나타낸 도면이다.

도 5는 본 발명의 일 실시예에 따른 전력 증폭기의 비선형 왜곡 보상 장치의 구성을 나타낸 도면이다.

도 6 및 도 7은 본 발명에 따른 전력 증폭기의 비선형 왜곡 보상 장치에 적용될 수 있는 전치왜곡기의 다른 예를 나타낸다.

도 8은 제어 전압 발생기(40)에 의해 발생되는 제어 전압의 형태의 일 예를 나타낸 그래프이다.

도 9는 본 발명의 일 실시예에 따른 전력 증폭기의 비선형 왜곡 보상 방법을 나타낸 흐름도이다.

도 10은 본 발명에 따라 전치왜곡기를 위한 제어 전압을 RF 입력 신호의 전력에 따라서 적응적으로 발생시킨 경우 나타나는 IMD3와 도 3에서의 IMD3를 비교한 그래프이다.

Claims (9)

1. RF 입력 신호의 전력을 검출하는 전력 검출기;

   상기 RF 입력 신호를 미리 왜곡하여 출력하되 외부로부터의 제어 전압에 의해 결정되는 이득 특성에 따라 왜곡하여 출력하는 아날로그 전치왜곡기;

   상기 검출된 전력에 따라 적응적으로 상기 제어 전압을 발생시키되, 상기 검출된 전력의 소정 범위에서 상기 검출된 전력이 커질수록 상기 제어 전압이 작아지도록 발생시키는 제어 전압 발생기; 및

   상기 아날로그 전치왜곡기로부터의 신호를 전력 증폭하여 출력하는 전력 증폭기를 포함하는 것을 특징으로 하는 전력 증폭기의 비선형 왜곡 보상 장치.
2. 삭제
3. 제1항에 있어서,

   상기 아날로그 전치왜곡기는 FET를 포함하여 이루어지고 상기 제어 전압이 상기 FET의 게이트에 인가되는 것을 특징으로 하는 전력 증폭기의 비선형 왜곡 보상 장치.
4. 제1항에 있어서,

   상기 아날로그 전치왜곡기는 다이오드를 포함하여 이루어지고 상기 제어 전압이 상기 다이오드의 애노드에 인가되는 것을 특징으로 하는 전력 증폭기의 비선형 왜곡 보상 장치.
5. 삭제
6. 제1항에 있어서,

   상기 아날로그 전치왜곡기의 전단에 마련되며 상기 RF 입력 신호를 일정 시간 지연시키는 지연 소자를 더 포함하는 것을 특징으로 하는 전력 증폭기의 비선형 왜곡 보상 장치.
7. 전력 증폭기의 비선형 왜곡 보상 방법에 있어서,

   (a) RF 입력 신호의 전력을 검출하는 단계;

   (b) 상기 검출된 전력에 따라 적응적으로 제어 전압을 발생시키되, 상기 검출된 전력의 소정 범위에서 상기 검출된 전력이 커질수록 상기 제어 전압이 작아지도록 발생시키는 단계;

   (c) 아날로그 회로를 이용하여 상기 RF 입력 신호를 미리 왜곡하되 상기 발생된 제어 전압에 의해 결정되는 이득 특성에 따라 왜곡하는 단계; 및

   (d) 상기 왜곡된 신호를 전력 증폭하는 단계를 포함하는 것을 특징으로 하는 전력 증폭기의 비선형 왜곡 보상 방법.
8. 삭제
9. 제7항에 있어서,

   상기 (c) 단계 이전에 상기 RF 입력 신호를 일정 시간 지연시키는 단계를 더 포함하는 것을 특징으로 하는 전력 증폭기의 비선형 왜곡 보상 방법.

Images