JP3643803B2 - 増幅装置 - Google Patents
増幅装置 Download PDFInfo
- Publication number
- JP3643803B2 JP3643803B2 JP2001262116A JP2001262116A JP3643803B2 JP 3643803 B2 JP3643803 B2 JP 3643803B2 JP 2001262116 A JP2001262116 A JP 2001262116A JP 2001262116 A JP2001262116 A JP 2001262116A JP 3643803 B2 JP3643803 B2 JP 3643803B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- carrier
- input signal
- digital
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の移動通信システムに係り、特に、基地局装置において用いられている増幅装置に関する。
【０００２】
【従来の技術】
携帯電話等の移動通信システムでは、基地局装置において、物理的に遠く離れた移動局装置の所まで無線信号を到達させる必要があるため、送信対象となる信号を増幅器（アンプ）で大幅に増幅して送信出力することが必要となる。
上記移動通信システムでは、Ｗ−ＣＤＭＡ（Wide-band Code Division Multiple Access：広帯域符号分割多元接続）方式等が移動通信方式として採用されている。
【０００３】
しかしながら、増幅器はアナログデバイスであるため、その入出力特性は非線形な関数となる。特に、飽和点と呼ばれる増幅限界点以降では、増幅器に入力される電力が増大しても出力電力がほぼ一定となる。
【０００４】
そして、この非線形な出力によって非線形歪が発生する。増幅前の送信信号は、希望信号帯域外の信号成分が帯域制限フィルタによって低レベルに抑えられられるが、増幅器通過後の信号では非線形歪が発生して希望信号帯域外（隣接チャネル）へ信号成分が漏洩する。これによって、電力スペクトルが隣接チャネルにまで拡大する現象が発生する。
【０００５】
基地局装置では上記したように送信電力が高いため、このような隣接チャネルへの漏洩電力の大きさは厳しく規定されており、こうしたことから、このような隣接チャネル漏洩電力（ＡＣＰ：Adjacent Channel leak Power）をいかにして削減するかが大きな問題となっている。
【０００６】
上記のような隣接チャネル漏洩電力を削減しつつ送信電力を増幅するものとして従来、プリディストーション技術を用いた歪補償増幅装置が基地局装置に備えられ、送信電力の増幅に用いられている。
【０００７】
従来のプリディストーション技術を用いた歪補償増幅装置の構成について、図６を用いて説明する。図６は、従来のプリディストーション技術を用いた歪補償増幅装置の構成ブロック図である。
図６において、マルチキャリア信号の各キャリアのベースバンド信号である入力信号はデジタルデータであり、Ｄ／Ａ変換器２０１でアナログ信号に変換され，直交変調器２０２で直交変調される。
【０００８】
直交変調された入力信号は、ＲＦ周波数（Radio Frequency：無線周波数）にアップコンバートされる。図６において、アップコンバートは具体的には、発振器２０３から出力されたキャリア周波数に基づいて、ミキサ２０４において入力信号の周波数変換が行われ、さらに帯域制限フィルタ（図示せず）等を用いて必要な帯域制限を行っている。
【０００９】
図６において、発振器２０３及びミキサ２０４は、入力信号のキャリア毎に設けられており、キャリア毎にアップコンバートが行われる。各キャリアのミキサ２０４の出力は、結合器２０５で合成されてマルチキャリア信号となる。
【００１０】
結合器２０５から出力されるマルチキャリア信号は分配器２０６で分配され、一方は遅延線２０８に、もう一方は電力検出器２０７に入力される。
電力検出器２０７では入力されたマルチキャリア信号の電力値を、例えば包絡線検波を用いて検出する。
また、遅延線２０８では、入力されたマルチキャリア信号を一定時間遅延させて出力する。
【００１１】
遅延線２０８から出力されたマルチキャリア信号と、電力検出器２０７から出力された電力値信号はプリディストータ２０９に入力される。
プリディストータ２０９では、マルチキャリア信号に対して歪補償特性を与える制御を行う。
【００１２】
歪補償特性とは、増幅器で生じる振幅−位相平面における非線形特性に対する逆特性であり、一般的に入力信号の電力を指標とするＡＭ−ＡＭ（振幅−振幅）変換やＡＭ−ＰＭ（振幅−位相）変換で表される。
図６の増幅装置では、プリディストータ２０９は、マルチキャリア信号の出力先である増幅器（図ではＰＡ（Power Amplifier））２１０で生じる非線形特性に対応した歪補償特性を与えている。
【００１３】
増幅器２１０では送信信号を増幅する際に歪が発生するが、プリディストータ２０９によって、増幅器２１０に入力されるマルチキャリア信号には予め非線形特性の逆特性を持つ歪が与えられているため、増幅器２１０は歪なく増幅されたマルチキャリア信号を出力でき、歪が補償されることになる。
増幅器２１０から出力されたマルチキャリア信号は分配器２１１で分配され、プリディストータ２０９にフィードバックされ、新たな歪補償特性の特定に利用される。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の歪補償増幅装置では、大型で重量が重く、且つコストが高くなるという問題点があった。
具体的には、従来の歪補償増幅装置で用いられているアナログの遅延線は、面積が膨大で重量が重く、且つコストが高いため、増幅装置本体にもこれらの影響が及んでいた。
【００１５】
本発明は上記実情に鑑みて為されたもので、小型で軽量であり、且つ低コストの増幅装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、増幅装置において、アナログ遅延線の代わりに、入力信号をキャリア毎に一定時間デジタル遅延させるデジタル遅延手段を主信号系又は制御系に用い、主信号系でのアナログ信号及び制御系でのデジタル信号の位相を一致させるよう位相制御手段でキャリア毎に制御し、歪補償手段でマルチキャリア信号に対して電力値と分配手段からの出力の一部により増幅手段で生じる非線形特性を打ち消す歪補償を与えるものであり、アナログ遅延線を不要とし、小型・軽量で、低コストな装置を提供できる。
【００１７】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００１８】
本発明の実施の形態に係る増幅装置は、アナログ遅延線の代わりに、入力信号をキャリア毎に一定時間デジタル遅延させるデジタル遅延手段を主信号系又は制御系に用い、主信号系及び制御系での信号の位相を位相制御手段で制御し、歪補償手段でマルチキャリア信号に対して電力値と分配手段からの出力の一部により増幅手段で生じる非線形特性を打ち消す歪補償を与えるものであり、アナログ遅延線を不要とし、小型・軽量で、低コストな装置とすることができる。
【００１９】
尚、請求項におけるデジタル遅延手段はデジタル遅延部に、直交変調手段はアナログ直交変調器又はデジタル直交変調器に、アップコンバート手段はアップコンバート部に、結合手段は結合器に、キャリアオフセット手段はキャリアオフセット部に、加算手段は加算部に、位相制御手段は位相制御部に、電力検出手段は電力検出部に、増幅手段は増幅器に、分配手段は分配器に、歪補償手段はプリディストータに、それぞれ相当する。
【００２０】
本発明の実施の形態に係る増幅装置の構成について、図１を用いて説明する。図１は、本発明の実施の形態に係る歪補償増幅装置の構成ブロック図である。
図１の増幅装置は、従来と同様、プレディストーション技術を用いており、デジタル信号である各キャリアの入力信号に対して増幅処理を行うものである。また、図１の歪補償増幅装置ではキャリア数は４つとしているが、入力信号のキャリア数は異なる数であってもよい。
【００２１】
図１の増幅装置は、デジタル遅延部１１２と、Ｄ／Ａ変換器（図ではＤ／Ａ）１０１と、直交変調器１０２と、アップコンバート部１１５と、結合器１０５と、キャリアオフセット部１１３と、加算部１１４と、電力検出部１０７と、位相制御部１１６と、プリディストータ１０９と、増幅器（図ではＰＡ（Power Amplifier））１１０と、分配器１１１とから構成されている。
また、アップコンバート部１１５は、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）１０３と、ミキサ１０４とで構成される。
【００２２】
図１の増幅装置において、デジタル遅延部１１２、Ｄ／Ａ変換器１０１、直交変調器１０２、アップコンバート部１１５のＶＣＯ１０３とミキサ１０４、キャリアオフセット部１１３は、入力信号のキャリア毎に設けられている。
【００２３】
デジタル遅延部１１２は、入力信号を一定時間デジタル遅延させ、対応するキャリアのＤ／Ａ変換器１０１に出力する。デジタル遅延部１１２は、例えばメモリバッファ等を用いて構成される。
【００２４】
Ｄ／Ａ変換器１０１は、デジタル信号である入力信号をアナログ信号に変換し、対応するキャリアの直交変調器１０２に出力する。
直交変調器１０２は、アナログ信号に変換された入力信号を直交変調し、アップコンバート部１１５に出力する。
【００２５】
アップコンバート部１１５は、直交変調された入力信号をＲＦ周波数（Radio Frequency：無線周波数）にアップコンバートし、結合器１０５に出力する。
アップコンバート部１１５には、ＶＣＯ１０３及びミキサ１０４がキャリア毎に設けられており、ＶＣＯ１０３から出力されるキャリア周波数によってミキサ１０４で周波数変換を行い、それから帯域制限フィルタ（図示せず）等を用いて必要な帯域制限を行っている。またＶＣＯ１０３は、位相制御部１１６から出力される位相制御の制御信号のタイミングに従い、キャリア毎に異なる周波数を出力している。
【００２６】
結合器１０５は、アップコンバート部１１５から出力される各キャリアのＲＦ信号を合成して、マルチキャリア信号を生成し、プリディストータ１０９に出力する。
【００２７】
キャリアオフセット部１１３は、デジタルデータである各キャリアの入力信号に対し、キャリア周波数差（離調周波数）分のオフセット回転を行い、加算部１１４に出力する。
キャリアオフセット部１１３は、位相制御部１１６から出力される位相制御の制御信号のタイミングに基づいて、各キャリアのオフセット回転処理を行う。キャリアオフセット部１１３は、例えば複素乗算器で構成するようにしてもよい。
【００２８】
加算部１１４は、オフセット回転を行った各キャリアの入力信号を加算し、電力検出部１０７に出力する。
【００２９】
電力検出部１０７は、加算された入力信号に基づいて電力値を算出することで電力値の検出を行い、検出した電力値を電力値信号としてプリディストータ１０９に出力する。
【００３０】
位相制御部１１６は、アップコンバート部１１５の各ＶＣＯ１０３及び各キャリアオフセット部１１３に制御信号を出力し、キャリア周波数の出力タイミングと、入力信号に対するオフセット回転処理のタイミングの制御を行う。
位相制御部１１６は、例えばクロック発生装置等を用いた構成とするようにしてもよい。
【００３１】
プリディストータ１０９は、結合器１０５から入力されたマルチキャリア信号に対して、歪補償特性を与える制御を行い、ＰＡ１１０に出力する。
プリディストータ１０９は、電力検出部１０７から出力された電力値信号及び分配器１１１から出力された増幅済みのマルチキャリア信号に基づいて、ＰＡ１１０で生じる非線形特性を打ち消すような歪補償特性を与える。
【００３２】
増幅器（ＰＡ）１１０は、マルチキャリア信号を増幅して出力する。
分配器１１１は、増幅器１１０から出力された増幅済みのマルチキャリア信号を分配して、外部に出力すると共に、プリディストータ１０９にフィードバック出力する。
【００３３】
次に、プリディストータ１０９の構成について、図２を用いて説明する。図２は、本発明の実施の形態に係る歪補償増幅装置におけるプリディストータ１０９の構成ブロック図である。
プリディストータ１０９は、減衰制御部１２１−１と、位相制御部１２１−２と、Ｄ／Ａ変換器（図ではＤ／Ａ）１２２−１及び１２２−２と、減衰器１２３と、位相器１２４と、テーブル生成部１２５と、ＶＣＯ１２６と、ミキサ１２７と、ＬＰＦ（Low Pass Filter：低域通過フィルタ）１２８と、Ａ／Ｄ変換器（図ではＡ／Ｄ）１２９とで構成されている。
図２において、減衰器１２３と位相器１２４は、順序を変えて設置してもよい。
【００３４】
減衰制御部１２１−１は、電力値と歪補償特性を反映した減衰量との関係を示したテーブルであるＬＵＴ（Look Up Table）を内部に格納しており、入力された電力値信号に基づいてＬＵＴを参照し、参照結果に対応した減衰制御信号をＤ／Ａ変換器１２２−１に出力する。
また減衰制御部１２１−１は、テーブル生成部１２５からの制御命令に基づいて、ＬＵＴの更新を行い、減衰量の調整を行う。
【００３５】
位相制御部１２１−２は、電力値と歪補償特性を反映した位相制御量との関係を示したテーブルであるＬＵＴを内部に格納しており、入力された電圧値信号に基づいてＬＵＴを参照し、参照結果に対応した位相制御信号をＤ／Ａ変換器１２２−２に出力する。また、位相制御部１２１−２は、テーブル生成部１２５からの制御命令に基づいて、ＬＵＴの更新を行い、位相制御量の調整を行う。
【００３６】
Ｄ／Ａ変換器１２２−１、１２２−２はそれぞれ、減衰制御部１２１−１から出力された減衰制御信号、位相制御部１２１−２から出力された位相制御信号をアナログ信号に変換し、減衰器１２３、位相器１２４に出力する。
【００３７】
減衰器１２３は、減衰制御部１２１−１から出力された減衰制御信号がＤ／Ａ変換器１２２−１でアナログ変換され、その信号に基づいて、入力されたマルチキャリア信号に対し、歪補償特性に対応した減衰処理を行う。
【００３８】
位相器１２４は、位相制御部１２１−２から出力された位相制御信号がＤ／Ａ変換器１２２−２でアナログ変換され、その信号に基づいて、入力されたマルチキャリア信号に対し、歪補償特性に対応した位相制御処理を行う。
【００３９】
テーブル生成部１２５は、増幅器１１０から出力され、分配器１１１でフィードバックされた増幅済みのマルチキャリア信号から抽出された歪成分に基づいて、減衰制御部１２１−１、位相制御部１２１−２に格納されているＬＵＴを更新する旨の制御命令を減衰制御部１２１−１、位相制御部１２１−２にそれぞれ出力する。
【００４０】
また、テーブル生成部１２５は、ＶＣＯ１２６に制御信号を出力し、歪成分抽出のための周波数を制御する。
図２のプリディストータにおいて、テーブル生成部１２５はＤＳＰ（Digital Signal Processor：デジタル信号処理専用プロセッサ）等を用いて構成してもよい。
【００４１】
ＶＣＯ１２６は、テーブル生成部１２５から出力される制御信号に基づいて、歪成分抽出のための周波数をミキサ１２７に出力する。
【００４２】
ミキサ１２７は、分配器１１１でフィードバックされた増幅済みのマルチキャリア信号に対し、ＶＣＯ１２６から出力された周波数への変換を行う。
【００４３】
ＬＰＦ１２８は、周波数変換が行われた増幅済みのマルチキャリア信号が通過すると、一定値以上の周波数成分を減衰して、歪成分を抽出する。
図２のプリディストータにおいて、ＬＰＦ１２８の代わりにＢＰＦ（Band Pass Filter：帯域制限フィルタ）を用いてもよい。
【００４４】
Ａ／Ｄ変換器１２９は、ＬＰＦ１２８で抽出された歪成分をデジタル変換し、デジタル信号としてテーブル生成部１２５に出力する。
【００４５】
次に、本発明の実施の形態に係る歪補償増幅装置の動作について図１及び図２を用いて説明する。
図１の増幅装置において、各キャリアの入力信号はキャリア毎に、対応したデジタル遅延部１１２及びキャリアオフセット部１１３に分岐して入力される。
以後、図１の増幅装置において、デジタル遅延部１１２から結合器１０５までの一連の回路群を主信号系、キャリアオフセット部１１３から電力検出部１０７までの一連の回路群を制御系と称する。
【００４６】
まず、主信号系の動作について説明する。デジタル遅延部１１２に入力された各キャリアの入力信号は、デジタル遅延によって一定時間遅延された後、Ｄ／Ａ変換器１０１に出力される。デジタル遅延部１１２は、従来のアナログの遅延線に相当するものであり、プリディストータ１０９での主信号系と制御系のタイミングが一致するよう、入力信号の遅延量が設定されている。
【００４７】
入力信号はＤ／Ａ変換器１０１においてアナログ信号への変換が行われ、直交変調器１０２において直交変調される。Ｄ／Ａ変換器１０１及び直交変調器１０２も、キャリア毎に設けられており、対応するキャリアの入力信号に対して上記の処理を行う。
【００４８】
直交変調された各キャリアの入力信号は、アップコンバート部１１５に入力される。
アップコンバート部１１５には、ＶＣＯ１０３及びミキサ１０４の組がキャリア毎に設けられている。各キャリアの入力信号は、対応するミキサ１０４によって対となるＶＣＯ１０３から出力されるキャリア周波数への変換が行われ、ＲＦ周波数にアップコンバートされる。
【００４９】
アップコンバート部１１５でアップコンバートされた各キャリアの入力信号は、結合器１０５に入力される。結合器１０５に入力された入力信号は合成され、マルチキャリア信号としてプリディストータ１０９に出力される。
【００５０】
次に、制御系の動作について説明する。
キャリアオフセット部１１３に入力された各キャリアの入力信号には、キャリア周波数差分のオフセット回転処理が為される。
例えば、各キャリアのキャリア周波数が２０００ＭＨｚ、２００５ＭＨｚ、２０１０ＭＨｚ、２０１５ＭＨｚである場合は、各キャリアに対応するキャリアオフセット部１１３では入力信号に対し、それぞれ０ＭＨｚ、５ＭＨｚ、１０ＭＨｚ、１５ＭＨｚのオフセット回転を与える。すなわちキャリアオフセット部１１３では、オフセット回転処理後の各キャリアにおけるキャリア周波数が同一となるよう、入力信号に対しオフセット回転処理を行っている。
【００５１】
オフセット回転処理された各キャリアの入力信号は、加算部１１４に出力され加算された後、電力検出部１０７に出力される。電力検出部１０７では、加算された入力信号に基づいて電力値を算出することで電力値を検出する。電力検出部１０７は、検出された電力値を電力値信号としてプリディストータ１０９に出力する。
電力検出部１０７では例えば、入力信号の同相成分の電圧をＩ、直交成分の電圧をＱとすると、Ｉ２＋Ｑ２の演算を行うことで電力を算出することができる。
【００５２】
主信号系の結合器１０５から出力されたマルチキャリア信号と、制御系の電力検出部１０７から出力された電力値信号は、プリディストータ１０９に入力される。プリディストータ１０９では、入力された電力値信号に基づいて、マルチキャリア信号に歪補償特性を与える制御を行う。
【００５３】
図１の増幅装置では、デジタル処理による電力検出に対応させるため、主信号系及び制御系とに回路を分岐し、主信号系ではアナログ信号である入力信号によるマルチキャリア信号の生成を、制御系ではデジタル信号による入力信号を用いて電力値の検出をそれぞれ独立して行っている。入力信号のキャリア周波数への変換にあたり、これら二つの異なる系列における位相の同期を図るため、図１の増幅装置には位相制御部１１６が設けられている。
【００５４】
正確に歪補償特性を与える制御を行うにあたり、プリディストータ１０９では、キャリア周波数の出力位相とオフセット回転を与える位相を一致させる必要がある。このため図１の増幅装置では、位相制御部１１６からアップコンバート部１１５のＶＣＯ１０３及びキャリアオフセット部１１３に制御信号を出力し、制御信号のタイミングに同期して、ＶＣＯ１０３ではキャリア周波数を出力する制御が、キャリアオフセット部１１３ではオフセット回転処理を行う制御が行われる。これにより、上記二つの処理の位相を一致させることができ、プリディストータ１０９は、マルチキャリア信号の正確な電力値に基づいて歪補償特性を与えることができる。
【００５５】
以下、プリディストータ１０９における動作について、図２を用いて説明する。図２に示すように、電力値信号はプリディストータ１０９において、減衰制御部１２１−１及び位相制御部１２１−２に入力される。減衰制御部１２１−１と位相制御部１２１−２にはそれぞれ、電力値と減衰量の関係を示したＬＵＴ、電力値と位相制御量の関係を示したＬＵＴが格納されている。各制御部において電力値に基づいてＬＵＴを参照することで、歪補償特性を反映した減衰量又は位相制御量を特定することができる。
【００５６】
減衰制御部１２１−１では、入力された電力値に基づいてＬＵＴを参照し、対応する減衰量を特定すると、減衰量を減衰制御信号としてＤ／Ａ変換器１２２−１に出力する。Ｄ／Ａ変換器１２２−１では、減衰制御信号をアナログ変換して減衰器１２３に出力し、減衰器１２３では入力された減衰制御信号に基づいて、歪補償特性を反映したマルチキャリア信号の減衰処理を行う。
【００５７】
位相制御部１２１−２では、入力された電力値に基づいてＬＵＴを参照し、対応する位相制御量を特定すると、位相制御量を位相制御信号としてＤ／Ａ変換器１２２−２に出力する。Ｄ／Ａ変換器１２２−２では、位相制御信号をアナログ変換して位相器１２４に出力し、位相器１２４では入力された位相制御信号に基づいて、歪補償特性を反映したマルチキャリア信号の位相制御処理を行う。
【００５８】
減衰処理及び位相制御処理が施されたことによって歪補償特性が与えられたマルチキャリア信号は、増幅器１１０へ出力される。増幅器１１０は入力されたマルチキャリア信号を増幅して、外部に出力する。マルチキャリア信号には、増幅器１１０で生じる非線形特性の逆特性を持つ歪補償特性が与えられているため、マルチキャリア信号は理論上、歪なく増幅される。
増幅されたマルチキャリア信号は、外部に出力する他に、分配器１１１によって、プリディストータ１０９にフィードバック出力される。
【００５９】
増幅器１１０は、経年劣化や温度特性等の要因によって非線形特性に変化が生じ、プリディストータ１０９で与えられる歪補償特性では歪を補償できない場合がある。このためプリディストータ１０９では、フィードバックした増幅済みのマルチキャリア信号から補償されずに残った歪成分を抽出し、非線形特性の変化に適応するよう歪成分に基づいて歪補償特性を補正するアダプティブプリディストーションを行っている。
【００６０】
分配器１１１からフィードバック出力された増幅済みのマルチキャリア信号は、プリディストータ１０９において、ミキサ１２７に入力される。ミキサ１２７では、ＶＣＯ１２６から出力される周波数への変換を行い、ＬＰＦ１２８に出力する。ＬＰＦ１２８では、周波数変換を行ったマルチキャリア信号に対し、一定周波数以上の周波数成分を減衰させ、歪成分を抽出する。抽出された歪成分は歪成分信号としてＡ／Ｄ変換器１２９に入力され、デジタル変換される。
【００６１】
デジタル変換された歪成分信号は、テーブル生成部１２５に入力される。テーブル生成部１２５は入力された歪成分信号に基づいて、減衰制御部１２１−１及び位相制御部１２１−２に対して、歪成分を小さくするよう、それぞれの制御部に格納されているＬＵＴを更新する旨の制御命令を出力する。
【００６２】
減衰制御部１２１−１、位相制御部１２１−２はそれぞれ、入力された制御命令に基づいてＬＵＴを更新し、減衰量又は位相制御量の調整を行う。以後、各制御部では更新されたＬＵＴに基づいてマルチキャリア信号の減衰処理、位相制御処理が行われ、非線形特性の変化に適応した歪補償特性を与えることができる。
【００６３】
また、テーブル生成部１２５は、ＶＣＯ１２６に制御信号を出力しており、ＶＣＯ１２６は、制御信号に従って、歪成分抽出のための周波数を更新する。
【００６４】
図２のプリディストータ１０９は、歪成分を抽出するアダプティブプリディストーションを行うものであるが、他のアダプティブプリディストーションとして、テーブル生成部１２５は、フィードバックされた増幅済みのマルチキャリア信号を復調して、結合器１０５から出力されたマルチキャリア信号と比較し、誤差を最小にするように減衰制御部１２１−１、位相制御部１２１−２のＬＵＴを更新するようにしてもよい。
【００６５】
図１の増幅装置において、プリディストータ１０９が適応的でなく、すなわちアダプティブプリディストーションを行うものでなく、マルチキャリア信号のフィードバックが必要ない場合には、分配器１１１は不要である。
【００６６】
本発明の実施の形態に係る歪補償増幅装置によれば、主信号系においてデジタル遅延部１１２を用いて入力信号を遅延させ、制御系においてデジタル信号の入力信号を用いてオフセット回転処理及び電力検出を行い、主信号系のマルチキャリア信号及び制御系の電力値信号における位相の同期を図ることによって、従来用いられていたアナログの遅延線が不要となり、増幅装置を小型で軽量化でき、安価で提供できる効果がある。
【００６７】
次に、本発明の実施の形態に係る歪補償増幅装置の他の構成について、図１の歪補償増幅装置との相違点を中心に図を用いて説明する。尚、図１と同一の構成を取るものについては、同一の符号を付して説明する。
【００６８】
図３は、本発明の実施の形態に係る歪補償増幅装置の第２の構成ブロック図である。図３の増幅装置では、デジタル遅延部１１２を制御系のキャリアオフセット部１１３の前段に設けている。
図３に示す増幅装置の構成は、主信号系でのマルチキャリア信号の生成までに要する時間が、制御系での電力値検出に要する時間よりも大きい場合に有効である。図３において、デジタル遅延部１１２は、制御系上であればどの箇所に設けてもよい。
【００６９】
図３の増幅装置によれば、マルチキャリア信号の生成までに要する時間が電力値検出に要する時間より大きい場合においても、増幅器の歪補償を正確に行うことができる効果がある。
【００７０】
図４は、本発明の実施の形態に係る歪補償増幅装置の第３の構成ブロック図である。図４の増幅装置では、直交変調器１０２の代わりにデジタル直交変調器１１７をデジタル遅延部１１２の前段に設けている。ここでデジタル直交変調器１１７は、デジタル信号である入力信号を直交変調するものであり、動作は図１の直交変調器と同一である。またデジタル直交変調器１１７も、キャリア毎に設けられている。
図４において、デジタル遅延部１１２は、デジタル直交変調器１１７の前段に設けてもよい。
【００７１】
図５は、本発明の実施の形態に係る歪補償増幅装置の第４の構成ブロック図である。図５の増幅装置は、図４の増幅装置においてデジタル遅延部１１２を制御系のキャリアオフセット部１１３の前段に設けたものである。
図５に示す増幅装置の構成は、主信号系でのマルチキャリア信号の生成までに要する時間が、制御系での電力値検出に要する時間よりも大きい場合に有効である。図５において、デジタル遅延部１１２は、制御系上であればどの箇所に設けてもよい。
【００７２】
図５の増幅装置によれば、マルチキャリア信号の生成までに要する時間が電力値検出に要する時間より大きい場合においても、増幅器の歪補償を正確に行うことができる効果がある。
【００７３】
【発明の効果】
本発明によれば、アナログ遅延線の代わりに、入力信号をキャリア毎に一定時間デジタル遅延させるデジタル遅延手段を主信号系又は制御系に用い、主信号系でのアナログ信号及び制御系でのデジタル信号の位相を一致させるよう位相制御手段でキャリア毎に制御し、歪補償手段でマルチキャリア信号に対して電力値と分配手段からの出力の一部により増幅手段で生じる非線形特性を打ち消す歪補償を与える増幅装置としているので、アナログ遅延線を不要とし、小型・軽量で、低コストな装置を提供できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図２】プリディストータ１０９の構成ブロック図である。
【図３】本発明の実施の形態に係る歪補償増幅装置の第２の構成ブロック図である。
【図４】本発明の実施の形態に係る歪補償増幅装置の第３の構成ブロック図である。
【図５】本発明の実施の形態に係る歪補償増幅装置の第４の構成ブロック図である。
【図６】従来の歪補償増幅装置の構成ブロック図である。
【符号の説明】
１０１，２０１…Ｄ／Ａ変換器、 １０２，２０２…直交変調器、 １０３，１２６，２０３…ＶＣＯ、 １０４，１２７，２０４…ミキサ、 １０５，２０５…結合器、 １０７…電力検出部、 １０９，２０９…プリディストータ、 １１０，２１０…増幅器、 １１１，２０６，２１１…分配器、 １１３…キャリアオフセット部、 １１４…加算部、 １１５…アップコンバート部、 １１６…位相制御部、 １１７…デジタル直交変調器、 １２１−１…減衰制御部、１２１−２…位相制御部、 １２３…減衰器、 １２４…位相器、 １２８…ＬＰＦ、 １２９…Ａ／Ｄ変換器、 ２０７…電力検出器、 ２０８…遅延線
【発明の属する技術分野】
本発明は、携帯電話等の移動通信システムに係り、特に、基地局装置において用いられている増幅装置に関する。
【０００２】
【従来の技術】
携帯電話等の移動通信システムでは、基地局装置において、物理的に遠く離れた移動局装置の所まで無線信号を到達させる必要があるため、送信対象となる信号を増幅器（アンプ）で大幅に増幅して送信出力することが必要となる。
上記移動通信システムでは、Ｗ−ＣＤＭＡ（Wide-band Code Division Multiple Access：広帯域符号分割多元接続）方式等が移動通信方式として採用されている。
【０００３】
しかしながら、増幅器はアナログデバイスであるため、その入出力特性は非線形な関数となる。特に、飽和点と呼ばれる増幅限界点以降では、増幅器に入力される電力が増大しても出力電力がほぼ一定となる。
【０００４】
そして、この非線形な出力によって非線形歪が発生する。増幅前の送信信号は、希望信号帯域外の信号成分が帯域制限フィルタによって低レベルに抑えられられるが、増幅器通過後の信号では非線形歪が発生して希望信号帯域外（隣接チャネル）へ信号成分が漏洩する。これによって、電力スペクトルが隣接チャネルにまで拡大する現象が発生する。
【０００５】
基地局装置では上記したように送信電力が高いため、このような隣接チャネルへの漏洩電力の大きさは厳しく規定されており、こうしたことから、このような隣接チャネル漏洩電力（ＡＣＰ：Adjacent Channel leak Power）をいかにして削減するかが大きな問題となっている。
【０００６】
上記のような隣接チャネル漏洩電力を削減しつつ送信電力を増幅するものとして従来、プリディストーション技術を用いた歪補償増幅装置が基地局装置に備えられ、送信電力の増幅に用いられている。
【０００７】
従来のプリディストーション技術を用いた歪補償増幅装置の構成について、図６を用いて説明する。図６は、従来のプリディストーション技術を用いた歪補償増幅装置の構成ブロック図である。
図６において、マルチキャリア信号の各キャリアのベースバンド信号である入力信号はデジタルデータであり、Ｄ／Ａ変換器２０１でアナログ信号に変換され，直交変調器２０２で直交変調される。
【０００８】
直交変調された入力信号は、ＲＦ周波数（Radio Frequency：無線周波数）にアップコンバートされる。図６において、アップコンバートは具体的には、発振器２０３から出力されたキャリア周波数に基づいて、ミキサ２０４において入力信号の周波数変換が行われ、さらに帯域制限フィルタ（図示せず）等を用いて必要な帯域制限を行っている。
【０００９】
図６において、発振器２０３及びミキサ２０４は、入力信号のキャリア毎に設けられており、キャリア毎にアップコンバートが行われる。各キャリアのミキサ２０４の出力は、結合器２０５で合成されてマルチキャリア信号となる。
【００１０】
結合器２０５から出力されるマルチキャリア信号は分配器２０６で分配され、一方は遅延線２０８に、もう一方は電力検出器２０７に入力される。
電力検出器２０７では入力されたマルチキャリア信号の電力値を、例えば包絡線検波を用いて検出する。
また、遅延線２０８では、入力されたマルチキャリア信号を一定時間遅延させて出力する。
【００１１】
遅延線２０８から出力されたマルチキャリア信号と、電力検出器２０７から出力された電力値信号はプリディストータ２０９に入力される。
プリディストータ２０９では、マルチキャリア信号に対して歪補償特性を与える制御を行う。
【００１２】
歪補償特性とは、増幅器で生じる振幅−位相平面における非線形特性に対する逆特性であり、一般的に入力信号の電力を指標とするＡＭ−ＡＭ（振幅−振幅）変換やＡＭ−ＰＭ（振幅−位相）変換で表される。
図６の増幅装置では、プリディストータ２０９は、マルチキャリア信号の出力先である増幅器（図ではＰＡ（Power Amplifier））２１０で生じる非線形特性に対応した歪補償特性を与えている。
【００１３】
増幅器２１０では送信信号を増幅する際に歪が発生するが、プリディストータ２０９によって、増幅器２１０に入力されるマルチキャリア信号には予め非線形特性の逆特性を持つ歪が与えられているため、増幅器２１０は歪なく増幅されたマルチキャリア信号を出力でき、歪が補償されることになる。
増幅器２１０から出力されたマルチキャリア信号は分配器２１１で分配され、プリディストータ２０９にフィードバックされ、新たな歪補償特性の特定に利用される。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の歪補償増幅装置では、大型で重量が重く、且つコストが高くなるという問題点があった。
具体的には、従来の歪補償増幅装置で用いられているアナログの遅延線は、面積が膨大で重量が重く、且つコストが高いため、増幅装置本体にもこれらの影響が及んでいた。
【００１５】
本発明は上記実情に鑑みて為されたもので、小型で軽量であり、且つ低コストの増幅装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、増幅装置において、アナログ遅延線の代わりに、入力信号をキャリア毎に一定時間デジタル遅延させるデジタル遅延手段を主信号系又は制御系に用い、主信号系でのアナログ信号及び制御系でのデジタル信号の位相を一致させるよう位相制御手段でキャリア毎に制御し、歪補償手段でマルチキャリア信号に対して電力値と分配手段からの出力の一部により増幅手段で生じる非線形特性を打ち消す歪補償を与えるものであり、アナログ遅延線を不要とし、小型・軽量で、低コストな装置を提供できる。
【００１７】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００１８】
本発明の実施の形態に係る増幅装置は、アナログ遅延線の代わりに、入力信号をキャリア毎に一定時間デジタル遅延させるデジタル遅延手段を主信号系又は制御系に用い、主信号系及び制御系での信号の位相を位相制御手段で制御し、歪補償手段でマルチキャリア信号に対して電力値と分配手段からの出力の一部により増幅手段で生じる非線形特性を打ち消す歪補償を与えるものであり、アナログ遅延線を不要とし、小型・軽量で、低コストな装置とすることができる。
【００１９】
尚、請求項におけるデジタル遅延手段はデジタル遅延部に、直交変調手段はアナログ直交変調器又はデジタル直交変調器に、アップコンバート手段はアップコンバート部に、結合手段は結合器に、キャリアオフセット手段はキャリアオフセット部に、加算手段は加算部に、位相制御手段は位相制御部に、電力検出手段は電力検出部に、増幅手段は増幅器に、分配手段は分配器に、歪補償手段はプリディストータに、それぞれ相当する。
【００２０】
本発明の実施の形態に係る増幅装置の構成について、図１を用いて説明する。図１は、本発明の実施の形態に係る歪補償増幅装置の構成ブロック図である。
図１の増幅装置は、従来と同様、プレディストーション技術を用いており、デジタル信号である各キャリアの入力信号に対して増幅処理を行うものである。また、図１の歪補償増幅装置ではキャリア数は４つとしているが、入力信号のキャリア数は異なる数であってもよい。
【００２１】
図１の増幅装置は、デジタル遅延部１１２と、Ｄ／Ａ変換器（図ではＤ／Ａ）１０１と、直交変調器１０２と、アップコンバート部１１５と、結合器１０５と、キャリアオフセット部１１３と、加算部１１４と、電力検出部１０７と、位相制御部１１６と、プリディストータ１０９と、増幅器（図ではＰＡ（Power Amplifier））１１０と、分配器１１１とから構成されている。
また、アップコンバート部１１５は、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）１０３と、ミキサ１０４とで構成される。
【００２２】
図１の増幅装置において、デジタル遅延部１１２、Ｄ／Ａ変換器１０１、直交変調器１０２、アップコンバート部１１５のＶＣＯ１０３とミキサ１０４、キャリアオフセット部１１３は、入力信号のキャリア毎に設けられている。
【００２３】
デジタル遅延部１１２は、入力信号を一定時間デジタル遅延させ、対応するキャリアのＤ／Ａ変換器１０１に出力する。デジタル遅延部１１２は、例えばメモリバッファ等を用いて構成される。
【００２４】
Ｄ／Ａ変換器１０１は、デジタル信号である入力信号をアナログ信号に変換し、対応するキャリアの直交変調器１０２に出力する。
直交変調器１０２は、アナログ信号に変換された入力信号を直交変調し、アップコンバート部１１５に出力する。
【００２５】
アップコンバート部１１５は、直交変調された入力信号をＲＦ周波数（Radio Frequency：無線周波数）にアップコンバートし、結合器１０５に出力する。
アップコンバート部１１５には、ＶＣＯ１０３及びミキサ１０４がキャリア毎に設けられており、ＶＣＯ１０３から出力されるキャリア周波数によってミキサ１０４で周波数変換を行い、それから帯域制限フィルタ（図示せず）等を用いて必要な帯域制限を行っている。またＶＣＯ１０３は、位相制御部１１６から出力される位相制御の制御信号のタイミングに従い、キャリア毎に異なる周波数を出力している。
【００２６】
結合器１０５は、アップコンバート部１１５から出力される各キャリアのＲＦ信号を合成して、マルチキャリア信号を生成し、プリディストータ１０９に出力する。
【００２７】
キャリアオフセット部１１３は、デジタルデータである各キャリアの入力信号に対し、キャリア周波数差（離調周波数）分のオフセット回転を行い、加算部１１４に出力する。
キャリアオフセット部１１３は、位相制御部１１６から出力される位相制御の制御信号のタイミングに基づいて、各キャリアのオフセット回転処理を行う。キャリアオフセット部１１３は、例えば複素乗算器で構成するようにしてもよい。
【００２８】
加算部１１４は、オフセット回転を行った各キャリアの入力信号を加算し、電力検出部１０７に出力する。
【００２９】
電力検出部１０７は、加算された入力信号に基づいて電力値を算出することで電力値の検出を行い、検出した電力値を電力値信号としてプリディストータ１０９に出力する。
【００３０】
位相制御部１１６は、アップコンバート部１１５の各ＶＣＯ１０３及び各キャリアオフセット部１１３に制御信号を出力し、キャリア周波数の出力タイミングと、入力信号に対するオフセット回転処理のタイミングの制御を行う。
位相制御部１１６は、例えばクロック発生装置等を用いた構成とするようにしてもよい。
【００３１】
プリディストータ１０９は、結合器１０５から入力されたマルチキャリア信号に対して、歪補償特性を与える制御を行い、ＰＡ１１０に出力する。
プリディストータ１０９は、電力検出部１０７から出力された電力値信号及び分配器１１１から出力された増幅済みのマルチキャリア信号に基づいて、ＰＡ１１０で生じる非線形特性を打ち消すような歪補償特性を与える。
【００３２】
増幅器（ＰＡ）１１０は、マルチキャリア信号を増幅して出力する。
分配器１１１は、増幅器１１０から出力された増幅済みのマルチキャリア信号を分配して、外部に出力すると共に、プリディストータ１０９にフィードバック出力する。
【００３３】
次に、プリディストータ１０９の構成について、図２を用いて説明する。図２は、本発明の実施の形態に係る歪補償増幅装置におけるプリディストータ１０９の構成ブロック図である。
プリディストータ１０９は、減衰制御部１２１−１と、位相制御部１２１−２と、Ｄ／Ａ変換器（図ではＤ／Ａ）１２２−１及び１２２−２と、減衰器１２３と、位相器１２４と、テーブル生成部１２５と、ＶＣＯ１２６と、ミキサ１２７と、ＬＰＦ（Low Pass Filter：低域通過フィルタ）１２８と、Ａ／Ｄ変換器（図ではＡ／Ｄ）１２９とで構成されている。
図２において、減衰器１２３と位相器１２４は、順序を変えて設置してもよい。
【００３４】
減衰制御部１２１−１は、電力値と歪補償特性を反映した減衰量との関係を示したテーブルであるＬＵＴ（Look Up Table）を内部に格納しており、入力された電力値信号に基づいてＬＵＴを参照し、参照結果に対応した減衰制御信号をＤ／Ａ変換器１２２−１に出力する。
また減衰制御部１２１−１は、テーブル生成部１２５からの制御命令に基づいて、ＬＵＴの更新を行い、減衰量の調整を行う。
【００３５】
位相制御部１２１−２は、電力値と歪補償特性を反映した位相制御量との関係を示したテーブルであるＬＵＴを内部に格納しており、入力された電圧値信号に基づいてＬＵＴを参照し、参照結果に対応した位相制御信号をＤ／Ａ変換器１２２−２に出力する。また、位相制御部１２１−２は、テーブル生成部１２５からの制御命令に基づいて、ＬＵＴの更新を行い、位相制御量の調整を行う。
【００３６】
Ｄ／Ａ変換器１２２−１、１２２−２はそれぞれ、減衰制御部１２１−１から出力された減衰制御信号、位相制御部１２１−２から出力された位相制御信号をアナログ信号に変換し、減衰器１２３、位相器１２４に出力する。
【００３７】
減衰器１２３は、減衰制御部１２１−１から出力された減衰制御信号がＤ／Ａ変換器１２２−１でアナログ変換され、その信号に基づいて、入力されたマルチキャリア信号に対し、歪補償特性に対応した減衰処理を行う。
【００３８】
位相器１２４は、位相制御部１２１−２から出力された位相制御信号がＤ／Ａ変換器１２２−２でアナログ変換され、その信号に基づいて、入力されたマルチキャリア信号に対し、歪補償特性に対応した位相制御処理を行う。
【００３９】
テーブル生成部１２５は、増幅器１１０から出力され、分配器１１１でフィードバックされた増幅済みのマルチキャリア信号から抽出された歪成分に基づいて、減衰制御部１２１−１、位相制御部１２１−２に格納されているＬＵＴを更新する旨の制御命令を減衰制御部１２１−１、位相制御部１２１−２にそれぞれ出力する。
【００４０】
また、テーブル生成部１２５は、ＶＣＯ１２６に制御信号を出力し、歪成分抽出のための周波数を制御する。
図２のプリディストータにおいて、テーブル生成部１２５はＤＳＰ（Digital Signal Processor：デジタル信号処理専用プロセッサ）等を用いて構成してもよい。
【００４１】
ＶＣＯ１２６は、テーブル生成部１２５から出力される制御信号に基づいて、歪成分抽出のための周波数をミキサ１２７に出力する。
【００４２】
ミキサ１２７は、分配器１１１でフィードバックされた増幅済みのマルチキャリア信号に対し、ＶＣＯ１２６から出力された周波数への変換を行う。
【００４３】
ＬＰＦ１２８は、周波数変換が行われた増幅済みのマルチキャリア信号が通過すると、一定値以上の周波数成分を減衰して、歪成分を抽出する。
図２のプリディストータにおいて、ＬＰＦ１２８の代わりにＢＰＦ（Band Pass Filter：帯域制限フィルタ）を用いてもよい。
【００４４】
Ａ／Ｄ変換器１２９は、ＬＰＦ１２８で抽出された歪成分をデジタル変換し、デジタル信号としてテーブル生成部１２５に出力する。
【００４５】
次に、本発明の実施の形態に係る歪補償増幅装置の動作について図１及び図２を用いて説明する。
図１の増幅装置において、各キャリアの入力信号はキャリア毎に、対応したデジタル遅延部１１２及びキャリアオフセット部１１３に分岐して入力される。
以後、図１の増幅装置において、デジタル遅延部１１２から結合器１０５までの一連の回路群を主信号系、キャリアオフセット部１１３から電力検出部１０７までの一連の回路群を制御系と称する。
【００４６】
まず、主信号系の動作について説明する。デジタル遅延部１１２に入力された各キャリアの入力信号は、デジタル遅延によって一定時間遅延された後、Ｄ／Ａ変換器１０１に出力される。デジタル遅延部１１２は、従来のアナログの遅延線に相当するものであり、プリディストータ１０９での主信号系と制御系のタイミングが一致するよう、入力信号の遅延量が設定されている。
【００４７】
入力信号はＤ／Ａ変換器１０１においてアナログ信号への変換が行われ、直交変調器１０２において直交変調される。Ｄ／Ａ変換器１０１及び直交変調器１０２も、キャリア毎に設けられており、対応するキャリアの入力信号に対して上記の処理を行う。
【００４８】
直交変調された各キャリアの入力信号は、アップコンバート部１１５に入力される。
アップコンバート部１１５には、ＶＣＯ１０３及びミキサ１０４の組がキャリア毎に設けられている。各キャリアの入力信号は、対応するミキサ１０４によって対となるＶＣＯ１０３から出力されるキャリア周波数への変換が行われ、ＲＦ周波数にアップコンバートされる。
【００４９】
アップコンバート部１１５でアップコンバートされた各キャリアの入力信号は、結合器１０５に入力される。結合器１０５に入力された入力信号は合成され、マルチキャリア信号としてプリディストータ１０９に出力される。
【００５０】
次に、制御系の動作について説明する。
キャリアオフセット部１１３に入力された各キャリアの入力信号には、キャリア周波数差分のオフセット回転処理が為される。
例えば、各キャリアのキャリア周波数が２０００ＭＨｚ、２００５ＭＨｚ、２０１０ＭＨｚ、２０１５ＭＨｚである場合は、各キャリアに対応するキャリアオフセット部１１３では入力信号に対し、それぞれ０ＭＨｚ、５ＭＨｚ、１０ＭＨｚ、１５ＭＨｚのオフセット回転を与える。すなわちキャリアオフセット部１１３では、オフセット回転処理後の各キャリアにおけるキャリア周波数が同一となるよう、入力信号に対しオフセット回転処理を行っている。
【００５１】
オフセット回転処理された各キャリアの入力信号は、加算部１１４に出力され加算された後、電力検出部１０７に出力される。電力検出部１０７では、加算された入力信号に基づいて電力値を算出することで電力値を検出する。電力検出部１０７は、検出された電力値を電力値信号としてプリディストータ１０９に出力する。
電力検出部１０７では例えば、入力信号の同相成分の電圧をＩ、直交成分の電圧をＱとすると、Ｉ２＋Ｑ２の演算を行うことで電力を算出することができる。
【００５２】
主信号系の結合器１０５から出力されたマルチキャリア信号と、制御系の電力検出部１０７から出力された電力値信号は、プリディストータ１０９に入力される。プリディストータ１０９では、入力された電力値信号に基づいて、マルチキャリア信号に歪補償特性を与える制御を行う。
【００５３】
図１の増幅装置では、デジタル処理による電力検出に対応させるため、主信号系及び制御系とに回路を分岐し、主信号系ではアナログ信号である入力信号によるマルチキャリア信号の生成を、制御系ではデジタル信号による入力信号を用いて電力値の検出をそれぞれ独立して行っている。入力信号のキャリア周波数への変換にあたり、これら二つの異なる系列における位相の同期を図るため、図１の増幅装置には位相制御部１１６が設けられている。
【００５４】
正確に歪補償特性を与える制御を行うにあたり、プリディストータ１０９では、キャリア周波数の出力位相とオフセット回転を与える位相を一致させる必要がある。このため図１の増幅装置では、位相制御部１１６からアップコンバート部１１５のＶＣＯ１０３及びキャリアオフセット部１１３に制御信号を出力し、制御信号のタイミングに同期して、ＶＣＯ１０３ではキャリア周波数を出力する制御が、キャリアオフセット部１１３ではオフセット回転処理を行う制御が行われる。これにより、上記二つの処理の位相を一致させることができ、プリディストータ１０９は、マルチキャリア信号の正確な電力値に基づいて歪補償特性を与えることができる。
【００５５】
以下、プリディストータ１０９における動作について、図２を用いて説明する。図２に示すように、電力値信号はプリディストータ１０９において、減衰制御部１２１−１及び位相制御部１２１−２に入力される。減衰制御部１２１−１と位相制御部１２１−２にはそれぞれ、電力値と減衰量の関係を示したＬＵＴ、電力値と位相制御量の関係を示したＬＵＴが格納されている。各制御部において電力値に基づいてＬＵＴを参照することで、歪補償特性を反映した減衰量又は位相制御量を特定することができる。
【００５６】
減衰制御部１２１−１では、入力された電力値に基づいてＬＵＴを参照し、対応する減衰量を特定すると、減衰量を減衰制御信号としてＤ／Ａ変換器１２２−１に出力する。Ｄ／Ａ変換器１２２−１では、減衰制御信号をアナログ変換して減衰器１２３に出力し、減衰器１２３では入力された減衰制御信号に基づいて、歪補償特性を反映したマルチキャリア信号の減衰処理を行う。
【００５７】
位相制御部１２１−２では、入力された電力値に基づいてＬＵＴを参照し、対応する位相制御量を特定すると、位相制御量を位相制御信号としてＤ／Ａ変換器１２２−２に出力する。Ｄ／Ａ変換器１２２−２では、位相制御信号をアナログ変換して位相器１２４に出力し、位相器１２４では入力された位相制御信号に基づいて、歪補償特性を反映したマルチキャリア信号の位相制御処理を行う。
【００５８】
減衰処理及び位相制御処理が施されたことによって歪補償特性が与えられたマルチキャリア信号は、増幅器１１０へ出力される。増幅器１１０は入力されたマルチキャリア信号を増幅して、外部に出力する。マルチキャリア信号には、増幅器１１０で生じる非線形特性の逆特性を持つ歪補償特性が与えられているため、マルチキャリア信号は理論上、歪なく増幅される。
増幅されたマルチキャリア信号は、外部に出力する他に、分配器１１１によって、プリディストータ１０９にフィードバック出力される。
【００５９】
増幅器１１０は、経年劣化や温度特性等の要因によって非線形特性に変化が生じ、プリディストータ１０９で与えられる歪補償特性では歪を補償できない場合がある。このためプリディストータ１０９では、フィードバックした増幅済みのマルチキャリア信号から補償されずに残った歪成分を抽出し、非線形特性の変化に適応するよう歪成分に基づいて歪補償特性を補正するアダプティブプリディストーションを行っている。
【００６０】
分配器１１１からフィードバック出力された増幅済みのマルチキャリア信号は、プリディストータ１０９において、ミキサ１２７に入力される。ミキサ１２７では、ＶＣＯ１２６から出力される周波数への変換を行い、ＬＰＦ１２８に出力する。ＬＰＦ１２８では、周波数変換を行ったマルチキャリア信号に対し、一定周波数以上の周波数成分を減衰させ、歪成分を抽出する。抽出された歪成分は歪成分信号としてＡ／Ｄ変換器１２９に入力され、デジタル変換される。
【００６１】
デジタル変換された歪成分信号は、テーブル生成部１２５に入力される。テーブル生成部１２５は入力された歪成分信号に基づいて、減衰制御部１２１−１及び位相制御部１２１−２に対して、歪成分を小さくするよう、それぞれの制御部に格納されているＬＵＴを更新する旨の制御命令を出力する。
【００６２】
減衰制御部１２１−１、位相制御部１２１−２はそれぞれ、入力された制御命令に基づいてＬＵＴを更新し、減衰量又は位相制御量の調整を行う。以後、各制御部では更新されたＬＵＴに基づいてマルチキャリア信号の減衰処理、位相制御処理が行われ、非線形特性の変化に適応した歪補償特性を与えることができる。
【００６３】
また、テーブル生成部１２５は、ＶＣＯ１２６に制御信号を出力しており、ＶＣＯ１２６は、制御信号に従って、歪成分抽出のための周波数を更新する。
【００６４】
図２のプリディストータ１０９は、歪成分を抽出するアダプティブプリディストーションを行うものであるが、他のアダプティブプリディストーションとして、テーブル生成部１２５は、フィードバックされた増幅済みのマルチキャリア信号を復調して、結合器１０５から出力されたマルチキャリア信号と比較し、誤差を最小にするように減衰制御部１２１−１、位相制御部１２１−２のＬＵＴを更新するようにしてもよい。
【００６５】
図１の増幅装置において、プリディストータ１０９が適応的でなく、すなわちアダプティブプリディストーションを行うものでなく、マルチキャリア信号のフィードバックが必要ない場合には、分配器１１１は不要である。
【００６６】
本発明の実施の形態に係る歪補償増幅装置によれば、主信号系においてデジタル遅延部１１２を用いて入力信号を遅延させ、制御系においてデジタル信号の入力信号を用いてオフセット回転処理及び電力検出を行い、主信号系のマルチキャリア信号及び制御系の電力値信号における位相の同期を図ることによって、従来用いられていたアナログの遅延線が不要となり、増幅装置を小型で軽量化でき、安価で提供できる効果がある。
【００６７】
次に、本発明の実施の形態に係る歪補償増幅装置の他の構成について、図１の歪補償増幅装置との相違点を中心に図を用いて説明する。尚、図１と同一の構成を取るものについては、同一の符号を付して説明する。
【００６８】
図３は、本発明の実施の形態に係る歪補償増幅装置の第２の構成ブロック図である。図３の増幅装置では、デジタル遅延部１１２を制御系のキャリアオフセット部１１３の前段に設けている。
図３に示す増幅装置の構成は、主信号系でのマルチキャリア信号の生成までに要する時間が、制御系での電力値検出に要する時間よりも大きい場合に有効である。図３において、デジタル遅延部１１２は、制御系上であればどの箇所に設けてもよい。
【００６９】
図３の増幅装置によれば、マルチキャリア信号の生成までに要する時間が電力値検出に要する時間より大きい場合においても、増幅器の歪補償を正確に行うことができる効果がある。
【００７０】
図４は、本発明の実施の形態に係る歪補償増幅装置の第３の構成ブロック図である。図４の増幅装置では、直交変調器１０２の代わりにデジタル直交変調器１１７をデジタル遅延部１１２の前段に設けている。ここでデジタル直交変調器１１７は、デジタル信号である入力信号を直交変調するものであり、動作は図１の直交変調器と同一である。またデジタル直交変調器１１７も、キャリア毎に設けられている。
図４において、デジタル遅延部１１２は、デジタル直交変調器１１７の前段に設けてもよい。
【００７１】
図５は、本発明の実施の形態に係る歪補償増幅装置の第４の構成ブロック図である。図５の増幅装置は、図４の増幅装置においてデジタル遅延部１１２を制御系のキャリアオフセット部１１３の前段に設けたものである。
図５に示す増幅装置の構成は、主信号系でのマルチキャリア信号の生成までに要する時間が、制御系での電力値検出に要する時間よりも大きい場合に有効である。図５において、デジタル遅延部１１２は、制御系上であればどの箇所に設けてもよい。
【００７２】
図５の増幅装置によれば、マルチキャリア信号の生成までに要する時間が電力値検出に要する時間より大きい場合においても、増幅器の歪補償を正確に行うことができる効果がある。
【００７３】
【発明の効果】
本発明によれば、アナログ遅延線の代わりに、入力信号をキャリア毎に一定時間デジタル遅延させるデジタル遅延手段を主信号系又は制御系に用い、主信号系でのアナログ信号及び制御系でのデジタル信号の位相を一致させるよう位相制御手段でキャリア毎に制御し、歪補償手段でマルチキャリア信号に対して電力値と分配手段からの出力の一部により増幅手段で生じる非線形特性を打ち消す歪補償を与える増幅装置としているので、アナログ遅延線を不要とし、小型・軽量で、低コストな装置を提供できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図２】プリディストータ１０９の構成ブロック図である。
【図３】本発明の実施の形態に係る歪補償増幅装置の第２の構成ブロック図である。
【図４】本発明の実施の形態に係る歪補償増幅装置の第３の構成ブロック図である。
【図５】本発明の実施の形態に係る歪補償増幅装置の第４の構成ブロック図である。
【図６】従来の歪補償増幅装置の構成ブロック図である。
【符号の説明】
１０１，２０１…Ｄ／Ａ変換器、 １０２，２０２…直交変調器、 １０３，１２６，２０３…ＶＣＯ、 １０４，１２７，２０４…ミキサ、 １０５，２０５…結合器、 １０７…電力検出部、 １０９，２０９…プリディストータ、 １１０，２１０…増幅器、 １１１，２０６，２１１…分配器、 １１３…キャリアオフセット部、 １１４…加算部、 １１５…アップコンバート部、 １１６…位相制御部、 １１７…デジタル直交変調器、 １２１−１…減衰制御部、１２１−２…位相制御部、 １２３…減衰器、 １２４…位相器、 １２８…ＬＰＦ、 １２９…Ａ／Ｄ変換器、 ２０７…電力検出器、 ２０８…遅延線
Claims (9)
- 入力信号をキャリア毎に一定時間デジタル遅延させるデジタル遅延手段と、
入力信号をキャリア毎に直交変調する直交変調手段と、
前記直交変調された信号をキャリア毎にアナログで無線周波数のＲＦ信号に変換する複数のアップコンバート手段と、
キャリア毎のＲＦ信号を結合してマルチキャリア信号を生成する結合手段と、
各キャリアの入力信号に対してキャリア周波数差分のオフセット処理をデジタルで行うキャリアオフセット手段と、
前記複数のオフセットされた信号を加算する加算手段と、
前記複数のアップコンバート手段から出力される複数のＲＦ信号及び前記加算手段に入力される複数のオフセットされた信号の位相を揃える制御をキャリア毎に行う位相制御手段と、
前記加算手段からの出力を基に電力値を検出する電力検出手段と、
マルチキャリア信号を増幅する増幅手段と、
前記増幅手段からの出力の一部を分配する分配手段と、
前記結合手段からのマルチキャリア信号に対して、前記電力検出手段で検出された電力値と前記分配手段からの出力の一部とを用いて、前記増幅手段で生じる非線形特性を打ち消す歪補償を与える歪補償手段とを備えることを特徴とする増幅装置。 - 入力信号に対して主信号系として、デジタル遅延手段、デジタル／アナログ変換手段、直交変調手段であるアナログ直交変調手段、アップコンバート手段、結合手段、歪補償手段、増幅手段、分配手段の順で配置し、
入力信号に対して制御系として、キャリアオフセット手段、加算手段、電力検出手段の順で配置し、
位相制御手段が、前記アップコンバート手段及びキャリアオフセット手段から出力される信号の位相を揃える制御を行う手段であることを特徴とする請求項１記載の増幅装置。 - 入力信号に対して主信号系として、デジタル／アナログ変換手段、直交変調手段であるアナログ直交変調手段、アップコンバート手段、結合手段、歪補償手段、増幅手段、分配手段の順で配置し、
入力信号に対して制御系として、デジタル遅延手段、キャリアオフセット手段、加算手段、電力検出手段の順で配置し、
位相制御手段が、前記アップコンバート手段及びキャリアオフセット手段から出力される信号の位相を揃える制御を行う手段であることを特徴とする請求項１記載の増幅装置。 - 入力信号に対して主信号系として、デジタル／アナログ変換手段、直交変調手段であるアナログ直交変調手段、アップコンバート手段、結合手段、歪補償手段、増幅手段、分配手段の順で配置し、
入力信号に対して制御系として、キャリアオフセット手段、デジタル遅延手段、加算手段、電力検出手段の順で配置し、
位相制御手段が、前記アップコンバート手段及びデジタル遅延手段から出力される信号の位相を揃える制御を行う手段であることを特徴とする請求項１記載の増幅装置。 - 入力信号に対して主信号系として、直交変調手段であるデジタル直交変調手段、デジタル遅延手段、デジタル／アナログ変手段、アップコンバート手段、結合手段、歪補償手段、増幅手段、分配手段の順で配置し、
入力信号に対して制御系として、キャリアオフセット手段、加算手段、電力検出手段の順で配置し、
位相制御手段が、前記アップコンバート手段及びキャリアオフセット手段から出力される信号の位相を揃える制御を行う手段であることを特徴とする請求項１記載の増幅装置。 - 入力信号に対して主信号系として、デジタル遅延手段、直交変調手段であるデジタル直交変調手段、デジタル／アナログ変手段、アップコンバート手段、結合手段、歪補償手段、増幅手段、分配手段の順で配置し、
入力信号に対して制御系として、キャリアオフセット手段、加算手段、電力検出手段の順で配置し、
位相制御手段が、前記アップコンバート手段及びキャリアオフセット手段から出力される信号の位相を揃える制御を行う手段であることを特徴とする請求項１記載の増幅装置。 - 入力信号に対して主信号系として、直交変調手段であるデジタル直交変調手段、デジタル／アナログ変手段、アップコンバート手段、結合手段、歪補償手段、増幅手段、分配手段の順で配置し、
入力信号に対して制御系として、デジタル遅延手段、キャリアオフセット手段、加算手段、電力検出手段の順で配置し、
位相制御手段が、前記アップコンバート手段及びキャリアオフセット手段から出力される信号の位相を揃える制御を行う手段であることを特徴とする請求項１記載の増幅装置。 - 入力信号に対して主信号系として、直交変調手段であるデジタル直交変調手段、デジタル／アナログ変手段、アップコンバート手段、結合手段、歪補償手段、増幅手段、分配手段の順で配置し、
入力信号に対して制御系として、キャリアオフセット手段、デジタル遅延手段、加算手段、電力検出手段の順で配置し、
位相制御手段が、前記アップコンバート手段及びデジタル遅延手段から出力される信号の位相を揃える制御を行う手段であることを特徴とする請求項１記載の増幅装置。 - 請求項１乃至８記載の増幅装置を備えることを特徴とする移動体通信システムにおける基地局装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262116A JP3643803B2 (ja) | 2001-08-30 | 2001-08-30 | 増幅装置 |
| US10/229,010 US6904267B2 (en) | 2001-08-30 | 2002-08-28 | Amplifying device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262116A JP3643803B2 (ja) | 2001-08-30 | 2001-08-30 | 増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078451A JP2003078451A (ja) | 2003-03-14 |
| JP3643803B2 true JP3643803B2 (ja) | 2005-04-27 |
Family
ID=19089056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262116A Expired - Fee Related JP3643803B2 (ja) | 2001-08-30 | 2001-08-30 | 増幅装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6904267B2 (ja) |
| JP (1) | JP3643803B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078359A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Kokusai Electric Inc | 増幅装置 |
| US6975167B2 (en) * | 2003-07-03 | 2005-12-13 | Icefyre Semiconductor Corporation | Adaptive predistortion for a transmit system with gain, phase and delay adjustments |
| US7453952B2 (en) | 2003-07-03 | 2008-11-18 | Saed Aryan | Predistortion circuit for a transmit system |
| US7409193B2 (en) | 2003-07-03 | 2008-08-05 | Zarbana Digital Fund Llc | Predistortion circuit for a transmit system |
| US7026871B2 (en) * | 2003-07-03 | 2006-04-11 | Icefyre Semiconductor, Inc. | Adaptive predistortion for a transmit system |
| JP2005252509A (ja) * | 2004-03-03 | 2005-09-15 | Nec Corp | マルチキャリア伝送用非線形歪補償回路 |
| WO2014141333A1 (ja) * | 2013-03-15 | 2014-09-18 | 日本電気株式会社 | 通信装置及びその歪み抑制方法 |
| JP2015207887A (ja) * | 2014-04-18 | 2015-11-19 | 富士通株式会社 | 無線送信装置及び歪補償方法 |
| JP6645428B2 (ja) | 2014-08-04 | 2020-02-14 | 日本電気株式会社 | 送信機、送信システムおよび送信方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3198864B2 (ja) | 1995-03-09 | 2001-08-13 | 松下電器産業株式会社 | 送信装置 |
| US5903823A (en) * | 1995-09-19 | 1999-05-11 | Fujitsu Limited | Radio apparatus with distortion compensating function |
| WO1998023068A1 (fr) * | 1996-11-19 | 1998-05-28 | Matsushita Electric Industrial Co., Ltd. | Emetteur |
| JP3766593B2 (ja) | 1998-12-24 | 2006-04-12 | ノキア ネットワークス オサケ ユキチュア | プレディストーションを用いた多重周波数送信機および送信方法 |
| US6449466B1 (en) * | 1998-12-30 | 2002-09-10 | Samsung Electronics Co., Ltd. | Adaptive digital pre-distortion correction circuit for use in a transmitter in a digital communication system and method of operation |
| JP2001151295A (ja) | 1999-11-26 | 2001-06-05 | Mitsubishi Heavy Ind Ltd | タンク支持構造 |
| JP3590571B2 (ja) * | 2000-08-30 | 2004-11-17 | 株式会社日立国際電気 | 歪補償装置 |
-
2001
- 2001-08-30 JP JP2001262116A patent/JP3643803B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-28 US US10/229,010 patent/US6904267B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003078451A (ja) | 2003-03-14 |
| US6904267B2 (en) | 2005-06-07 |
| US20030045247A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200358640A1 (en) | Modulation agnostic digital hybrid mode power amplifier system and method | |
| US11418155B2 (en) | Digital hybrid mode power amplifier system | |
| US10305521B2 (en) | High efficiency linearization power amplifier for wireless communication | |
| US8213884B2 (en) | Baseband-derived RF digital predistortion | |
| KR100421145B1 (ko) | 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로 | |
| JP3643803B2 (ja) | 増幅装置 | |
| EP2022179A1 (en) | High efficiency linearization power amplifier for wireless communication | |
| EP1289129B1 (en) | Amplifying device using predistortion | |
| JP2003078360A (ja) | 歪み補償装置 | |
| JP2001284976A (ja) | アダプティブプリディストーション歪補償方法及び装置 | |
| KR20020022552A (ko) | 비선형 왜곡 보상회로 및 비선형 왜곡 보상방법 | |
| KR20180004314A (ko) | 변조 방식에 무관한 디지털 하이브리드 모드 전력 증폭기 시스템 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |