JP5653319B2 - 歪み補正装置 - Google Patents
歪み補正装置 Download PDFInfo
- Publication number
- JP5653319B2 JP5653319B2 JP2011177673A JP2011177673A JP5653319B2 JP 5653319 B2 JP5653319 B2 JP 5653319B2 JP 2011177673 A JP2011177673 A JP 2011177673A JP 2011177673 A JP2011177673 A JP 2011177673A JP 5653319 B2 JP5653319 B2 JP 5653319B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion
- converter
- correlation
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
図1に本発明の実施の形態に係る時間インターリーブA/D変換器の歪み補正装置のブロック図を示す。
図2に、第一A/D変換器および第二A/D変換器の前段構成の例を示す。
図3に、第一A/D変換器および第二A/D変換器、ならびにその前段構成の具体的な構成例を示す。
図4に、第一A/D変換器および第二A/D変換器、ならびにその前段構成の他の構成例を示す。
図5に、図1に示した適応相関制御手段133の構成例を示す。
図6に、図5に示した相関算出部511の構成例を示す。
図7に、図6に示した相関算出部の一部変形例を示す。
図8に、歪み除去手段161の他の構成例を示す。
Claims (10)
- 第一入力信号をA/D変換して第一変換信号を得る第一A/D変換器と、
第二入力信号をA/D変換して第二変換信号を得る第二A/D変換器と、
前記第二変換信号をn乗(nは2以上の整数)することにより、べき乗信号を得るべき乗器と、
前記べき乗信号と、前記第二変換信号に基づき適応相関制御を行うことにより、前記べき乗信号に含まれるn乗成分である歪み信号を生成する適応相関制御手段と、
前記第一変換信号から、前記適応相関制御手段で生成された歪み信号を除去する歪み除去手段と、
を備え、
前記第二入力信号は、前記第一入力信号の振幅を低減した信号、または前記第一入力信号は、前記第二入力信号の振幅を増大した信号であり、
前記第二変換信号は前記第一変換信号に比べて低歪みである、歪み補正装置。 - 前記歪み除去手段は、前記第一変換信号と、前記適応相関制御手段で生成された歪み信号に基づき適応相関制御を行うことにより、前記第一変換信号から、前記歪み信号を除去する
ことを特徴とする請求項1に記載の歪み補正装置。 - 前記歪み除去手段は、
前記適応相関制御手段で生成された歪み信号の利得を制御する利得制御部と、
利得制御後の歪み信号を前記第一変換信号から減算する減算器と
を含むことを特徴とする請求項1に記載の歪み補正装置。 - 前記第二A/D変換器は、前記第二入力信号に応じたダイナミックレンジを有する
ことを特徴とする請求項1に記載の歪み補正装置。 - 前記第二A/D変換器は、前記第一A/D変換器よりも低い分解能を有する
ことを特徴とする請求項1に記載の歪み補正装置。 - 前記第一入力信号の振幅を低減して前記第二入力信号を得る減衰器を
さらに備えたことを特徴とする請求項1に記載の歪み補正装置。 - 入力信号をクロック周波数で離散化して離散化信号を得るトラックアンドホールド回路をさらに備え、
前記第一A/D変換器は、前記離散化信号を増幅して前記第一入力信号を得る増幅器と、前記第一入力信号を第一閾値と比較することにより、前記第一変換信号を得る第一比較器とを含み、
前記第二A/D変換器は、前記離散化信号である前記第二入力信号を第二閾値と比較することにより、前記第二変換信号を得る第二比較器を含む
ことを特徴とする請求項1に記載の歪み補正装置。 - 前記適応相関制御手段は、
前記歪み信号と、前記第二変換信号との相関を計算し、相関値を得る相関算出部と、
前記第二変換信号と前記相関値を乗算して、第一乗算信号を得る第一乗算手段と、
前記べき乗信号から、前記第一乗算信号を減算することにより、前記歪み信号を得る減算手段と、を含む
ことを特徴とする請求項1に記載の歪み補正装置。 - 前記相関算出手段は、
前記歪み成分から低周波成分を除去して、第一信号を得る第一低周波除去手段と、
前記第二変換信号から低周波成分を除去して、第二信号を得る第二低周波除去手段と、 前記第一信号と前記第二信号を乗算して、第二乗算信号を得る第二乗算手段と、
前記第二乗算信号を積分して、前記相関値を得る積分器と
を含むことを特徴とする請求項8に記載の歪み補正装置。 - 前記積分器により得られた相関値を記憶するメモリをさらに備え、
前記積分器は、起動時、前記相関値を計算して前記メモリに格納し、
前記第一乗算手段は、動作時、前記メモリに記憶された相関値を用いる
ことを特徴とする請求項9に記載の歪み補正装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011177673A JP5653319B2 (ja) | 2011-08-15 | 2011-08-15 | 歪み補正装置 |
US13/409,516 US8537039B2 (en) | 2011-08-15 | 2012-03-01 | Distortion correcting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011177673A JP5653319B2 (ja) | 2011-08-15 | 2011-08-15 | 歪み補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013042347A JP2013042347A (ja) | 2013-02-28 |
JP5653319B2 true JP5653319B2 (ja) | 2015-01-14 |
Family
ID=47712281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011177673A Expired - Fee Related JP5653319B2 (ja) | 2011-08-15 | 2011-08-15 | 歪み補正装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8537039B2 (ja) |
JP (1) | JP5653319B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276599B2 (en) * | 2014-07-29 | 2016-03-01 | The Boeing Company | Method and apparatus for non-uniform analog-to-digital conversion |
EP3427388B1 (en) * | 2016-03-07 | 2024-05-01 | Telefonaktiebolaget LM Ericsson (publ) | Non-linear interference detection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
GB2250148B (en) * | 1990-11-15 | 1994-06-08 | Sony Corp | Conversion between analog and digital signals |
JPH04207229A (ja) * | 1990-11-28 | 1992-07-29 | Matsushita Electric Ind Co Ltd | A/d変換装置 |
US5961579A (en) * | 1997-04-17 | 1999-10-05 | Motorola, Inc. | Apparatus using a logarithm based processor |
JP2002111401A (ja) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 信号の歪補償装置および歪補償方法 |
US6885323B2 (en) * | 2003-06-27 | 2005-04-26 | Optichron, Inc. | Analog to digital converter with distortion correction |
JP2007531415A (ja) * | 2004-03-25 | 2007-11-01 | オプティクロン・インコーポレーテッド | アナログデジタルコンバータ線形化用の複雑度を低減した非線形フィルタ |
JP4011041B2 (ja) * | 2004-06-16 | 2007-11-21 | Necエレクトロニクス株式会社 | アナログ・デジタル変換システムと補正回路及び補正方法 |
US7348908B2 (en) | 2004-11-04 | 2008-03-25 | Tektronix, Inc. | Linearity corrector using filter products |
JP2012249263A (ja) * | 2011-05-31 | 2012-12-13 | Sony Corp | Ad変換装置および信号処理システム |
-
2011
- 2011-08-15 JP JP2011177673A patent/JP5653319B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-01 US US13/409,516 patent/US8537039B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013042347A (ja) | 2013-02-28 |
US8537039B2 (en) | 2013-09-17 |
US20130044016A1 (en) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8786477B1 (en) | Digital-to-analog conversion with improved dynamic range | |
TWI335141B (en) | A/d converter and method for converting analog signals into digital signals | |
CN107346974B (zh) | 减少模数转换器中的非线性的方法和装置 | |
US20130022213A1 (en) | Digital noise-cancellation | |
KR102221061B1 (ko) | 노이즈 제거 기능을 가지는 램프 신호 발생 장치 | |
JP2016504871A (ja) | シグマ−デルタアナログ−デジタルコンバータ | |
JP2014036420A (ja) | 信号サンプル回路および無線受信機 | |
JP5653319B2 (ja) | 歪み補正装置 | |
JP2003133959A5 (ja) | ||
US9100032B2 (en) | Methods and devices for analog-to-digital conversion | |
JP2006025292A (ja) | 適応ハウリングキャンセラ | |
WO2012074133A1 (ja) | 電源回路および電源制御方法 | |
JP4772382B2 (ja) | 任意波形発生器、試験装置、任意波形発生方法、及びプログラム | |
US8368574B1 (en) | Dynamic range ADC's | |
Salgado et al. | Modeling and analysis of error feedback noise-shaping SAR ADCs | |
JP2009005073A (ja) | デジタルアナログ変換器と歪補正回路 | |
JP5724869B2 (ja) | 信号処理装置、信号処理方法及びプログラム | |
JP5535166B2 (ja) | アナログデジタル変換装置及び信号処理システム | |
JP5910113B2 (ja) | 信号処理装置および増幅装置 | |
JP5870308B2 (ja) | Da変換装置及び音声システム | |
KR101887824B1 (ko) | 아날로그 디지털 변환 장치 및 이를 포함하는 마이크 | |
Gande et al. | Blind background calibration of harmonic distortion based on selective sampling | |
US7659776B2 (en) | Offset voltage correction for high gain amplifier | |
JP2011044836A (ja) | 歪補償装置 | |
JP2015519020A (ja) | 可変の供給電圧のためのスイッチング増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141118 |
|
LAPS | Cancellation because of no payment of annual fees |