CN107113159A - 时钟恢复装置 - Google Patents

时钟恢复装置 Download PDF

Info

Publication number
CN107113159A
CN107113159A CN201480084399.4A CN201480084399A CN107113159A CN 107113159 A CN107113159 A CN 107113159A CN 201480084399 A CN201480084399 A CN 201480084399A CN 107113159 A CN107113159 A CN 107113159A
Authority
CN
China
Prior art keywords
signal
connect
phase error
output end
clock phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480084399.4A
Other languages
English (en)
Other versions
CN107113159B (zh
Inventor
万文通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN107113159A publication Critical patent/CN107113159A/zh
Application granted granted Critical
Publication of CN107113159B publication Critical patent/CN107113159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种时钟恢复装置，包括：模拟数字转换器ADC(21)、数据缓存器(22)、数字间插器(23)、时钟相位误差估计器(24)、滤波器(20)和数字控制器(25)；其中，所述ADC(21)的输出端分别与所述数据缓存器(22)的输入端和所述时钟相位误差估计器(24)的第一输入端(26)连接；所述数据缓存器(22)的输出端与所述数字间插器(23)的第一输入端(28)连接；所述数字间插器(23)的输出端与所述时钟相位误差估计器(24)的第二输入端(27)连接；所述时钟相位误差估计器(24)的输出端与所述数字控制器(25)的输入端连接；所述数字控制器(25)的输出端与所述数字间插器(23)的第二输入端(29)连接，简化了电路设计的复杂度，有利于硬件电路的实现。

Description

时钟恢复装置 技术领域
本发明实施例涉及通信技术，尤其涉及一种时钟恢复装置。
背景技术
在光通信系统中，接收端在进行完光电转换后，需要进行数字域的算法处理，接收端进行算法处理的速率与发射端发送数据的速率必须时刻保持一致，以保障所有发射的数据都及时的得到处理，即发射端和接收端必须保证时钟同步。若发射端和接收端的时钟出现偏差，则需要对时钟进行恢复，以保证接收端采样数据为最佳采样时刻的采样数据，从而使得接收端与发射端的数据保持同步。
图1为现有技术中一种时钟恢复装置的结构示意图。如图1所示，该装置包括模拟数字转换器(Analog-to-Digital Converter，简称ADC)1，色散估计与补偿电路2，解偏振电路3，缓存器(Buffer)4，间插器(Interpolator)5，反正切函数与解重叠计算电路6，无限冲击响应滤波器(Infinite Impulse Response，简称IIR)7和IIR 8，鉴相器(Phase Detector，简称PD)9和PD 10，低通滤波器(Low Pass Filter，简称LPF)11，压控振荡器(Voltage-Controlled Oscillator，简称VCO)12。其中，ADC1、色散估计与补偿电路2、解偏振电路3、PD 9、LPF 11和VCO 12组成一个反馈环，完成对ADC 1的采样时钟的低速调整，可以处理时钟低频抖动问题；ADC1、色散估计与补偿电路2、解偏振电路3、PD9和PD10、IIR7和IIR8、反正切函数与解重叠计算电路6、Buffer4和Interpolator 5组成一个前馈环，完成对时钟相位误差信号的处理，即对出现误差的时钟信号进行恢复，可以处理时钟高频抖动问题。
但是，由于现有技术中的时钟恢复装置不仅要对出现误差的时钟信号进行恢复处理，还需要在反馈环中设计VCO和LPF等器件对ADC的采样时钟进行调整，因此，电路设计复杂，不利于硬件电路的实现。
发明内容
本发明实施例提供的时钟恢复装置，当ADC在一定的频率偏差范围内对 输入信号进行采样，在时钟恢复装置的输出端都能获取最佳的采样信号，不需要使用VCO等器件对ADC的采样频率进行校正，简化了电路设计的复杂度，有利于硬件电路的实现。
本发明实施例第一方面提供一种时钟恢复装置，包括：模拟数字转换器ADC、数据缓存器、数字间插器、时钟相位误差估计器、滤波器和数字控制器；
其中，所述ADC的输出端分别与所述数据缓存器的输入端和所述时钟相位误差估计器的第一输入端连接；所述数据缓存器的输出端与所述数字间插器的第一输入端连接；所述数字间插器的输出端与所述时钟相位误差估计器的第二输入端连接；所述时钟相位误差估计器的输出端与所述数字控制器的输入端连接；所述数字控制器的输出端与所述数字间插器的第二输入端连接；
所述ADC，用于对输入信号进行采样，并输出第二采样信号；
所述时钟相位误差估计器，用于对所述ADC输出的所述第二采样信号和所述数字间插器反馈的第一输出信号，进行时钟相位误差运算，获取时钟相位误差信号；其中，第一输出信号为第一采样信号对应的输出信号，所述第一采样信号为所述第二采样信号的前一个相邻的采样信号；
所述数字控制器，用于根据所述时钟相位误差信号，获取间插信息；其中，所述间插信息包括第二采样信号的间插信号索引和第二采样信号的间插相位；
所述数据缓存器，用于对所述ADC输出的所有采样信号进行存储，以使进入所述数字间插器的所述第二采样信号对应所述间插信息；
所述数字间插器，用于根据所述数字控制器输出的所述间插信息，对所述数据缓存器输出的所述第二采样信号进行调整，以使获取到的第二输出信号为最佳采样时刻的输出信号。
在第一方面的第一种可能实现方式中，所述时钟恢复装置还包括滤波器；
所述滤波器的输入端与所述时钟相位误差估计器的输出端连接，所述滤波器的输出端与所述数字控制器的输入端连接；
所述滤波器，用于对所述时钟相位误差估计器输出的所述时钟相位误差信号进行高频滤波，并输出滤波后的时钟相位误差信号。
结合第一方面的第一种可能实现方式，在第一方面的第二种可能实现方 式中，所述时钟相位误差估计器包括数据缓存模块、第一计算模块、第二计算模块、第一放大器、第二放大器和加法器；
其中，所述数据缓存模块的输入端与所述ADC的输出端连接，所述数据缓存模块的输出端和所述第一计算模块的输入端连接；所述第一计算模块的输出端与所述第一放大器的第一输入端连接；所述第二计算模块的输入端与所述数字间插器的输出端连接，所述第二计算模块的输出端与所述第二放大器的输入端连接；所述第二放大器的输出端与所述加法器的第二输入端连接，所述加法器的输出端与所述滤波器连接；
所述数据缓存模块用于存储所述ADC输出的采样信号，以使进入所述数字间插器的所述采样信号和所述采样信号的间插信息相对应；
所述第一计算模块，用于计算所述第二采样信号的平均时钟相位偏差；
所述第二计算模块，用于计算所述第一输出信号的平均时钟相位偏差。
结合第一方面的第二种可能实现方式，在第一方面的第三种可能实现方式中，所述第一计算模块包括傅里叶变换单元、扩展单元、累加单元、角度单元和归一化单元；
其中，所述傅里叶变换单元的输入端与所述数据缓存模块的输出端连接，所述傅里叶变换单元的输出端与所述扩展单元的输入端连接；所述扩展单元的输出端与所述累加单元的输入端连接；所述累加单元的输出端与所述角度单元的输入端连接；所述角度单元的输出端与所述归一化单元的输入端连接；所述归一化单元的输出端与所述第一放大器的输入端连接；
所述傅里叶变换单元，用于对所述数据缓存模块输出的N采样信号进行傅里叶变换，输出采样信号的复数值序列；其中，N为大于等于1的正整数；
所述扩展单元，用于对所述复数值序列进行扩展，输出扩展后的复数值序列；
所述累加单元，用于根据所述扩展后的复数值序列，计算第二采样信号的时钟相位误差平均值；
所述角度单元，用于根据所述累加单元输出的所述第二采样信号的时钟相位误差平均值，计算第二采样信号的时钟相位误差角度；
所述归一化单元，用于对所述角度单元输出的所述时钟相位误差角度进行归一化处理，输出所述第二采样信号的平均时钟相位偏差。
结合第一方面的第三种可能实现方式，在第一方面的第四种可能实现方式中，所述时钟恢复装置还包括扰偏振控制器；
所述扰偏振控制器的第一输入端与所述ADC的输出端连接，所述扰偏振控制器的第二输入端与所述时钟相位误差估计器的输出端连接，所述扰偏振控制器的输出端分别与所述数据缓存器的输入端和所述时钟相位误差估计器的第一输入端连接；
所述扰偏振控制器，用于消除所述ADC同时输出的两个采样信号之间的干扰。
结合第一方面的第三种可能实现方式，在第一方面的第五种可能实现方式中，所述时钟恢复装置还包括偏振均衡器；
所述偏振均衡器的输入端与所述ADC连接，所述偏振均衡器的输出端分别与所述数据缓存器的输入端连接和所述时钟相位误差估计器的第一输入端连接；
所述偏振均衡器，用于根据色散均衡系数，对所述ADC输出的采样信号进行时域卷积，以消除所述ADC同时输出的两个采样信号之间的干扰。
本实施例提供的时钟恢复装置，通过时钟相位误差估计器获取采样信号和输出信号的时钟相位误差信号，由数字控制器根据时钟相位误差信号获取包括第二采样信号的间插信号索引和间插相位的间插信息，数字间插器根据间插信号索引和间插相位对数据缓存器输出的第二采样信号进行校正，以获取校正后的最佳采样信号，即第二输出信号，当ADC在一定的频率偏差范围内对输入信号进行采样，在时钟恢复装置的输出端都能获取最佳的采样信号，不需要使用VCO等器件对ADC的采样频率进行校正，简化了电路设计的复杂度，有利于硬件电路的实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中一种时钟恢复装置的结构示意图；
图2为本发明实施例一提供的时钟恢复装置的结构示意图；
图3为间插原理示意图；
图4为本发明实施例提供的时钟恢复装置的结构图；
图5为本发明实施例中的时钟相位误差估计器的结构示意图；
图6为本发明实施例中的第一计算模块的结构示意图；
图7为本发明实施例中的累加单元结构示意图；
图8为本发明实施例中的第二计算模块的结构示意图；
图9为本发明实施例三提供的时钟恢复装置的结构示意图；
图10为本发明实施例四提供的时钟恢复装置的结构示意图。
附图标记说明：
1、21：模拟数字转换器；
2：色散估计与补偿电路；
3：解偏振电路；
4：缓存器；
5：间插器；
6：反正切函数与解重叠计算电路；
7、8：无线冲击响应滤波器；
9、10：鉴相器；
11：低通滤波器；
12：压控振荡器；
20：滤波器；
22：数据缓存器；
23：数字间插器；
24：时钟相位误差估计器；
25：数字控制器；
26：时钟相位误差估计器的第一输入端；
27：时钟相位误差估计器的第二输入端；
28：数字间插器的第一输入端；
29：数字间插器的第二输入端；
31：数据缓存模块；
32：第一计算模块；
33：第二计算模块；
34：第一放大器；
35：第二放大器；
36：加法器；
37：加法器的第一输入端；
38：加法器的第二输入端；
41：傅里叶变换单元；
42：扩展单元；
43：累加单元；
44：角度单元；
45：归一化单元；
51、52：平均器；
53：共轭运算单元；
54、65：乘法器；
61：求模单元；
62：加法器；
64：幂运算单元；
71：扰偏振控制器；
71：扰偏振控制器的第一输入端；
72：扰偏振控制器的第二输入端；
73：偏振均衡器。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2为本发明实施例一提供的时钟恢复装置的结构示意图。如图2所示， 该装置包括ADC 21、数据缓存器22、数字间插器23、时钟相位误差估计器24和数字控制器25。
其中，ADC 21的输出端分别与数据缓存器22的输入端和时钟相位误差估计器24的第一输入端26连接；数据缓存器22的输出端与数字间插器23的第一输入端28连接；数字间插器23的输出端与时钟相位误差估计器24的第二输入端27连接；时钟相位误差估计器24的输出端与数字控制器25的输入端连接；数字控制器25的输出端与数字间插器23的第二输入端29连接。ADC 21用于对输入信号进行采样，并输出第二采样信号；时钟相位误差估计器24用于对ADC 21输出的第二采样信号和数字间插器23反馈的第一输出信号，进行时钟相位误差运算，获取时钟相位误差信号；其中，第一输出信号为第一采样信号对应的输出信号，第一采样信号为第二采样信号的前一个相邻的采样信号；数字控制器25用于根据时钟相位误差信号，获取间插信息；其中，间插信息包括第二采样信号的间插信号索引和第二采样信号的间插相位；数据缓存器22用于对ADC 21输出的所有采样信号进行存储，以使进入数字间插器23的第二采样信号对应间插信息；数字间插器23用于根据数字控制器25输出的间插信息，对数据缓存器22输出的第二采样信号进行调整，以使获取到的第二输出信号为最佳采样时刻的输出信号。
本发明实施例提供的时钟恢复装置可以应用到移动网、微波，城域网等系统中。
在本实施例中，时钟恢复装置的实现原理具体如下：输入信号可以为一路经过色散补偿后的一个偏振态的光信号，也可以为其它的光信号，输入信号进入ADC 21进行采样，ADC 21输出第二采样信号后分别进入数据缓存器22和相位误差估计器24。时钟相位误差估计器对第二采样信号和数字间插器23反馈的第一输出信号，计算获取第二采样信号和第一输出信号之间的时钟相位误差信号，数字控制器25根据时钟相位误差信号获取第二采样信号的间插信号索引和间插相位，并将第二采样信号的间插信号索引和间插相位传输给数字间插器23，数字间插器根据第二采样信号的间插信号索引和间插相位对第二采样信号进行校正，获取校正后的采样信号，即第二输出信号，第二输出信号的时钟频率和第二采样信号的时钟平率一致。需要说明的是，数据缓存器22对采样信号进行缓存的时间为采样信号进入时间相位误差估计器 24到数字间插器23输出间插信息所用的时间，即保证当第二采样信号进入数字间插器23时，第二采样信号的间插信息也同时进入数字间插器23，则数字间插器23才能根据正确的间插信息对第二采样信号进行校正。
图3为间插原理示意图。如图3所示，中间的横轴为时间轴，时间轴上方为采样信号(mk-1)Ts、mkTs、(mk+1)Ts、(mk+2)Ts等，时间轴的下方为输出信号(k-1)Ti、kTi+εTi、(k+1)Ti等，当采样信号的的采样频率或相位不理想，例如采样频率相对与基准频率变快或是变慢，或者采样位置不在码元波形的最佳点等，则需要通过间插的方法对采样信号进行调整，以获得最佳的采样信号。以采样信号mkTs为例具体说明该原理，通过时间相位误差估计器24的时钟相位误差信号判断出该mkTs采样信号的采样频率或者相位出现偏差，即该采样信号不应该出现在图3中所示的位置，数字控制器25对时钟相位误差信号进行分析，获取间插信号索引k和间插相位μk，间插信号索引相当于标记出一个基点位置kTi，即mkTs采样信号从该基点位置kTi出现偏差，间插相位μk则表示该mkTs采样信号偏差了μkTs，数字间插器23则根据间插信号索引k和间插相位μk对mkTs采样信号进行校正，输出校正的后采样信号为kTi+εTi，完成了对采样信号的时钟恢复。
现有技术中，如图1所示，不仅要对出现误差的采样信号的时钟进行校正，还要在反馈环中设计VCO和LPF等器件对ADC的采样时钟进行调整，使得电路设计复杂，不利于硬件的电路实现。
本实施例提供的时钟恢复装置，通过时钟相位误差估计器24获取采样信号和输出信号的时钟相位误差信号，由数字控制器25根据时钟相位误差信号获取包括第二采样信号的间插信号索引和间插相位的间插信息，数字间插器23根据间插信号索引和间插相位对数据缓存器22输出的第二采样信号进行校正，以获取校正后的最佳采样信号，即第二输出信号，当ADC在一定的频率偏差范围内对输入信号进行采样，在时钟恢复装置的输出端都能获取最佳的采样信号，不需要使用VCO等器件对ADC的采样频率进行校正，简化了电路设计的复杂度，有利于硬件电路的实现。
图4为本发明实施例提供的时钟恢复装置的结构图。在上述实施例一的基础上，如图4所示，时钟恢复装置还包括滤波器20。
滤波器20的输入端与时钟相位误差估计器24的输出端连接，滤波器20 的输出端与数字控制器25的输入端连接。滤波器20用于对时钟相位误差估计器24输出的时钟相位误差信号进行高频滤波，并输出滤波后的时钟相位误差信号。
在本实施例中，滤波器20主要用于调节环路带宽与滤除高频分量，使得获取的时钟相位误差信号更加准确，滤波器20可以选用常用的比例积分滤波器来实现。
图5为本发明实施例中的时钟相位误差估计器的结构示意图。如图5所示，时钟相位误差估计器24包括数据缓存模块31、第一计算模块32、第二计算模块33、第一放大器34、第二放大器35和加法器36。
其中，数据缓存模块31的输入端与ADC 21的输出端连接，数据缓存模块31的输出端和第一计算模块32的输入端连接；第一计算模块32的输出端与第一放大器34的第一输入端37连接；第二计算模块33的输入端与数字间插器23的输出端连接，第二计算模块33的输出端与第二放大器35的输入端连接；第二放大器35的输出端与加法器36的第二输入端38连接，加法器36的输出端与滤波器25连接。数据缓存模块31用于存储ADC 21输出的采样信号，以使进入数字间插器的所述采样信号和所述采样信号的间插信息相对应；第一计算模块32用于计算第二采样信号的平均时钟相位偏差；第二计算模块33用于计算第一输出信号的平均时钟相位偏差。
需要说明的是，在本实施例中，数据缓存模块31的输入端为时钟相位误差估计器24的第一输入端26，第二计算模块33的输入端为时钟相位误差估计器24的第二输入端27，加法器36的输出端为时钟相位误差估计器24的输出端。
在本实施例中，时钟相位误差估计器24的工作原理具体如下：ADC 21输出的采样信号进入数据缓存模块31进行存储，第一计算模块32对缓存数据模块31输出的多个采样信号进行计算，获取第二采样信号的平均时钟相位偏差E1，并经过第一放大器34进行增益调节，第一放大器34的放大系数K1的取值范围为0<＝K1<＝1，第二计算模块33对多个输出信号进行计算，获取第二输出信号的平均时钟相位偏差E2，E2经过第二放大器35进行增益调节，第二放大器的放大系数K2的取值范围为0<＝K2<＝1，E1和E2经过放大器增益调节后，进入加法器进行运算，输出时钟相位误差信号。
具体的，以数据缓存模块31中存储了采样信号为x1，x2，x3，x4，x5，x6，…，xn为例，详细说明第一计算模块32和第二计算模块33的实现方式。第一计算模块31在预设时间周期T内，计算N个采样信号的平均时钟相位偏差E1，例如N＝10，则T1时间周期内，计算x1，…，x10的E1，T2时间周期内，x11，…，x20的E1，以此类推。第二计算模块33在预设时间周期T内，计算M各输出信号的平均时钟相位偏差E2，例如M＝3，则在T1时间周期内，计算输出信号y1，y2，y3的E2，在T2时间周期内，计算y3，y4，y5的E2，以此类推。在每个时间周期T内，加法器输出的时钟相位误差信号ERROR＝E1*K1+E2*K2，其中K1+K2＝1。
图6为本发明实施例中的第一计算模块的结构示意图。如图6所示，第一计算模块32包括傅里叶变换单元41、扩展单元42、累加单元43、角度单元44和归一化单元45。
其中，傅里叶变换单元41的输入端与数据缓存模块31的输出端连接，傅里叶变换单元41的输出端与扩展单元42的输入端连接；扩展单元42的输出端与累加单元43的输入端连接；累加单元43的输出端与角度单元44的输入端连接；角度单元44的输出端与归一化单元45的输入端连接；归一化单元45的输出端与第一放大器34的输入端连接。傅里叶变换单元41用于对数据缓存模块输出的多个采样信号进行傅里叶变换，输出采样信号的复数值序列；扩展单元42用于对采样信号的复数值序列进行扩展，输出扩展后的复数值序列；累加单元43用于根据扩展后的复数值序列，计算采样信号的时钟相位误差平均值；角度单元44用于根据累加单元输出的采样信号的时钟相位误差平均值，计算采样信号的时钟相位误差角度；归一化单元45用于对角度单元输出的时钟相位误差角度进行归一化处理，输出采样信号的平均时钟相位偏差。
在本实施例中，第一计算模块32的工作原理具体如下：傅里叶变换单元41对数据缓存模块31输出的N个采样信号进行傅里叶变换，变换后得到N个采样信号的复数值序列，设为F1，F2，F3，…，FN；扩展单元42对F1，F2，F3，…，FN进行首尾扩展，扩展长度越长，时钟误差估计越准确，但是耗时也越多，响应也越慢，则需要根据系统实际情况取一个合理的值，本实施例中为了说明方便，设扩展长度n为2，n为正整数，且n>＝1，扩展后的 复数值序列为F(N-1)，F(N)，F(1)，F(2)，F(3)，…,F(N)，F(1)，F(2)；累加单元43对扩展后的复数值进行运算，获取采样信号的时钟相位误差平均值；角度单元44对采样信号的时钟相位误差平均值进行运算，获取采样信号的时钟相位误差角度；归一化单元45对采样信号的时钟相位误差角度进行归一化处理，输出采样信号的平均时钟相位偏差，例如，将采样信号的时钟相位误差角度归一化到0-1的采样点间隔上，如0.1则表示采样信号偏差了0.1个采样间隔时间。
图7为本发明实施例中的累加单元结构示意图。如图7所示，累加单元43包括平均器51、平均器52、多个共轭运算单元53和多个乘法器54。以复数值序列F(N-1)，F(N)，F(1)，…，F(N/4-2)和复数序列F(3N/4-2)，F(3N/4-1)，F(3N/4)，…，F(N-2)为例说明累加单元的工作原理。复数序列F(3N/4-2)，F(3N/4-1)，F(3N/4)，…，F(N-2)经过共轭运算单元53后，进入乘法器54与复数值序列F(N-1)，F(N)，F(1)，…，F(N/4-2)进行乘法运算，经过乘法运算的信号再进入平均器51与进入平均器51的其它信号进行平均，平均后的信号再进入乘法器54，与另一支路的平均后的信号进行乘法运算，得到采样信号的时钟相位误差平均值；在另一支路中则是对复数值序列F(N-1)，F(N)，F(1)，…，F(N/4-2)进行共轭运算后，再与复数序列F(3N/4-2)，F(3N/4-1)，F(3N/4)，…，F(N-2)进行乘法运算，经过乘法运算后的信号进入平均器52进行平均，平均后的信号再进行一次共轭运算后进入乘法器54，进行乘法运算后得到采样信号的时钟相位误差平均值。
需要说明的是，图7所示的累加单元中的复数序列并不仅限于图中所示的复数序列，可根据实际情况对复数序列、共轭运算单元53和乘法器54的数量进行调节。
图8为本发明实施例中的第二计算模块的结构示意图。如图8所示，第二计算模块33包括多个求模单元61、一个平均器62、两个减法器63、三个幂运算单元64和一个乘法器65。y1、y2、y3为数字间插器23反馈的输出信号，y1、y2、y3分别进入求模单元61进行模运算，y1、y3经过模运算后与y2经过模运算的信号进行减法运算，减法器63的输出信号进入幂运算单元64进行幂运算，幂运算单元64的输出信号进入乘法器65与另一支路的减法器63的输出信号进 行乘法运算，得到输出信号的时钟相位误差平均值。另一支路上，y1、y3分别进行模运算和幂运算后，再进行减法运算，减法器63的输出信号与幂运算单元64的输出信号进行乘法运算，得到输出信号的时钟相位误差平均值。其中，幂运算单元64可设置不同的次幂系数，如C1、C2、C3为大于等于1的整数，根据系统调制格式可以适当调整，如正交相移键控(Quadrature Phase Shift Keying，简称QPSK)调制格式的系统，C1＝1，C2＝2，C3＝1；8正交幅度调制(Quadrature Amplitude Modulation，简称QAM)或是16QAM调制格式的情况，C1＝1，C2＝3，C3＝1；64QAM则可能需要把C1、C2、C3设置较大的数值，以便于更好的获取到时钟相位偏差。
需要说明的是，图8仅以第二计算单元在预设时间周期T内计算三个输出信号的时钟相位误差平均值为例，给出的第二计算单元的结构示意图，具体实现时，可根据实际情况进行调整，实现原理与图8相同。
在本实施例中，数字控制器用于提供一个间插信号索引，如是第2个采样信号需要插值还是第3个采样信号需要插值，还用于提供一个间插相位，如在这个索引的位置，让被插值的原始采样信号往前移动或是往后移动多少个采样值周期，如0个周期，0.1个周期，0.9个周期，1个周期，其中，0个周期说明该采样点是理想位置的采样点，不需要校正，该数字控制器为现有技术，此处不再赘述。数字间插器用于根据间插信号索引和间插相位对采样信号进行校正，在其他文献中数字间插器也可以称为数字插值滤波器或是数字插值器等。数据缓存器的功能是暂时存储一定长度的采样信号序列，可采用现有技术中的缓存器件。
图9为本发明实施例三提供的时钟恢复装置的结构示意图。在上述实施例一的基础上，如图9所示，时钟恢复装置还包括扰偏振控制器70。扰偏振控制器70的第一输入端71与ADC 21的输出端连接，扰偏振控制器70的第二输入端72与时钟相位误差估计器24的输出端连接，扰偏振控制器70的输出端分别与数据缓存器22的输入端和时钟相位误差估计器24的第一输入端连接。扰偏振控制器70用于消除ADC 21同时输出的两个采样信号之间的干扰。
在本实施例中，当有两路光偏振态信号同时作为输入信号时，由于偏振模式色散原因，两个偏振态信号之间会相互干扰，可以在ADC 21之后设置一个扰偏振控制器70，用于消除ADC 21输出的两路采样信号之间的相互干 扰。
具体的，利用时钟相位误差估计器24输出的时钟相位误差信号反馈给扰偏振控制器70，由扰偏振控制器70对两路采样信号进行干扰消除，直到时钟相位误差估计器24输出最优的时钟相位误差信号。扰偏振控制器70具体实现方式可以根据公式(1)所示的信道里偏振模式色散模型来处理。
其中，X为光X偏振方向上的信号，Y为光Y偏振方向上的信号，θ表示偏振光的方位角，表示偏振光的椭圆角。
本实施例提供的时钟恢复装置，通过设置扰偏振控制器来消除两路光偏正态信号之间的相互干扰，使得相位误差估计器输出最优的时钟相位误差信号，以便于时钟恢复装置输出最优的采样信号。
图10为本发明实施例四提供的时钟恢复装置的结构示意图。在上述实施例一的基础上，如图10所示，时钟恢复装置还包括偏振均衡器73。偏振均衡器73的输入端与ADC 21连接，偏振均衡器73的输出端分别与数据缓存器22的输入端连接和时钟相位误差估计器24的第一输入端26连接；偏振均衡器73用于根据色散均衡系数，对ADC 21输出的采样信号进行时域卷积，以消除所述ADC同时输出的两个采样信号之间的干扰。
在本实施例中，当有两路光偏振态信号同时作为输入信号时，由于偏振模式色散原因，两个偏振态信号之间会相互干扰，可以在ADC 21之后设置一个偏振均衡器73，偏振均衡器73可以根据色散均衡系数对采样信号直接进行时域卷积，完成采样信号的均衡，均衡后输出一路光偏振态信号进行时钟恢复，或是可以输出两路偏振态信号，分别供两套时钟恢复系统用。
本实施例提供的时钟恢复装置，通过设置偏振均衡器根据色散均衡系数对采样信号直接进行时域卷积，完成采样信号的均衡，使用均衡后的信号进行时钟恢复，以便于时钟恢复装置输出最优的采样信号。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

  1. 一种时钟恢复装置，其特征在于，包括：模拟数字转换器ADC、数据缓存器、数字间插器、时钟相位误差估计器、滤波器和数字控制器；
    其中，所述ADC的输出端分别与所述数据缓存器的输入端和所述时钟相位误差估计器的第一输入端连接；所述数据缓存器的输出端与所述数字间插器的第一输入端连接；所述数字间插器的输出端与所述时钟相位误差估计器的第二输入端连接；所述时钟相位误差估计器的输出端与所述数字控制器的输入端连接；所述数字控制器的输出端与所述数字间插器的第二输入端连接；
    所述ADC，用于对输入信号进行采样，并输出第二采样信号；
    所述时钟相位误差估计器，用于对所述ADC输出的所述第二采样信号和所述数字间插器反馈的第一输出信号，进行时钟相位误差运算，获取时钟相位误差信号；其中，第一输出信号为第一采样信号对应的输出信号，所述第一采样信号为所述第二采样信号的前一个相邻的采样信号；
    所述数字控制器，用于根据所述时钟相位误差信号，获取间插信息；其中，所述间插信息包括第二采样信号的间插信号索引和第二采样信号的间插相位；
    所述数据缓存器，用于对所述ADC输出的所有采样信号进行存储，以使进入所述数字间插器的所述第二采样信号对应所述间插信息；
    所述数字间插器，用于根据所述数字控制器输出的所述间插信息，对所述数据缓存器输出的所述第二采样信号进行调整，以使获取到的第二输出信号为最佳采样时刻的输出信号。
  2. 根据权利要求1所述的方法，其特征在于，所述时钟恢复装置还包括滤波器；
    所述滤波器的输入端与所述时钟相位误差估计器的输出端连接，所述滤波器的输出端与所述数字控制器的输入端连接；
    所述滤波器，用于对所述时钟相位误差估计器输出的所述时钟相位误差信号进行高频滤波，并输出滤波后的时钟相位误差信号。
  3. 根据权利要求2所述的时钟恢复装置，其特征在于，所述时钟相位误差估计器包括数据缓存模块、第一计算模块、第二计算模块、第一放大器、第二放大器和加法器；
    其中，所述数据缓存模块的输入端与所述ADC的输出端连接，所述数据缓存模块的输出端和所述第一计算模块的输入端连接；所述第一计算模块的输出端与所述第一放大器的第一输入端连接；所述第二计算模块的输入端与所述数字间插器的输出端连接，所述第二计算模块的输出端与所述第二放大器的输入端连接；所述第二放大器的输出端与所述加法器的第二输入端连接，所述加法器的输出端与所述滤波器连接；
    所述数据缓存模块用于存储所述ADC输出的采样信号，以使进入所述数字间插器的所述采样信号和所述采样信号的间插信息相对应；
    所述第一计算模块，用于计算所述第二采样信号的平均时钟相位偏差；
    所述第二计算模块，用于计算所述第一输出信号的平均时钟相位偏差。
  4. 根据权利要求3所述的时钟恢复装置，其特征在于，所述第一计算模块包括傅里叶变换单元、扩展单元、累加单元、角度单元和归一化单元；
    其中，所述傅里叶变换单元的输入端与所述数据缓存模块的输出端连接，所述傅里叶变换单元的输出端与所述扩展单元的输入端连接；所述扩展单元的输出端与所述累加单元的输入端连接；所述累加单元的输出端与所述角度单元的输入端连接；所述角度单元的输出端与所述归一化单元的输入端连接；所述归一化单元的输出端与所述第一放大器的输入端连接；
    所述傅里叶变换单元，用于对所述数据缓存模块输出的N采样信号进行傅里叶变换，输出采样信号的复数值序列；其中，N为大于等于1的正整数；
    所述扩展单元，用于对所述复数值序列进行扩展，输出扩展后的复数值序列；
    所述累加单元，用于根据所述扩展后的复数值序列，计算第二采样信号的时钟相位误差平均值；
    所述角度单元，用于根据所述累加单元输出的所述第二采样信号的时钟相位误差平均值，计算第二采样信号的时钟相位误差角度；
    所述归一化单元，用于对所述角度单元输出的所述时钟相位误差角度进行归一化处理，输出所述第二采样信号的平均时钟相位偏差。
  5. 根据权利要求1-4任一项所的时钟恢复装置，其特征在于，所述时钟恢复装置还包括扰偏振控制器；
    所述扰偏振控制器的第一输入端与所述ADC的输出端连接，所述扰偏振 控制器的第二输入端与所述时钟相位误差估计器的输出端连接，所述扰偏振控制器的输出端分别与所述数据缓存器的输入端和所述时钟相位误差估计器的第一输入端连接；
    所述扰偏振控制器，用于消除所述ADC同时输出的两个采样信号之间的干扰。
  6. 根据权利要求1-4任一项所的时钟恢复装置，其特征在于，所述时钟恢复装置还包括偏振均衡器；
    所述偏振均衡器的输入端与所述ADC连接，所述偏振均衡器的输出端分别与所述数据缓存器的输入端连接和所述时钟相位误差估计器的第一输入端连接；
    所述偏振均衡器，用于根据色散均衡系数，对所述ADC输出的采样信号进行时域卷积，以消除所述ADC同时输出的两个采样信号之间的干扰。
CN201480084399.4A 2014-12-30 2014-12-30 时钟恢复装置 Active CN107113159B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/095520 WO2016106548A1 (zh) 2014-12-30 2014-12-30 时钟恢复装置

Publications (2)

Publication Number Publication Date
CN107113159A true CN107113159A (zh) 2017-08-29
CN107113159B CN107113159B (zh) 2020-02-14

Family

ID=56283832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480084399.4A Active CN107113159B (zh) 2014-12-30 2014-12-30 时钟恢复装置

Country Status (2)

Country Link
CN (1) CN107113159B (zh)
WO (1) WO2016106548A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351066A (zh) * 2018-04-02 2019-10-18 华为技术有限公司 时钟相位恢复装置、方法和芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112118063B (zh) * 2019-06-21 2022-05-24 华为技术有限公司 一种时钟同步装置、光发射器、光接收器及方法
CN112882872A (zh) * 2019-11-29 2021-06-01 深圳市中兴微电子技术有限公司 一种时钟数据恢复方法、装置，鉴相器及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337700A (zh) * 2000-07-24 2002-02-27 日本胜利株式会社 信息重放装置和相位同步控制装置
US20070009074A1 (en) * 2005-07-07 2007-01-11 Ching-Wen Ma Timing recovery apparatus and method with frequency protection
CN101674050A (zh) * 2009-09-21 2010-03-17 清华大学 时域并行数字解调系统
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
CN102016996A (zh) * 2008-09-29 2011-04-13 艾格瑞系统有限公司 用于改进伺服数据操作的系统和方法
CN102377715A (zh) * 2010-08-12 2012-03-14 北京泰美世纪科技有限公司 一种采样时钟同步方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337700A (zh) * 2000-07-24 2002-02-27 日本胜利株式会社 信息重放装置和相位同步控制装置
US20070009074A1 (en) * 2005-07-07 2007-01-11 Ching-Wen Ma Timing recovery apparatus and method with frequency protection
CN102016996A (zh) * 2008-09-29 2011-04-13 艾格瑞系统有限公司 用于改进伺服数据操作的系统和方法
CN101674050A (zh) * 2009-09-21 2010-03-17 清华大学 时域并行数字解调系统
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
CN102377715A (zh) * 2010-08-12 2012-03-14 北京泰美世纪科技有限公司 一种采样时钟同步方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351066A (zh) * 2018-04-02 2019-10-18 华为技术有限公司 时钟相位恢复装置、方法和芯片
US11212070B2 (en) 2018-04-02 2021-12-28 Huawei Technologies Co., Ltd. Clock phase recovery apparatus and method, and chip
CN110351066B (zh) * 2018-04-02 2022-03-08 华为技术有限公司 时钟相位恢复装置、方法和芯片

Also Published As

Publication number Publication date
WO2016106548A1 (zh) 2016-07-07
CN107113159B (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
EP3308466B1 (en) Calibration and tracking of receiver
JP6317467B2 (ja) クロックリカバリ方法、装置、システムおよびコンピュータ記憶媒体
CN102164031B (zh) 一种链路时钟恢复方法及装置
CN101005480B (zh) 解调电路和解调方法
JP6217235B2 (ja) クロック復元用の位相検出方法及び位相検出装置
CN106972832B (zh) 一种可任意倍数重采样的数字下变频器
CN111194077B (zh) 一种低采样率下的定时同步方法
CN107113159A (zh) 时钟恢复装置
CN116232558B (zh) 一种iq时延补偿方法、装置、电子设备和存储介质
EP1263181A1 (en) Sampling correction for a digital demodulation system and method using polyphase filter selection
CN117040996B (zh) 并行传输下iq延迟对齐与定时同步联合实现方法和系统
CN101320982B (zh) 时序回复参数产生电路以及信号接收电路
US10735010B1 (en) CDR-based timing skew calibration
KR102132437B1 (ko) 수신장치 및 그 동작 방법
US11212070B2 (en) Clock phase recovery apparatus and method, and chip
EA008651B1 (ru) Способ передискретизации цифрового сигнала при передаче и приёме со смещением спектра цифрового сигнала
CN109714144B (zh) 一种定时同步恢复方法及系统
CN108736891B (zh) 一种iq和tiadc失配校正系统及方法
US10129071B2 (en) Symbol synchronization method and apparatus
CN115865301B (zh) 一种卫星通信中抗大码偏、低功耗的定时同步方法
CN111106925B (zh) 一种降低稳态误差的定时同步方法
EP2976852B1 (en) Timing recovery apparatus
WO2014097583A1 (ja) 周波数オフセット補償装置および周波数オフセット補償方法
CN117478225A (zh) 一种光纤稳相传输系统中基于fpga控制的相位检测补偿方法
CN114785475A (zh) 一种Gardner定时误差检测的增强方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant