CN112118063B - 一种时钟同步装置、光发射器、光接收器及方法 - Google Patents

Abstract

一种时钟同步装置、光发射器、光接收器及方法，用以实现灵活地应用到不同传输带宽的应用场景下。在时钟同步装置中，数字插值器在时钟控制电路的采样时钟控制下，调整数字信号的采样时钟频率，从而不再需要依赖外围时钟电路的采样频率，而是时钟同步装置自适应跟踪调整采样时钟频率，来保证时钟同步，从而支持灵活地应用到不同带宽需求的应用场景下。

Description

一种时钟同步装置、光发射器、光接收器及方法

技术领域

本申请涉及光通信技术领域，尤其涉及一种时钟同步装置、光发射器、光接收器及方法。

背景技术

为满足第五代通信技术(5G)、云服务以及高清视频业务的快速发展，在扩展光纤传输带宽的同时，也加速光传输容量和场景的分化。针对不同的场景，由于光传输容量以及传输距离的不同，可以采用不同带宽的波道间隔，比如37.5G/50G/62.5G/75G/87.5G/100G。光数字信号处理器(optical digital signal processing，ODSP)在进行信号处理时，仅支持固定采样频率，对固定传输速率的业务进行处理，因此，无法灵活地应用到不同的场景下。

发明内容

本申请提供一种时钟同步装置、光发射器、光接收器及方法，用以实现灵活地应用到不同的应用场景下。

第一方面，本申请实施例提供一种时钟同步装置。所述时钟同步装置应用于光发射机，包括数字插值器、数字延时元件，时钟控制电路；其中，所述数字插值器，用于在所述时钟控制电路的相位控制下，对接收到的第一数字信号进行采样时钟调整得到第二数字信号，换句话说是调整接收到的第一数字信号的采样时钟得到第二数字信号；所述数字延时元件，用于延时所述第二数字信号得到第三数字信号；所述时钟控制电路，用于检测所述第二数字信号和第三数字信号的采样时钟得到采样时钟偏差，并根据所述采样时钟偏差产生时钟控制信号，并根据所述时钟控制信号对所述数字插值器进行采样时钟控制。

上述提供的时钟同步装置不需要依赖外围时钟电路的采样频率，而是时钟同步装置自适应跟踪调整采样时钟频率，来保证时钟同步，从而支持灵活地应用到不同带宽需求的应用场景下。

在一种可能的设计中，上述时钟控制电路中可以包括：相位检测器，用于检测所述第二数字信号和第三数字信号得到所述采样时钟偏差；环路控制器，用于根据所述采样时钟偏差产生所述时钟控制信号。提供了一种简单易实现的时钟控制电路的结构。

示例性地，所述数字延时元件可以为先进先出延时存储器、乒乓缓存、或者随机存取存储器。

第二方面，本申请实施例还提供一种光发射机，包括第一方面或者第一方面的任一设计提供的时钟同步装置，所述光发射机还包括：数字采样器，用于对时钟同步装置中的数字延时元件延时得到的第三数字信号进行时域上采样得到第四数字信号；锁相环，用于产生固定采样频率的时钟信号；所述第四数字信号的采样频率为所述固定采样频率；数模转换器，用于根据所述时钟信号将所述第四数字信号转换为模拟信号。

第二方面的有益效果可以参见第一方面的描述，此处不再赘述。

第三方面，基于与第一方面同样的发明构思，本申请实施例还提供一种时钟同步方法，应用发送端，包括：通过数字插值器，在一个时钟控制信号的控制下，对接收到的第一数字信号进行采样时钟调整得到第二数字信号；延时所述第二数字信号得到第三光数字信号；检测所述第二光数字信号和第三数字信号的采样时钟得到采样时钟偏差，并根据所述采样时钟偏差产生对所述数字插值器进行控制的时钟控制信号。具体有益效果可以参见第一方面的描述，此处不再赘述。

第四方面，本申请实施例还提供一种时钟同步装置。所述时钟同步装置应用于光接收机，包括数字插值器和时钟控制电路；所述数字插值器，用于在所述时钟控制电路的采样时钟控制下，对接收到的第五数字信号进行采样时钟调整得到第六数字信号；所述时钟控制电路，用于根据所述第六数字信号产生定时恢复控制信号，并根据定时恢复控制时钟信号对所述数字插值器进行采样时钟控制。通过上述提供的时钟同步装置，应用于光接收机中，不再需要依赖外围时钟电路的采样频率，而是时钟同步装置自适应跟踪调整采样时钟频率，来保证时钟同步，从而支持灵活地应用到不同带宽需求的应用场景下。

在一种可能的设计中，所述时钟控制电路可以包括：定时恢复电路，用于根据所述第六数字信号获得定时恢复时钟信号；环路控制器，用于根据所述定时恢复时钟信号生成所述定时恢复控制信号。上述提供了一种简单易实现的时钟控制电路的结构。

第五方面，本申请实施例还提供一种光接收机。该接收机包括第四方面或者第四方面的任一设计所提供的时钟同步装置。所述光接收机还包括：锁相环，用于产生固定采样频率的时钟信号；模数转换器，用于根据所述时钟信号将接收到的模拟信号转换为第七数字信号。数字采样器，用于对第七数字信号进行时域下采样得到所述第五数字信号。具体有益效果可以参见第四方面的描述，此处不再赘述。

第六方面，基于与第四方面同样的发明构思，本申请实施例还提供一种时钟同步方法，所述方法应用于光接收机，包括：通过数字插值器，在定时恢复控制信号的控制下，对接收到的第五数字信号进行采样时钟调整得到第六数字信号；根据所述第六数字信号产生用于控制所述数字插值器的定时恢复控制信号。具体有益效果可以参见第四方面的描述，此处不再赘述。

第七方面，本申请实施例还提供一种光收发装置，包括第二方面所述的光发射机和第五方面所述的光接收机。

附图说明

图1为本申请实施例提供的一种应用到固定带宽场景下的光发射机的结构示意图；

图2为本申请实施例提供的一种应用到固定带宽场景下的光接收机的结构示意图；

图3为本申请实施例提供的一种应用于光发射机的时钟同步装置示意图；

图4为本申请实施例提供的另一种应用于光发射机的时钟同步装置示意图；

图5为本申请实施例提供的一种应用到灵活带宽场景下的光发射机的结构示意图；

图6为本申请实施例提供的一种应用于光发射机的时钟同步装置示意图；

图7为本申请实施例提供的另一种应用于光接收机的时钟同步装置示意图；

图8为本申请实施例提供的一种应用到灵活带宽场景下的光接收机的结构示意图；

图9为本申请实施例提供的一种信号发射方法流程示意图；

图10为本申请实施例提供的一种信号接收方法流程示意图。

具体实施方式

应理解，说明书通篇中提到的“一个实施例”、“一个实现方式”、“一个实施方式”或“一示例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”、“一个实现方式”、“一个实施方式”或“在一示例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系。例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。本申请涉及的术语“至少一个”包括一个、两个、三个及以上；“多个”包括两个、三个及以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。应理解，在本申请实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。以及，除非有相反的说明，本申请实施例提及“第一”、“第二”等序数词是用于对多个对象进行区分，不用于限定多个对象的顺序、时序、优先级或者重要程度。此外，本申请实施例和权利要求书及附图中的术语“包括”和“具有”不是排他的。例如，包括了一系列步骤或模块的过程、方法、系统、产品或设备没有限定于已列出的步骤或模块，还可以包括没有列出的步骤或模块。

本申请实施例可以应用于支持灵活业务速率的场景中，比如5G、云服务、高清视频传输等场景。针对不同的应用场景，由于光传输容量以及传输距离的不同，可以采用不同的波道间隔，比如，37.5G/50G/62.5G/75G/87.5G/100G。不同的波道间隔对应不同的传输业务带宽。因此需要ODSP能够实现不同带宽的业务数据的转发，而在发射机(TX)/接收机(RX)内包括支持超高采样频率的数模转换器(digital to analog converter，DAC)/模数转换器(analog to digital converter，ADC)，如果要保证DAC/ADC的采样性能(比如，有效比特数，或者称为有效位数)，就无法保证DAC/ADC的采样时钟频率范围灵活的覆盖多种场景。因DAC/ADC的采样时钟频率范围的限制，导致ODSP无法实现不同带宽的业务数据的转发。

基于此，本申请实施例提供一种时钟同步方案，使得ODSP能够实现不同带宽的业务数据的转发。

在针对本申请提供的时钟同步方案进行说明之前，先对可以应用到固定传输带宽场景下的ODSP的结构以及采用的时钟同步方案进行说明。

参见图1所示，为ODSP中TX的结构示意图。

发射机中可以包括串行器/解串器(SERializer/DESerializer，SDS)、接口电路(chip-chip interface)、TXDSP、数字采样器、以及数模转换器(digital to analogconverter，DAC)和整数锁相环(integer phase locked loop，IPLL)。另外，ODSP外还可以设置有振荡器(oscillator)和时钟集成电路(integrated circuit，IC)，时钟IC也可以称为时钟微电路(microcircuit)、时钟微芯片(microchip)、时钟晶片(chip)。晶体振荡器，比如可以石英晶体振荡器(temperature compensate X'tal(crystal)oscillator，TCXO)或者压控晶体振荡器(voltage control X-tal[crystal]oscillator，VCXO)。

SDS主要用于将接收到的串行数据转换为并行数据，或者将接收到的并行数据转换为串行数据。应理解的是，串行转并行，可以提升数据处理速度。并行转串行可以恢复出初始数据。在发射机中的SDS用于将接收到的串行传输的一路业务数据转换为多路业务数据，然后通过SDS与TXDSP之间的CCIF传输至TXDSP。TXDSP在接收到多路业务数据后，对该多路业务数据进行数字信号处理，比如数字域上采样、频域预补偿、组帧等处理。针对每路业务数据的处理方式相同，下面以一路业务数据为例。TXDSP将该路业务数据的传输速率反馈给时钟IC。并将数字信号处理后得到的数字信号发给数字采样器进行时域上采样处理。然后数字采样器将时域上采样处理后的数字信号发送给DAC进行数模转换处理，将时域上采样处理后的数字信号转换为模拟信号。

TCXO/VCXO用于产生基准时钟频率的时钟信号，将基准时钟频率的时钟信号输入给时钟IC，时钟IC根据业务数据的传输速率将基准时钟频率进行倍频处理得到与业务数据的传输速率所匹配的采样频率的时钟信号，由发射机中的IPLL将与业务数据的传输速率所匹配的采样频率的时钟信号倍频处理为DAC所需要的采样时钟信号。进而DAC在将时域上采样处理后的数字信号转换为模拟信号时，根据IPLL倍频处理得到的采样时钟信号将时域上采样处理后的数字信号转换为模拟信号。

参见图2所示，为ODSP中RX的结构示意图。

接收机中可以包括SDS、接口电路(chip-chip interface)、RXDSP、数字采样器(例如，数字下采样器TDDS)、定时恢复电路(timing recovery，TR)，以及模数转换器(analogto digital converter，ADC)和IPLL。另外，ODSP外还可以设置有振荡器(oscillator)和时钟IC，比如石英晶体振荡器(temperature compensate X'tal(crystal)oscillator，TCXO)或者压控晶体振荡器(voltage control X-tal[crystal]oscillator，VCXO)。

ADC将接收到模拟信号转换为数字信号，然后由TDDS对ADC转换后的数字信号进行时域下采样，然后由RXDSP将时域下采样得到的数字信号进行数字信号处理得到多路业务数据。之后，通过CCIF传输给SDS，由SDS将多路业务数据恢复为一路业务数据。

TR根据RXDSP进行数据信号处理得到的业务数据采用的业务时钟信号，即获得业务数据的采样频率(或者说采样速率)。然后将业务时钟信号反馈到时钟IC。接收机利用时钟IC将振荡器的提供的基准时钟频率倍频到业务时钟信号，然后利用IPLL将ADC的采样速率固定在业务数据需要的采样时钟(即业务时钟信号)。

从上可以看出，在图1和图2中，IPLL根据业务数据的采样频率为ADC产生采样时钟信号。而目前IPLL仅能提供有限范围的ADC/DAC的采样频率的采样时钟信号。因此，不能保证DAC/ADC的采样时钟频率范围灵活的覆盖多种场景。

本申请实施例提供一种自由速率(FreeRun)模式的时钟同步架构。在该FreeRun模式下，实现时钟同步不需要依赖外围时钟电路的采样频率，而是通过ODSP自适应跟踪调节的时钟采样频率，保证时钟同步。

图3所示为可以应用到光发射机的时钟同步装置300。时钟同步装置300中可以包括数字插值器301、数字延时元件302，时钟控制电路303；其中，

数字插值器301，用于在时钟控制电路303的相位控制下，对接收到的第一数字信号进行采样时钟调整得到第二数字信号。

具体实现时，数字插值器301在调整第一数字信号的采样时钟时，可以在频域上或时域上调整。在一种示例中，数字插值器301的功能可以由时域有限长单位冲激响应(finite impulse response，FIR)滤波器实现。具体地，FIR在时域上对第一数字信号进行采样时钟调整。在另一种示例中，数字插值器301的功能还可以由频域延时乘法器来实现。具体地，频域延时乘法器在频域上对第一数字信号进行采样时钟调整。

数字延时元件302，用于延时第二数字信号得到第三数字信号。示例性地，数字延时元件302可以为先进先出(first input first output，FIFO)延时存储器、或者乒乓缓存(buffer)、或者随机存取存储器(random access memory，RAM)。数字延时元件302还可以为其他能够实现延时功能的电路结构。本申请实施例对数字延时元件302具体的结构不做具体限定。

时钟控制电路303，用于检测第二数字信号和第三数字信号的采样时钟得到采样时钟偏差，并根据采样时钟偏差产生时钟控制信号，并根据时钟控制信号对数字插值器301进行采样时钟控制。

示例性地，时钟控制电路303一种可能的结构可以参见图4所示。在该示例中，时钟控制电路303包括相位检测器(phase detector，PD)3031和环路控制器3032。PD3031用于检测所述第二数字信号和第三数字信号，从而得到采样时钟偏差。例如，采样时钟偏差可以是相位偏差或者采样频率偏差。环路控制器3032，用于根据所述采样时钟偏差产生所述时钟控制信号。

第二数字信号作为数字延时元件302的输入，与光发射机获得的灵活速率的业务数据的带宽相关。第三数字信号作为数字延时元件302的输出，与光发射机发射的信号带宽相关。PD3031通过检测数字延时元件302的输入信号和输出信号的带宽，从而获得输入信号和输出信号的带宽偏差。换句话说，数字延时元件302根据输入信号和输出信号的带宽对光发射机接收的业务数据的采样速率进行粗调，然后通过时钟控制电路303和数字插值器301对数字延时元件302粗调后的采样速率进行微调。

应理解的是，由于光发射机接收的业务数据与输出的业务数据的传输带宽不同，导致相位可能存在偏差。因此，时钟同步装置通过数字延时元件302接收的业务数据的采样速率的粗调，也是对相位偏差进行粗调，再通过时钟控制电路303和数字插值器301对粗调后的相位偏差进行微调。

图5所示为可以应用到灵活带宽场景下的光发射机的结构示意图。该光发射机可以包括上述图3或者图4所示的时钟同步装置300。此外，该光发射机还包括数字采样器304、锁相环305以及DAC306。

数字采样器304，用于对时钟同步装置300中的数字延时元件302延时得到的第三数字信号进行时域上采样得到第四数字信号。锁相环305，用于根据外部时钟源产生固定采样频率的时钟信号。所述第四数字信号的采样频率为所述固定采样频率。DAC 306，用于根据所述时钟信号将所述第四数字信号转换为模拟信号。

示例性地，锁相环305可以是IPLL或者是分数锁相环(fraction PLL，FPLL)。

示例性地，光发射机中还可以包括SDS 307、CCIF 308、以及TXDSP 309。参见图5所示，具体的功能可以参见图1实施例中的描述，此处不再重复赘述。通过时钟同步装置300可以将光发射机接收到的业务流的采样频点与DAC的采样频点保持同步。其中，光发射机外还可以设置晶体振荡器，比如TCXO或者VCXO。晶体振荡器作为外部时钟源，锁相环305根据外部时钟源为DAC产生固定采样频率的时钟信号，从而DAC基于固定采样频率的时钟信号进行数模转换操作。

图6所示为可以应用到光接收机的时钟同步装置600。时钟同步装置600中可以包括数字插值器601和时钟控制电路602。其中，

数字插值器601，用于在时钟控制电路的采样时钟控制下，对接收到的第五数字信号进行采样时钟调整得到第六数字信号。

具体实现时，数字插值器601在调整第一数字信号采样时钟时，可以在频域上或者时域上调整。示例性地，数字插值器601的功能可以由时域FIR滤波器或者频域延时乘法器来实现。

时钟控制电路602，用于根据第六数字信号产生定时恢复控制信号，并根据定时恢复控制时钟信号对数字插值器601进行采样时钟控制。

示例性地，时钟控制电路602一种可能的结构可以参见图7所示，在该示例中，时钟控制电路602可以包括定时恢复电路6021和环路控制器6022。定时恢复电路6021，用于根据所述第六数字信号获得定时恢复时钟信号。环路控制器6022，用于根据所述定时恢复时钟信号生成所述定时恢复控制信号。在具体实现时，定时恢复电路6021根据第六数字信号提取定时偏差，根据定时偏差生成定时恢复时钟信号。

图8所示为可以应用到灵活带宽场景下的光接收机的结构示意图。该光接收机可以包括上述图6或者图7所示的时钟同步装置600。此外，该光接收机还可以包括锁相环603、ADC604以及数字采样器605。示例性地，锁相环603可以是IPLL或者是FPLL。其中，锁相环603，用于产生固定采样频率的时钟信号。ADC 604，用于根据所述时钟信号将接收到的模拟信号转换为第七数字信号。数字采样器605，用于对第七数字信号进行时域下采样得到所述第五数字信号。

示例性地，光接收机中还可以包括SDS 606、CCIF 607、以及RXDSP 608，参见图8所示，具体的功能可以参见图1实施例中的描述，此处不再重复赘述。通过时钟同步装置600可以将光接收机接收到的业务流的采样频点与ADC的采样频点保持同步。其中，光接收机外还可以设置晶体振荡器，比如TCXO或者VCXO。晶体振荡器作为外部时钟源，锁相环603根据外部时钟源为ADC产生固定采样频率的时钟信号，从而ADC基于固定采样频率的时钟信号进行模数转换操作。

本申请实施例还提供了一种光收发装置，可以包括光发射机和光接收机。该收发装置可以通过处理器实现。示例性地，本申请实施例中涉及到的处理器可以是专用集成电路(application specific integrated circuit，ASIC)，或者现场可编程门阵列(field－programmable gate array，FPGA)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件等，和/或其他可以提供上述功能的器件。

例如，参见图5所示的光发射机以及图8所述的光接收机，此处不再赘述。应理解的是，图5仅示例出光发射机中的部分结构，比如还可以包括光电转换装置，用于执行光电转换或者电光转换。图8仅示例出光接收机中的部分结构，比如还可以包括光电转换装置。

通过上述本申请实施例提供的时钟同步方案，通过ODSP自适应跟踪调节的时钟频率，保证时钟同步，在ADC/DAC上采用固定采样频率的时钟信号，在保证ADC/DAC的性能的同时，不仅可以简化外围时钟电路，也可以降低在不同业务的传输带宽场景下，对ADC/DAC的采样时钟频率范围的要求。

基于与上述同样的发明构思，本申请实施例还提供一种信号发送方法，应用于发送端，参见图9所示。该信号发送方法包括：

S901，通过数字插值器，在一个时钟控制信号的控制下，对接收到的第一数字信号进行采样时钟调整得到第二数字信号。

S902，延时所述第二数字信号得到第三数字信号。

S903，检测所述第二数字信号和第三数字信号的采样时钟得到采样时钟偏差，并根据所述采样时钟偏差产生对所述数字插值器进行控制的时钟控制信号。

在一种可能的实施方式中，延时所述第二数字信号得到第三数字信号之后，所述方法还可以包括：

对所述第三数字信号进行时域上采样得到第四数字信号；

根据固定采样频率的时钟信号将所述第四数字信号转换为模拟信号。

示例性地，固定采样频率的时钟信号可以由IPLL根据外部时钟源产生。

基于与上述同样的发明构思，本申请实施例还提供一种信号接收方法，应用于接收端，参见图10所示。该信号接收方法包括：

S1001，通过数字插值器，在定时恢复控制信号的控制下，对接收到的第五数字信号进行采样时钟调整得到第六数字信号；

S1002，根据所述第六数字信号产生用于控制所述数字插值器的定时恢复控制信号。

在一种可能的实施方式中，还包括：根据固定采样频率的时钟信号将接收到的模拟信号转换为第七数字信号，然后对第七数字信号进行时域下采样得到所述第五数字信号。

应理解的是，上述信号接收方法和发送方法可以通过应用于接收端或者发送端的处理器来实现。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (6)

1.一种时钟同步装置，其特征在于，所述时钟同步装置应用于光发射机，包括数字插值器、数字延时元件，时钟控制电路；其中，

所述数字插值器，用于在所述时钟控制电路的相位控制下，对接收到的第一数字信号进行采样时钟调整得到第二数字信号；

所述数字延时元件，用于延时所述第二数字信号得到第三数字信号；

所述时钟控制电路，用于检测所述第二数字信号和第三数字信号的采样时钟得到采样时钟偏差，并根据所述采样时钟偏差产生时钟控制信号，并根据所述时钟控制信号对所述数字插值器进行采样时钟控制；

所述时钟控制电路包括：

相位检测器，用于检测所述第二数字信号和第三数字信号得到所述采样时钟偏差；

环路控制器，用于根据所述采样时钟偏差产生所述时钟控制信号。

2.如权利要求1所述的装置，其特征在于，所述数字延时元件为先进先出FIFO延时存储器。

3.一种光发射机，其特征在于，包括如权利要求1-2任一项所述的时钟同步装置，所述光发射机还包括：

数字采样器，用于对时钟同步装置中的数字延时元件延时得到的第三数字信号进行时域上采样得到第四数字信号；

锁相环，用于产生固定采样频率的时钟信号；所述第四数字信号的采样频率为所述固定采样频率；

数模转换器，用于根据所述时钟信号将所述第四数字信号转换为模拟信号。

4.一种时钟同步装置，其特征在于，所述时钟同步装置应用于光接收机，包括数字插值器和时钟控制电路；

所述数字插值器，用于在所述时钟控制电路的采样时钟控制下，对接收到的第五数字信号进行采样时钟调整得到第六数字信号；

所述时钟控制电路，用于根据所述第六数字信号产生定时恢复控制信号，并根据定时恢复控制信号对所述数字插值器进行采样时钟控制；

所述时钟控制电路包括：

定时恢复电路，用于根据所述第六数字信号获得定时恢复时钟信号；

环路控制器，用于根据所述定时恢复时钟信号生成所述定时恢复控制信号。

5.一种光接收机，其特征在于，包括如权利要求4所述的时钟同步装置，所述光接收机还包括：

锁相环，用于产生固定采样频率的时钟信号；

模数转换器，用于根据所述时钟信号将接收到的模拟信号转换为第七数字信号；

数字采样器，用于对第七数字信号进行时域下采样得到第五数字信号。

6.一种光收发装置，其特征在于，包括如权利要求3所述的光发射机和如权利要求5所述的光接收机。

Images