CN101572558B - 一种中频收发芯片 - Google Patents

Abstract

本发明涉及一种中频收发芯片，其主要由模数转换电路ADC、数模转换电路DAC、数字下变频电路DDC、直接数字频率合成电路DDS和接口控制电路集成。其可将中频模拟信号转换为数字信号提供给数字下变频处理，同时可将直接数字频率合成器输出的数字信号转换为模拟信号由RF前端进行处理。由于将实现中频收发功能的各功能电路集成在单个芯片内，减小芯片面积，降低功耗，降低成本，同时可以消除原来板级电路存在的干扰，提高系统可靠性和可维护性，简化了中频收发机的系统复杂度。

Description

一种中频收发芯片

技术领域

本发明涉及通信领域，尤其涉及一种位于基带与射频前端之间的中频信号收发芯片。

背景技术

随着集成电路产业的深入发展，将各种功能模块集成到一颗芯片上，完成过去几颗芯片完成的功能的单芯片解决方案成为发展主流。单芯片实现具有以下优势。1，单芯片具有更高的集成度，更复杂的功能。同时，单芯片可以减小各个模块之间的干扰，提高系统的整体性能；2，单芯片实现具有更小的面积，这就意味着更加具有成本优势；3，单芯片实现有更小的功耗；4，单芯片可以简化应用电路设计，可以更加方便用户使用。

中频收发机可将中频信号转换为基带信号，并可以根据需要产生一定频率格式的信号发射，可应用于雷达、通信基站(主要为2.5G和3G移动通信，无线局域网WLAN等)、便携式通讯系统中。传统的中频收发机采用多颗芯片构成，包括模数转换芯片、数字下变频芯片、数模转换芯片、直接数字频率合成芯片等，由多芯片组成的系统体积大，功耗高，成本高，维护费用高。

发明内容

本发明目的就是提供一种将中频收发功能集成在一块芯片上从而减小系统面积、降低成本且提高系统可靠性的中频收发机。

为了达到上述发明目的，本发明的技术方案为：一种中频收发芯片，它包括

模数转换电路ADC，其用于将接收到的中频模拟信号转换为中频数字信号；

数字下变频电路DDC，其与所述的模数转换电路ADC相电连接形成中频接收链路，所述的数字下变频电路DDC根据时钟信号接收模数转换电路ADC输出的中频数字信号，并将接收到的信号变换为正交基带信号；

直接数字频率合成电路DDS，其用于生成特定格式的频率信号；

数模转换电路DAC，其与所述的直接数字频率合成电路DDS相电连接形成中频发射链路，用于将直接数字频率合成电路DDS输出的数字信号转换成模拟信号后发送至射频前端；

控制接口电路，其与所述的数字下变频电路DDC和直接数字频率合成电路DDS相控制连接，用于向所述的数字下变频电路DDC和直接数字频率合成电路DDS发送控制信号和配置数据；

所述的模数转换电路ADC、数字下变频电路DDC、直接数字频率合成电路DDS、数模转换电路DAC以及控制接口电路集成封装在一块芯片上。

由于上述技术方案的运用，本发明具有下列优点：本发明将实现中频收发功能的各功能电路集成在单个芯片内，减小芯片面积，降低功耗，降低成本，同时可以消除原来板级电路存在的干扰，提高系统可靠性和可维护性，简化了中频收发机的系统复杂度。

附图说明

附图1为本发明中频收发芯片整体结构框图；

附图2为本发明模数转换电路功能结构框图；

附图3为本发明数模转换电路功能结构框图；

附图4为本发明数字下变频电路功能结构框图；

附图5为本发明直接数字频率合成器电路功能结构框图；

附图6为本发明接口控制电路功能结构框图；

具体实施方式

下面将结合附图对本发明优选实施方案进行详细说明：

图1所示的为本发明中频收发芯片的功能结构框图，其实现对从基带接收的信号进行中频信号转换或将数据转换成适合射频前端发射的模拟信号的功能，其主要包括模数转换电路ADC、数模转换电路DAC、数字下变频电路DDC、直接数字频率合成电路DDS和接口控制电路，上述电路集成在一块芯片上，其中，模数转换电路ADC与数字下变频电路DDC相电连接形成中频接收链路，接收到的中频模拟信号经过模数转换电路ADC转变为数字信号，数字信号经过数字下变频电路DDC处理可以完成中频信号到正交基带信号的变换；直接数字频率合成电路DDS与数模转换电路DAC相电连接形成中频发射链路，在发射链路，直接数字频率合成电路DDS可将需要发射的数据合成特定格式的数字信号，该数字信号经过数模转换电路DAC转换为相应的模拟信号输出至射频前端。为了协调和控制上述接收链路和发射链路的工作，本发明中频收发芯片还具有控制接口电路，该控制接口电路分别与数字下变频电路DDC和直接数字频率合成电路DDS相控制连接，用于向DDC电路和DDS电路发送控制信号和配置数据。下面将实现该芯片每个功能电路进行介绍：

图2所示的为模数转换电路ADC的电路实现原理图，该模数转换电路为流水线型模数转换电路，采用1.5bit/级的架构，共十一级，每级的输出经过延迟单元和数字校正模块，最终输出12bit的偏移二进制码。且在本实施例中，模拟转换电路采用100MHz的高速，输入中频模拟信号频率范围在25～50MHz。同时为了保证系统的信噪比要求，该模数转换电路有一定的动态范围，其有效位数达到10.7位，SFDR 75dBC，以完全满足整个系统的要求。

图3所示的为本发明所实施的一种数模转换电路DAC的实现原理图，其为差分结构10比特分段译码电流舵型模数转换器，低5位采用二进制架构，高五位采用温度计编码电路。输入的十比特信号高五位经过二进制码温度计码译码器电路模块转换为温度计码，低五位的二进制码经过延时单元和温度计码同步后作为输入信号控制开关，为了保证模数转换器的性能，这个输入信号要经过非交叠开关信号模块，降低互补开关信号的交叉点，然后输入到开关和电流源阵列模块，控制相应的电流源的导通和关断，实现模数转换功能。控制逻辑提供相应的控制信号确保数模转换器进入正常工作模式，基准和偏置模块产生基准电压，并给数模转换器提供偏置电平。该数模转换器输入数据格式为偏移二进制码，采样时钟速度可达到200MHz，输出信号频率5MHz时SFDR为71dBc、输出信号频率60MHz时SFDR为62dBc。

图4所示的为本发明所实施的一种数字下变频电路DDC的实现原理图，其采用低通滤波结构，主要包括数字控制振荡器(NCO)、数字混频器、级联积分梳状(CIC)滤波器、半带(HB)滤波器、有限冲击响应(FIR)滤波器以及数据输出处理单元等组成部分，在数字域实现中频信号的下变频并经过滤波器滤波输出基带信号。其中数字控制振荡器为32位可编程频率控制、SFDR大于110dB，CIC滤波器的阶数和抽取比可编程，半带滤波器可编程(最大16阶)，FIR滤波器可编程(最大63阶)。

该数字下变频器的输入数据率可达到100MSPS，可以处理12比特的数据出入，输出数据为I/Q复用的16比特并行数据，加同步时钟和数字标志信号。同时具有数字AGC功能。

图5所示的为本发明所实施的一种直接数字频率合成电路DDS的电路实现原理图，所谓的直接数字频率合成是从相位的概念出发直接合成所需波形的一种频率的合成技术。该直接数字频率合成电路主要包括基准时钟、频率累加器、相位累加器、相位偏移加法器、基于CORDIC算法的幅度/相位转换器、逆sinc滤波器和输出信号幅度控制乘法器。基于CORDIC算法的DDS不用考虑ROM的大小，可以减少相位累加器输出的截断甚至没有截断，将相位累加器输出全部用于计算幅度，适用于对精度要求比较高的场合。在本DDS电路中采用基于CORDIC算法的相位-幅度转换单元。该直接频率合成器的内部处理时钟频率为100MHz，双32位可编程频率控制字，14位可编程相位偏移字，12位可编程幅度调制字，可以产生连续波、线性调频和非线性调频信号。

控制接口电路负责数字下变频电路DDC和直接数字频率合成电路DDS的参数配置，如图6所示，由于DDC和DDS分属于两个独立的时钟域，因此使用了两片1024×16bit的双口SDRAM，主要用于DDS输出信号频率、初始相位和幅度，DDC的NCO配置、CIC滤波器配置、HB滤波器配置、FIR滤波器配置以及各模块旁通控制。设计时将所有的内部可读写寄存器全部映射到一个统一的地址空间，外部对中频收发芯片数字部分内部寄存器的配置、控制以及监控都是通过一个微处理器接口实现。需要配置的寄存器总数为62个，每个寄存器长度为16bit。

本发明将实现中频收发功能的各功能电路集成在单个芯片内，减小芯片面积，降低功耗，降低成本，同时可以消除原来板级电路存在的干扰，提高系统可靠性和可维护性，简化了中频收发机的系统复杂度。

Claims (9)

1.一种中频收发芯片，其特征在于：它包括

模数转换电路ADC，其用于将接收到的中频模拟信号转换为中频数字信号；

数字下变频电路DDC，其与所述的模数转换电路ADC导通相连形成中频接收链路，所述的数字下变频电路DDC根据时钟信号接收模数转换电路ADC输出的中频数字信号，并将接收到的信号变换为正交基带信号；

直接数字频率合成电路DDS，其用于生成特定格式的频率信号；

数模转换电路DAC，其与所述的直接数字频率合成电路DDS导通相连形成中频发射链路，用于将直接数字频率合成电路DDS输出的数字信号转换成模拟信号后发送至射频前端；

控制接口电路，其与所述的数字下变频电路DDC和直接数字频率合成电路DDS通过控制接口模块相连接，用于向所述的数字下变频电路DDC和直接数字频率合成电路DDS发送控制信号和配置数据；

所述的模数转换电路ADC、数字下变频电路DDC、直接数字频率合成电路DDS、数模转换电路DAC以及控制接口电路集成封装在一块芯片上。

2.根据权利要求1所述的一种中频收发芯片，其特征在于：所述的模数转换电路ADC为流水线型模数转换器，其采用1.5bit/级的架构，每级的输出经过延迟单元和数字校正电路，输出12bit数字码。

3.根据权利要求1或2所述的一种中频收发芯片，其特征在于：所述的数字下变频器DDC包括数字控制振荡器NCO、数字混频器、级联积分梳状滤波器、HB滤波器、FIR滤波器及数据输出处理单元。

4.根据权利要求3所述的一种中频收发芯片，其特征在于：所述的数字控制振荡器NCO、数字混频器、级联积分梳状滤波器、HB滤波器、FIR滤波器均为可编程电路。

5.根据权利要求1所述的一种中频收发芯片，其特征在于：所述的直接数字频率合成电路DDS合成的频率信号包括连续波、线性调频信号和非线性调频信号。

6.根据权利要求5所述的一种中频收发芯片，其特征在于：所述的直接数字频率合成电路DDS包括基准时钟、频率累加器、相位累加器、相位偏移加法器、幅度/相位转换器、逆sinc滤波器以及输出信号幅度控制乘法器。

7.根据权利要求6所述的一种中频收发芯片，其特征在于：所述的幅度/相位转换器为基于CORDIC算法的转换器。

8.根据权利要求1所述的一种中频收发芯片，其特征在于：所述的数模转换电路DAC为差分结构分段译码电流舵型转换电路，其包括温度计编码电路、延时单元、非交叠开关信号模块、开关和电流源阵列，输入的比特信号高位段经过所述温度计编码电路转换为温度计码，低位段信号经过延时单元与温度计码同步后依次通过非交叠开关信号模块、开关和电流源阵列，通过控制相应的电流源的导通与关断实现数模转换。

9.根据权利要求1所述的一种中频收发芯片，其特征在于：所述的控制接口电路由设置在片上的两块1024×16bit的同步动态随机存取存储器实现。

Images