CN1523767A - 一种中频信号处理方法和电路 - Google Patents

Abstract

本发明涉及软件定义无线电体系发信机基本单元中的一种中频信号处理方法和电路，贯彻软件定义无线电思想，利用插值电路，构造由选通开关或者输入插值电路IIL和多个单通道处理电路以及合路器组成的多通道中频信号处理电路，包括内置插值处理方法的通用单通道和多通道信号处理流程，所述插值处理方法是利用插值算法对数字基带或中频信号进行R阶插值信号处理，将所述数字基带或中频信号的带宽扩大R倍，所述单通道处理电路包括数字上变频处理电路DUC、插值电路IL和数/模转换器DAC。本发明提供的中频信号处理方法和电路，可以成倍地扩展无线通信发信机中频模拟输出信号的频谱，在满足通常中频信号处理的要求下，实现宽带中频模拟信号输出。

Description

一种中频信号处理方法和电路

技术领域

本发明涉及无线电技术、通信技术和微电子以及软件技术，具体地说，涉及无线通信的射频及中频信号处理领域，更具体地说，涉及一种软件定义无线电体系发信机基本单元中的中频信号处理方法和电路。

背景技术

传统的无线电，是指由硬件实现其通信功能的无线电。无线电技术演化先后出现了模拟无线电、数字无线电和可编程数字无线电，数字无线电和可编程数字无线电主要也是靠硬件实现其通信功能。DSP、FPGA及通用处理器(GP)等硬件的发展和PC机总线概念的引入，导致无线电结构的重大变革，使无线电技术与计算机技术结合进入了新的阶段；目前已经形成体系的是软件定义无线电Software Defined Radio简称SDR，能够用软件控制和配置处理单元。SDR结构的基本单元包括收发天线及馈线、射频发射机、射频接收机、高速数字链路、通用基带数字信号处理平台和多种软件包。软件都将存放在基带数字信号处理平台中，或通过网络加载进来，包括，控制软件包：如对基站进行配置、设置、管理等的软件；物理层软件包：对每一种标准和制式将有其物理层软件；高层软件：分别对每一种标准和制式；系统接口软件：对多种接口要求。

目前的无线通信标准中，每个载波的带宽从25kHz(TACS)到5MHz(WCDMA)；工作频段从800MHz到3GHz；在射频接收和发射各方面都有不同的技术指标。这对SDR多模式设备来说是最具有挑战性的工作。宽带可编程、可配置的射频和中频技术是一个必须解决的重要问题，单靠目前射频元器件的水平还无法解决(在下面还将进一步具体说明)，而提出的初期SDR设备，不是一个完全SDR设备在支持多标准时还可能要求更换射频模块，射频和中频技术核心和实质内容涉及信号处理。信号处理是通信领域的最基础的技术，通信领域的信号处理要求实时和准确，与硬件结合紧密，一般意义的电信号处理是指在频域内利用电器件、结合了软件的器件或者由软件控制的期间对信号进行处理。

无线通信的射频及中频信号处理领域中的中频信号处理，分为发信机和收信机的中频信号处理，主要实现基带信号与射频信号之间的上/下变频、频率调谐、频率跟踪、中频滤波、相位控制、增益控制、调制/解调等功能，发信机的中频信号处理系统和电路是实现上变频和调制功能。

在下面，进一说明发信机中的宽带可编程、可配置的射频和中频技术目前的实现方法：发信机中典型的中频信号处理系统所用电路，如图1所示，其输入是基带数字信号，其输出是中频模拟信号IF；包括数字上变频信号处理电路Digital Up Converter简称DUC和数字/模拟转换器Digital-to-Analog Converter简称DAC，DUC和DAC的工作时钟分别为DAC CLOCK简称DACK和DUC CLOCK简称DUCK。

图1所示电路的中频信号处理过程是：1、在DUCK的M(M是DUC的数字信号处理阶数)倍分频时钟DUCKI的驱动下，发信机向DUC输入基带数字信号DI。DUC对DI进行实时的中频数字信号处理，实现基带信号到中频信号的上变频，频率调谐、频率跟踪、中频滤波、相位控制、增益控制、调制等功能并在DUCK的驱动下，DUC向DAC输出处理后的中频数字信号DIF。2、DAC在DACK的驱动下，对输入的中频数字信号DIF，进行数模转换，最后输出中频模拟信号IF。通常DACK可以是DUCK时钟R(R为整数)倍的同步时钟。

按照数字/模拟转换的理论，DAC输出模拟信号的频率带宽取决于DACK和与其同步的输入数字信号的带宽，要想增加DAC所输出的模拟信号带宽，就必须提高DAC输入数字信号DIF的带宽。

输入数字信号变化率与输出模拟信号带宽的具体关系，如图2和图3所示。在图2和图3中X(f)表示输出中频模拟信号的频谱，fc是中心频率；fH是DACK，即奈奎斯特范围的宽度；当图3的fH改变为图2的2倍fH时，则图3的奈奎斯特范围是图2所对应的奈奎斯特范围的2倍。

由于半导体集成电路技术的限制，单通道DUC的处理速度和处理能力是有限的，经DUC处理后所输出的数字信号DIF的带宽也是有限的；目前根据一般的DUC能力，经DUC处理后所输出的数字信号DIF的最大速率一般是100MSPS，从而限制了DAC转换后的中频模拟信号IF的带宽，中频模拟信号IF虽可以满足通常的需要一般的中频模拟信号输出的无线通讯系统应用的要求，但仅靠DUC和DAC还是远远不能满足需要宽带单载频中频模拟信号输出和宽带多载频中频模拟信号输出的无线系统应用的需求。因此SDR宽带可编程、可配置的射频和中频技术目前的实现方法是存在问题的，仅能在满足通常中频信号处理的要求，而传统无线通信设备中的发信机的中频信号处理电路和系统，通常是为特定的无线通信系统设计的，具有固定的频率源和时钟源，且不能改变，因而传统无线通信设备只能在特定模式、特定载频和特定带宽的系统中应用。

发明内容

本发明要解决的技术问题是，如何贯彻SDR思想，在目前技术条件下提供一种中频信号处理方法和电路，能在满足通常中频信号处理的要求下，还可以输出宽带中频模拟信号，进一步用以满足不同模式、载频或带宽的需要以及不同无线通信系统的要求，全面实现SDR。

本发明上述一个方法的技术问题这样解决，利用软件和通用处理单元、使用数字中频技术，构造中频信号处理方法，其特征在于，采用了插值处理方法，包括可内置通用单通道处理流程的用于将基带信号处理转化为宽带中频信号输出的通用多通道并行处理流程；所述插值处理方法是利用插值算法对数字基带或中频信号进行R阶插值信号处理，将所述数字基带或中频信号的带宽扩大R倍，所述插值算法可采用任何一种；所述基带数字信号DI是任何一种单模式、单载频的基带数字信号、任何一种单模式、多载频的合成基带数字信号或者任何一种多模式合成基带数字信号。

按照本发明提供的处理方法，其特征在于，当所述基带数字信号DI是任何一种单模式、单载频的基带数字信号或者任何一种单模式、多载频的合成基带数字信号时，所述通用多通道并行处理流程可以简化为通用单通道处理流程；所述通用单通道处理流程包括以下步骤：

2.1)通用数字上变频信号处理：将输入的基带数字信号DI按一定规则转换为窄带中频数字信号DIF；

2.2)插值信号处理：按所述插值处理方法对所述窄带中频数字信号DIF进行插值处理，再将经过处理后的信号转换为宽带中频数字信号DIL；

2.3)通用数/模转换处理：将所述宽带中频数字信号DIL转换为宽带中频模拟信号IF输出；

按照本发明提供的处理方法，其特征在于，所述多通道并行处理流程包括以下步骤：

3.1)处理分解输入信号：将输入的基带数字信号DI按一定方法直接转换为N路基带数字信号DI1、DI2……DIN或者利用所述插值处理方法在将输入的基带数字信号DI按一定方式转换为N路基带数字信号DI1、DI2……DIN的同时对每一路基带数字信号DI1、DI2……DIN进行插值处理；

3.2)并行处理：对每一路基带数字信号同时间分别顺序进行步骤(2.1)、步骤(2.2)和步骤(2.3)，转换为各自对应的模拟宽带中频信号IF1、IF2……IFN；

3.3)合成输出：叠加N路所述模拟宽带中频信号宽带输出合成的模拟宽带中频信号IF；

按照本发明提供的处理方法，其特征在于，所述基带数字信号DI是任何一种单模式、多载频的合成基带数字信号DI时，所述步骤(3.1)中所述一定方法是等时间间隔分离输出N路所述基带数字信号DI1、DI2……DIN；所述步骤(3.1)中所述一定方式是在等时间间隔分离输出N路所述基带数字信号DI1、DI2……DIN的同时对每一路基带数字信号DI1、DI2……DIN进行插值处理。

按照本发明提供的处理方法，其特征在于，所述基带数字信号DI是任何一种多模式合成基带数字信号DI时，步骤(3.1)中所述一定方法是缓冲输出，所述缓冲输出包括以下步骤：

5.1)等时间间隔分离输出N路所述基带数字信号并缓存；

5.2)将缓存的N路所述基带数字信号按模式要求的时间间隔输出。

按照本发明提供的处理方法，其特征在于，所述基带数字信号DI是任何一种多模式合成基带数字信号DI时，所述步骤(3.1)中所述一定方法是分组处理；所述分组处理是先将N路基带数字信号按模式的不同分成若干组，每组等时间间隔分离输出每路信号。

按照本发明提供的处理方法，其特征在于，所述基带数字信号DI是任何一种多模式合成基带数字信号DI时，所述步骤(3.1)中所述一定方式是缓冲插值和分组分离，包括以下步骤：

7.1)先将N路基带数字信号分离出不同模式的若干组信号并缓存；

7.2)对每组信号进行R阶插值信号处理；

7.3)每组等时间间隔分离输出每路信号。

按照本发明提供的处理方法，其特征在于，所述插值处理方法是R为1阶的插“0”算法。

本发明另一个电路的技术问题这样解决，利用软件和通用处理单元、使用数字中频技术，构造中频信号处理电路，包括可编程和可配置时钟信号发生器以及软件包，其特征在于，还包括多个并联的单通道处理电路以及连接在所述单通道处理电路输出端的合路器和连接在所述单通道处理电路输入端的选通开关SS或者用于选通和同时对基带数字信号进行插值处理的输入插值电路IIL；所述单通道处理电路包括顺序电连接的用于转换输入基带数字信号为窄带中频数字信号的数字变上频处理电路DUC、用于对所述窄带中频数字信号插值处理的插值电路IL和用于输出宽带中频数字信号的数/模转换器DAC，所述数/模转换器DAC为输出端，所述数字变上频处理电路DUC为输入端；所述基带数字信号DI是任何一种单模式、单载频的基带数字信号、任何一种单模式、多载频的合成基带数字信号或者任何一种多模式合成基带数字信号。

按照本发明提供的处理电路，其特征在于，所述选通开关SS和输入插值电路IIL具有缓存功能。

按照本发明提供的处理电路，其特征在于，当所述基带数字信号DI是任何一种单模式、单载频的基带数字信号或者任何一种单模式、多载频的合成基带数字信号时，所述中频信号处理电路可以简化为所述单通道处理电路。

本发明提供的中频信号处理方法和电路，可以成倍地扩展无线通信发信机中频模拟输出信号的频谱，在满足通常中频信号处理的要求下，实现宽带中频模拟信号输出，降低设计中频模拟滤波器的要求，也降低了设备的成本；同时本中频信号处理方法和电路加上必备的射频前端、天线和基带处理部分等可以建立了一个通用的无线数字中频发信机的硬件平台，在可编程、可配置时钟信号发生器的支持下，通过对该硬件平台加载不同无线通信标准的软件，在同样的硬件平台上，用软件编程、配置、定义、控制和管理，能够支持1)基带信号的过采样、2)窄带中频模拟信号输出、3)宽带中频模拟信号输出、4)窄带过采样中频模拟信号输出、5)宽带过采样中频模拟信号输出、6)窄带多载频信道、7)宽带多载频信道、8)空间分集、9)智能天线、10)无线通信的FDD、11)无线通信的TDD、12)无线通信的跳频、13)多个无线通信频段、14)多种无线通信模式、15)多种无线通信标准，这个通用平台能够支持各种现有技术以及今后可能扩展的新技术的实现，全面实现了软件定义无线电。

附图说明

图1是经典中频信号处理电路的示意图。

图2是中频信号处理输出的信号频谱一的示意图。

图3是与图2所示信号频谱一对应的信号频谱二的示意图。

图4是本发明提供的带插值电路的单通道宽带中频信号处理电路的示意图。

图5是本发明提供的对应图4所示电路的宽带数字信号处理的时钟和数字流时序示意图。

图6是本发明提供的一般多通道中频信号处理电路的示意图。

图7是本发明提供的对应图6所示电路的多通道并行单模式宽带数字信号处理的时钟和数字流时序示意图。

图8是本发明提供的带输入插值电路的多通道中频信号处理电路的示意图。

图9是本发明提供的对应图8所示电路的多通道并行单模式宽带数字信号处理的时钟和数字流时序示意图。

具体实施方式

结合下面对本发明方法进一步展开，说明发明方法的主要基础点如下：

本发明采用全面的SDR思想和对中频数字信号进行二次处理的方法，建立了一个通用的无线数字中频发信机的硬件平台，包括：1、可以实现单模式、单载频或多载频宽带中频模拟信号的输出的单通道宽带中频信号处理电路，其电路结构如图4所示；2、可以实现多模式(也可以实现单模式)宽带中频数字信号处理的多通道中频信号处理电路，分为不带和带输入插值电路二种，其电路结构分别如图6和图8所示，不但实现了多模式信号处理，而且充分利用并行处理提高处理能力。

结合这个通用的硬件平台对本发明进一步展开，一、首先说明单通道宽带中频信号处理电路和处理方法。

本单通道宽带中频信号处理电路在经典的中频信号处理电路基础上，增加了插值电路(IL--InterpoLation)来实现数字上变频，其电路结构如图4所示，包括一个DUC、一个IL和一个DAC，其输入DI是基带数字信号、输出IF是宽带中频模拟信号；当DI是单模式、单载频的基带信号时，该电路结构可以实现单模式、单载频宽带中频模拟信号的输出；当DI是单模式、多载频的合成基带信号时，该电路结构可以实现单模式、多载频宽带中频模拟信号的输出。本单通道宽带中频信号处理电路比经典中频信号处理增加了插值处理过程(即下面工作流程的第2步)，其处理方法还包括内置在插值处理过程中的插值算法。

上述电路的工作流程如下：1、在DUCK的M倍分频时钟(DUCKI)的同步驱动下，DI从DUC的输入端输入，DUC对DI进行中频的数字信号处理，然后在DUCK的驱动下，输出数字信号DIF；2、在IL输入时钟ILCKI的驱动下，DIF信号输入该插值电路进行R阶的插值信号处理，进一步提高数字信号的变化率。然后在输出选通时钟ILCKO的驱动下，输出数字信号序列DIL；3、在与DIL速率同步的DACK时钟的驱动下，DIL输入到DAC进行数字模拟转换，DAC在最高工作时钟内，将DUC输出的带宽扩大了R倍，并可输出宽带中频模拟信号IF。

在上述工作流程第2步中，IL可采用任何一种插值算法，ILCKO时钟应是ILCKI时钟R倍的同步时钟。因此在实际使用该电路结构时，插值信号处理的阶数R通常不多，以满足DAC的最大时钟速率DACK为限；其中一种最简单实用的插值算法是R为1阶的插“0”算法。如图5详示了本电路的时钟和数字流时序，进一步描述了上述信号间的关系并反映了本电路工作流程。本电路简单成本低有一定的应用场合。

二、不带输入插值电路的多通道中频信号处理电路和处理方法。

本发明的不带并行多通道插值电路的多通道中频信号处理电路在多个经典的中频信号处理电路上增加了选通开关和合路器，其采用电路的结构如图6所示，采用多(N)个DUC和DAC并行处理来实现数字上变频。通过对时钟信号及DUC的参数进行编程和组合，该电路结构还可实现对不同的频率、不同带宽的合成基带输入信号DI进行中频处理，实现不同模式、不同载频和不同带宽的中频模拟信号、过采样中频模拟信号或宽带中频模拟信号输出。在每对DUC和DAC之间都增加插值电路，可进一步加宽其输出的宽带中频模拟信号的带宽。采用这种结构的多通道中频信号处理电路可以进行：(一)、单模式宽带中频数字信号处理；(二)、多模式宽带中频数字信号处理。

(一)、单模式宽带中频数字信号处理：(比单通道处理电路增加了处理能力并可重构为多模式处理，但成本较高)

DI是单模式、单载频基带信号或单模式、多载频的合成基带信号时，本电路进行单模式宽带中频数字信号处理，其工作流程是：1、在选通开关电路SS输入时钟SSCK的驱动下，DI输入SS，并分别在SS的输出选通时钟SSCK1、SSCK2、…、SSCKN的驱动下，转换为N路数字信号DI1、DI2、…、DIN。这N路输出选通时钟的速率均为SSCK速率的1/N，它们的相位分别延迟SSCK相位0、1、…、N-1个周期。2、当DUC1、DUC2、…、DUCN并行工作时，在每个DUC的工作时钟DUCK1、DUCK2、…、DUCKN的M倍分频时钟DUCKI1、DUCKI2、…、DUCKIN的同步驱动下，DI1、DI2、…、DIN分别输入到DUC1、DUC2、…、DUCN。DUC1、DUC2、…、DUCN在相同的设置下对各自的输入数字信号进行数字信号处理，并在时钟DUCK1、DUCK2、…、DUCKN的驱动下，输出具有相同特性的数字信号DIF1、DIF2、…、DIFN。3、在同步时钟DACK1、DACK2、…、DACKN的驱动下，DAC1、DAC2、…、DACN分别输入DIF1、DIF2、…、DIFN，并将它们分别转换为模拟信号IF1、IF2、…、IFN；N路DAC1、DAC2、…、DACN输出信号的叠加，将最后输出的带宽扩大了N倍，并输出宽带中频模拟信号IF。如图7详示了本电路的时钟和数字流时序，进一步描述了上述信号间的关系并反映了本电路工作流程。

(二)、多模式宽带中频数字信号处理：

DI是多模式的合成基带信号时，本电路进行多模式宽带中频数字信号处理，可有二种具体方式：

第一种，为了使SS能够分离DI包含的不同模式的基带输入信号，通过编程使SS具有一定的缓存功能，这种方法的工作流程是：1、在SS输入时钟SSCK的驱动下，多模式的合成基带信号DI输入SS；并分离为N个不同模式的基带信号送入SS缓存。在SS的输出选通时钟SSCK1、SSCK2、…、SSCKN(这N路输出选通时钟的速率不一定相同)的驱动下，输出N路不同模式的数字信号DI1、DI2、…、DIN。2、在每个DUC的工作时钟DUCK1、DUCK2、…、DUCKN的MI、M2、…、MN(M1、M2、…、MN分别为DUC1、DUC2、…、DUCN的中频数字信号处理阶数)倍分频时钟DUCKI1、DUCKI2、…、DUCKIN的同步驱动下，DI1、DI2、…、DIN分别输入到DUC1、DUC2、…、DUCN。DUC1、DUC2、…、DUCN在不同模式的设置下对各自的输入数字信号进行数字信号处理，并在时钟DUCK1、DUCK2、…、DUCKN的驱动下输出具有不同特性的数字信号DIF1、DIF2、…、DIFN。3、在时钟DACK1、DACK2、…、DACKN的同步驱动下，DAC1、DAC2、…、DACN分别输入DIF1、DIF2、…、DIFN，并将它们分别转换为模拟信号IF1、IF2、…、IFN；N路DAC1、DAC2、…、DACN输出信号的叠加，将最后输出的带宽扩大了N倍，并输出宽带中频模拟信号IF。

第二种，将具有N个DUC中频处理电路编程组合为G组中频处理电路(G＜N，每组的DUC数可相同，也可不同)。每组内部的DUC被编程到相同模式，不同组的DUC被编程到不同模式。按不同的模式要求，编程不同模式的时钟，驱动每组中频处理电路，各组以本电路单模式宽带中频数字信号处理的方法分别处理各模式的基带输入信号以此共同完成多模式宽带中频数字信号处理。

不带并行多通道插值电路的多通道中频信号处理电路采用这种电路结构，由于输入总线所能支持的速率是有限的，因此在电路的I/O设计中必须注意避免DI的速率过高；虽可以采用并行数据传输的方法输入信号DI，但并行方法增加了输入总线的引脚数量，实现时也存在困难。在实际应用中，折中考虑DI输入总线速率与其引脚数量之间的关系，可以实现本电路。

三、带并行多通道插值电路的多通道中频信号处理电路和处理方法。

本发明的带并行多通道插值电路的多通道中频信号处理电路，其结构如图8所示，在上面一种多通道中频信号处理电路的基础上进一步对设计进行改进，用输入插值电路IIL代替选通开关电路SS，其中，IIL可采用任何一种插值算法。从而实现加宽中频模拟信号的输出带宽，提高数字信号处理的质量。同时也降低了基带输入数字信号DI的速率，避免出现输入总线所支持速率过高或总线引脚过多的情况，使电路更为有效、可靠并且更容易实现。在每对DUC和DAC之间都增加插值电路，可进一步加宽其输出的宽带中频模拟信号的带宽。采用这种结构的多通道中频信号处理电路同样可以进行单模式宽带中频数字信号处理和多模式宽带中频数字信号处理。

DI是单模式、单载频基带信号或单模式、多载频的合成基带信号时，本电路进行单模式宽带中频数字信号处理(比单通道处理电路增加了处理能力并可重构为多模式处理，但成本较高)，其工作流程是：1、在IL输入时钟ILCK的驱动下，DI输入IL，并按照所采用的插值算法进行N-1阶的插值信号处理。在IL的输出选通时钟ILCK1、ILCK2、…、ILCKN的驱动下，输出N路数字信号DI1、DI2、…、DIN，其中，DI1与DI相同，DI2、…、DIN分别为插值信号。这N路输出时钟的速率均与ILCK速率相同，它们的相位分别延迟ILCK相位0、1/N、…、(N-1)/N。2、当DUC1、DUC2、…、DUCN并行工作时，在每个DUC的工作时钟DUCK1、DUCK2、…、DUCKN的M倍分频时钟DUCKI1、DUCKI2、…、DUCKIN的同步驱动下，DI1、DI2、…、DIN分别输入到DUC1、DUC2、…、DUCN。DUC1、DUC2、…、DUCN在相同的设置下对各自的输入数字信号进行数字信号处理，并在DUCK1、DUCK2、…、DUCKN的驱动下，输出具有相同特性的数字信号DIF1、DIF2、…、DIFN。3、在同步时钟DACK1、DACK2、…、DACKN的驱动下，DAC1、DAC2、…、DACN分别输入DIF1、DIF2、…、DIFN，并将它们分别转换为模拟信号IF1、IF2、…、IFN；N路DAC1、DAC2、…、DACN输出信号的叠加，将最后输出的带宽扩大了N倍，并输出宽带中频模拟信号IF。如图9详示了本电路的时钟和数字流时序，进一步描述了上述信号间的关系并反映了本电路工作流程。

DI是多模式的合成基带信号时，在本处理电路中，为了使IIL能够分离DI包含的不同模式的基带输入信号，通过编程使IIL具有一定的缓存功能；此外，为了输入插值信号，将这具有N个支路DUC中频处理电路编程组合为Y(Y＜N)组中频处理电路，每组的DUC支路数大于2，支路数可相同，也可不同，同时每组内部的DUC被编程到相同模式，不同组的DUC被编程到不同模式。在每组支路数均为R的情况下，本电路工作流程是：1、在IIL输入时钟IILCK的驱动下，多模式合成基带信号DI输入IL；并分离为Y路不同模式的基带输入信号送入IIL缓存。2、IIL按照所采用的插值算法进行R-1阶的插值信号处理，形成插值信号I2、…、IR。3、然后在IIL的Y组、每组R路输出选通时钟IILCK1、IILCK2、…、IILCKN(这N路输出选通时钟的速率不一定相同)的驱动下，输出Y组、每组R路(每组分别包含一路单模式基带输入信号和R-1路插值信号)不同模式的数字信号DI1、DI2、…、DIN。4、然后每组中频处理电路按照4.3.1节所述分别处理一个模式的基带输入信号。N路DAC1、DAC2、…、DACN输出信号的叠加，将最后输出的带宽扩大了R倍，并输出宽带中频模拟信号IF。若每组支路数不同，其工作流程与上述流程也一致。

上述三种电路通过对可编程、可配置时钟信号发生器进行软件定义可满足对不同模式和载频的需要，通过下载、使用与它配合的不同的软件包能支持多种通讯标准对物理层、高层管理和系统接口的要求。

Claims (11)

1、一种中频信号处理方法，利用软件和通用处理单元，使用数字中频技术，其特征在于，采用了插值处理方法，包括可内置通用单通道处理流程的用于将基带信号处理转化为宽带中频信号输出的通用多通道并行处理流程；所述插值处理方法是利用插值算法对数字基带或中频信号进行R阶插值信号处理，将所述数字基带或中频信号的带宽扩大R倍，所述插值算法可采用任何一种；所述基带数字信号DI是任何一种单模式、单载频的基带数字信号、任何一种单模式、多载频的合成基带数字信号或者任何一种多模式合成基带数字信号。

2、根据权利要求1所述处理方法，其特征在于，当所述基带数字信号DI是任何一种单模式、单载频的基带数字信号或者任何一种单模式、多载频的合成基带数字信号时，所述通用多通道并行处理流程可以简化为通用单通道处理流程；所述通用单通道处理流程包括以下步骤：

2.1)通用数字上变频信号处理：将输入的基带数字信号DI按一定规则转换为窄带中频数字信号DIF；

2.2)插值信号处理：按所述插值处理方法对所述窄带中频数字信号DIF进行插值处理，再将经过处理后的信号转换为宽带中频数字信号DIL；

2.3)通用数/模转换处理：将所述宽带中频数字信号DIL转换为宽带中频模拟信号IF输出；

3、根据权利要求1或2所述处理方法，其特征在于，所述多通道并行处理流程包括以下步骤：

3.1)处理分解输入信号：将输入的基带数字信号DI按一定方法直接转换为N路基带数字信号DI1、DI2……DIN或者利用所述插值处理方法在将输入的基带数字信号DI按一定方式转换为N路基带数字信号DI1、DI2……DIN的同时对每一路基带数字信号DI1、DI2……DIN进行插值处理；

3.2)并行处理：对每一路基带数字信号同时间分别顺序进行步骤(2.1)、步骤(2.2)和步骤(2.3)，转换为各自对应的模拟宽带中频信号IF1、IF2……IFN；

3.3)合成输出：叠加N路所述模拟宽带中频信号宽带输出合成的模拟宽带中频信号IF；

4、根据权利要求3所述处理方法，其特征在于，所述基带数字信号DI是任何一种单模式、多载频的合成基带数字信号DI时，所述步骤(3.1)中所述一定方法是等时间间隔分离输出N路所述基带数字信号DI1、DI2……DIN；所述步骤(3.1)中所述一定方式是在等时间间隔分离输出N路所述基带数字信号DI1、DI2……DIN的同时对每一路基带数字信号DI1、DI2……DIN进行插值处理。

5、根据权利要求3所述处理方法，其特征在于，所述基带数字信号DI是任何一种多模式合成基带数字信号DI时，步骤(3.1)中所述一定方法是缓冲输出，所述缓冲输出包括以下步骤：

5.1)等时间间隔分离输出N路所述基带数字信号并缓存；

5.2)将缓存的N路所述基带数字信号按模式要求的时间间隔输出。

6、根据权利要求3所述处理方法，其特征在于，所述基带数字信号DI是任何一种多模式合成基带数字信号DI时，所述步骤(3.1)中所述一定方法是分组处理；所述分组处理是先将N路基带数字信号按模式的不同分成若干组，每组等时间间隔分离输出每路信号。

7、根据权利要求3所述处理方法，其特征在于，所述基带数字信号DI是任何一种多模式合成基带数字信号DI时，所述步骤(3.1)中所述一定方式是缓冲插值和分组分离，包括以下步骤：

7.1)先将N路基带数字信号分离出不同模式的若干组信号并缓存；

7.2)对每组信号进行R阶插值信号处理；

7.3)每组等时间间隔分离输出每路信号。

8、根据权利要求1或2所述处理方法，其特征在于，所述插值处理方法是R为1阶的插“0”算法。

9、一种中频信号处理电路，包括可编程和可配置时钟信号发生器以及软件包，其特征在于，还包括多个并联的单通道处理电路以及连接在所述单通道处理电路输出端的合路器和连接在所述单通道处理电路输入端的选通开关SS或者用于选通和同时对基带数字信号进行插值处理的输入插值电路IIL；所述单通道处理电路包括顺序电连接的用于转换输入基带数字信号为窄带中频数字信号的数字变上频处理电路DUC、用于对所述窄带中频数字信号插值处理的插值电路IL和用于输出宽带中频数字信号的数/模转换器DAC，所述数/模转换器DAC为输出端，所述数字变上频处理电路DUC为输入端；所述基带数字信号DI是任何一种单模式、单载频的基带数字信号、任何一种单模式、多载频的合成基带数字信号或者任何一种多模式合成基带数字信号。

10、根据权利要求9所述处理电路，其特征在于，所述选通开关SS和输入插值电路IIL具有缓存功能。

11、根据权利要求9所述处理电路，其特征在于，当所述基带数字信号DI是任何一种单模式、单载频的基带数字信号或者任何一种单模式、多载频的合成基带数字信号时，所述中频信号处理电路可以简化为所述单通道处理电路。

Images