CN108306640B - 一种宽带射频信号生成系统 - Google Patents

一种宽带射频信号生成系统 Download PDF

Info

Publication number
CN108306640B
CN108306640B CN201810031477.4A CN201810031477A CN108306640B CN 108306640 B CN108306640 B CN 108306640B CN 201810031477 A CN201810031477 A CN 201810031477A CN 108306640 B CN108306640 B CN 108306640B
Authority
CN
China
Prior art keywords
module
dac
signal
radio frequency
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810031477.4A
Other languages
English (en)
Other versions
CN108306640A (zh
Inventor
杨剑
张月
刘瑞麒
鲍庆龙
余志勇
卢建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rocket Force University of Engineering of PLA
Original Assignee
Rocket Force University of Engineering of PLA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rocket Force University of Engineering of PLA filed Critical Rocket Force University of Engineering of PLA
Priority to CN201810031477.4A priority Critical patent/CN108306640B/zh
Publication of CN108306640A publication Critical patent/CN108306640A/zh
Application granted granted Critical
Publication of CN108306640B publication Critical patent/CN108306640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Executing Machine-Instructions (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明公开了一种宽带射频信号生成系统，包括上位机、PCIe总线、FPGA主板、DAC板卡，所述上位机用于生成数字信号并通过PCIe总线将模拟信号传送至FPGA主板，所述FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡，所述控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块。本发明所产生的射频信号带宽大、精度高，硬件设计集成度高、器件使用少，数据传输逻辑克服了FPGA与DAC时钟速率不匹配的不足，上位机软件支持信号样式丰富，实现方式简便灵活，且能够在较小的体积下，以较为简便的方式，生成各类宽频段射频信号，满足各类运用场景需要。

Description

一种宽带射频信号生成系统
技术领域
本发明属于通信技术领域，具体涉及一种宽带射频信号生成系统。
背景技术
针对宽频段信号源的研制，饶睿楠通过搭建模拟电路方式，利用阶跃恢复二极管实现了0.1-5GHz的梳状谱发生器，虽然该类方式能够生成带宽较大的信号，但是能够生成的信号样式不够丰富；针对模拟方式生成信号灵活性不高的问题，晏光华、刘宇军等人采用DDS技术，提出了利用FPGA生成基带数字信号数据以生成信号的方法；卿皓将此方法进一步实现，以Xilinx Virtex4 FPGA与AD9957芯片为核心，设计了能够在40-240MHz带宽范围产生最高跳速达200Khops/s的信号源，但是其只能产生跳频信号，限制了设备的应用范围；董轲强以AD9953为核心设计了0-150MHz的宽频信号源，但是其只能生成基带信号，不能够生成射频信号；为进一步拓展设备性能，胡茂海、喻勇、项云龙等人采用了多路拼接技术，利用AD9910芯片搭建了具有多路路信号的DDS信号源，能够通过多路信号的合成构成宽频段的信号，拓展了信号最大带宽到400MHz，但是由于DDS芯片的性能限制，其不能够直接生成射频信号；唐书伟、冯源、鲍晓祺等人依托AD9910芯片，利用DDS和Pll技术搭建了宽频段的频率生成器，并通过多个不同频率的本振实现频率的合成与拓宽，实现了射频信号的输出，但是其仍然基于传统的超外差式结构，需要依托上变频器才能实现射频信号的输出。
发明内容
针对现有技术所存在的上述不足，本发明的目的在于，提供一种宽带射频信号生成系统，该宽带射频信号生成系统通过采用集成度高的DAC芯片，以可实时编程生成信号思路对信号源进行设计的宽频信号进行生成。
为了实现上述目的，本发明采用如下的技术解决方案：
一种宽带射频信号生成系统，包括上位机、PCIe总线、FPGA主板、DAC板卡，所述上位机用于生成数字信号并通过PCIe总线将数字信号传送至FPGA主板，所述FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡，其中，所述控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块；
所述时钟管理模块用于接收来自PCIe总线的125MHz时钟信号，并将该125MHz时钟信号分频处理为1路125MHz时钟信号和1路250MHz时钟信号，将1路125MHz时钟信号传输至数据缓存模块，将1路250MHz时钟信号传输至二级数据缓存模块；
所述数据缓存模块用于在125MHz时钟信号的激励下，分4路将数字信号并行传输至二级数据缓存模块中；
所述二级数据缓存模块用于在250MHz时钟信号的激励下，将4路数字信号并行传输至数据速率转换模块中；
所述数据速率转换模块用于对4路数字信号的数据速率进行倍增后，将数据速率倍增后的4路数字信号并行传输至DAC板卡。
进一步地，所述初始化配置逻辑模块，用于对DAC板卡的模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。
进一步地，所述初始化配置逻辑模块分别将模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器连接至FPGA主板的拨码开关上，通过拨码开关对模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。
进一步地，所述数据速率转换模块通过调用双倍数据速率转换模块将读取4路数字信号的模式由单倍速率随机存储输出模式转换为双倍传输速模式。
进一步地，所述上位机包括板卡控制模块、参数输入及数据生成模块、波形图绘制模块；所述板卡控制模块用于提供给用户接口以控制DAC板卡状态并将用户生成的射频信号采样数据发送至FPGA主板以正确生成信号，所述参数输入及数据生成模块用于此模块提供给用户可视化的界面以选择需要生成的干扰信号样式以及对应的参数，并根据输入的参数调用MATLAB以完成信号采样数据文件的生成；所述波形图绘制模块用于将用户所设计的干扰信号的时域波形图及频谱图进行绘制，便于用户观察所设计的干扰信号。
进一步地，所述DAC板卡包括DAC芯片、电源转换芯片、稳压芯片和FMC-HPC接口，FMC-HPC接口用于将3.3V电源转换为5V电压，5V电压依次通过稳压芯片、电源转换芯片与DAC芯片电连接；
外部时钟信号通过SMA接头输入DAC芯片内，并通过SMA接头输出DAC视频信号。
进一步地，所述DAC芯片包括3个电源，所述3个电源分别是VCCA5、VCCA3和VCCD，其中4.75V≤VCCA5≤5.25V；3.15V≤VCCA3≤3.45V；3.15V≤VCCD≤3.45V；
所述VCCA5、VCCA3和VCCD的上电顺序分别为VCCA3先于VCCD上电，VCCA5先于VCCA3上电。
与现有技术相比，本发明具有如下技术效果：
1.本发明采用2Gsps采样速率下的直接射频合成技术，能够实现对宽带7GHz的射频信号直接生成，并且具有0.0625Hz的频率分辨率；
2.本发明以EV2DS130高性能射频DAC芯片为核心设计了DAC板卡，通过FMC-HPC接口与FPGA最小系统载板相连。能够不依托外部上变频器生成射频信号，且支持最大带宽7GHz的射频信号生成需要；
3.本发明提供了一种分频速率按键可调的数据时钟生成方式，通过按键控制分频系数，克服了FPGA片上时钟同射频时钟的相位差；
4.本发明提供了一种并行缓存发送方式，通过4路并行数据传输与位数转换模块，在250MHz的FPGA时钟驱动下，输出2Gsps的数据，实现了PCIe总线端数据传输速率的倍增与数据位数的匹配；
5.本发明在上位机软件端依托VC与Simulink联合编程实现射频信号采样数据的实时生成与更新，并通过调用MATLAB ENGINE方式实现宽带信号时频图谱绘制；
综上所述，本发明所产生的射频信号带宽大、精度高，硬件设计集成度高、器件使用少，数据传输逻辑克服了FPGA与DAC时钟速率不匹配的不足，上位机软件支持信号样式丰富，实现方式简便灵活，且能够在较小的体积下，以较为简便的方式，生成各类宽频段射频信号，满足各类运用场景需要。
附图说明
图1是本发明的整体结构示意图；
图2是射频DAC板卡结构图；
图3是控制逻辑单元的结构示意图；
图4是上位机的功能模块图；
图5是板卡控制模块结构图；
图6是信号数据生成结构图；
图7是信号示意图绘制模块结构图；
图8(a)是电源转换芯片的电路图；
图8(b)是电源转换芯片的电路图；
图9是DAC芯片的上电时序图。
下面结合附图和具体实施方式对本发明进一步详细说明。
具体实施方式
实施例1
本实施例提供了一种宽带射频信号生成系统，如图1，包括上位机、PCIe总线、FPGA主板、DAC板卡，上位机用于生成数字信号信号并通过PCIe总线将数字信号传送至FPGA主板，FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡；
如图3，控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块；
时钟管理模块用于接收来自PCIe总线的125MHz时钟信号，并将该125MHz时钟信号分频处理为1路125MHz时钟信号和1路250MHz时钟信号，将1路125MHz时钟信号传输至数据缓存模块，将1路250MHz时钟信号传输至二级数据缓存模块；
针对精确时钟控制逻辑(HQ_MMCM)设计，由于该芯片采取在其内部设置数据缓存器，并行接收来自FPGA传送的4路DA数据，经缓存后在外部射频时钟信号源的驱动下发送至DAC中生成射频信号，以此来满足DAC芯片直接生成射频信号过程中的高频需求。通过将DAC时钟4分频的Data_Clk给4路并行Bram以发送信号数据给DAC，从而输出125MHz的User_Clk给数据读取缓存以正确从PCIE总线端接收信号数据。在此利用ISE提供的Clock Wizard对时钟管理IP核进行配置后调用的设计思路实现模块。
数据缓存模块用于在125MHz时钟信号的激励下，分4路将数字信号并行传输至二级数据缓存模块中，其能够克服FPGA采用一路串行数据传输时，时钟频率达不到DAC芯片所使用的采样时钟频率的不足；
二级数据缓存模块用于在250MHz时钟信号的激励下，将4路数字信号并行传输至数据速率转换模块中；
数据速率转换模块用于对4路数字信号的数据速率进行倍增后，将数据速率倍增后的4路数字信号并行传输至DAC板卡；
本实施例中的数据速率转换模块通过调用双倍数据速率转换模块将读取4路数字信号的模式由单倍速率随机存储输出模式转换为双倍传输速率模式，实现了在同等时钟条件下信号数据传输速率的翻倍。
所述初始化配置逻辑模块，用于对DAC板卡的模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。
所述初始化配置逻辑模块分别将模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器连接至FPGA主板的拨码开关上，通过拨码开关对模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。在使用时无需修改程序，仅通过拨码开关就能实现对DAC不同工作模式的在线切换。
实施例2
本施例在实施例1的基础上提供了上位机的具体结构，包括板卡控制模块、参数输入及数据生成模块、波形图绘制模块；所述板卡控制模块用于提供给用户接口以控制DAC板卡状态并将用户生成的射频信号采样数据发送至信号板卡以正确生成信号，所述参数输入及数据生成模块用于此模块提供给用户可视化的界面以选择需要生成的干扰信号样式以及对应的参数，并根据输入的参数调用MATLAB以完成信号采样数据文件的生成；所述波形图绘制模块用于将用户所设计的干扰信号的时域波形图及频谱图进行绘制，以便于用户观察所设计的干扰信号。
如图5，板卡控制模块包括设备初始化控制模块、DMA数据传输控制模块、设备开关控制模块。
板卡库初始化控制模块主要检测设备同驱动程序的匹配关系，完成WDC库的初始化操作，其实施步骤为首先调用(WD_DRIVER_NAME_CHANGE)判断设备名称是否匹配，之后调用调用(WDC_DriverOpen)初始化WDC设备，最后调用(WDC_DriverClose)取消对WDC设备初始化。
设备开关控制模块控制PCIe板卡的开关状态，其内部调用API函数的步骤为首先检查参数格式以及内存分配，之后调用(WDC_PciDeviceOpen)函数开启PCIe设备，并通过调用(WD_STATUS_SUCCESS)检测设备状态，最后调用(WDC_PciDeviceOpen)以关闭PCIE设备。
DMA传输控制模块控制PCIe设备完成DMA方式的内存访问。
如图6，数据生成时，先由参数输入模块输入信号样式及信号参数，送入MATLAB引擎中以实现数据的生成与保存。
参数输入模块在界面中为用户提供干扰信号样式选择、干扰信号参数输入、数据格式判断等功能。
针对信号选择功能实现，选用列表框控件进行设计。在列表框控件中的Data属性中，将几种信号的名称输入，作为列表框控件的选项。之后对各个选项进行配置，打开控制软件的主文件，在CRadarDlg对话框类中，建立函数OnSelchangeCombo1，该函数将在改变选项时被调用。为实现避免操作者错误输入与选择信号类型不匹配的参数，设计在选项更改时，调用使能函数EnableWindow变灰与所选信号无关的参数所在的编辑框，禁止用户对其进行操作。
针对参数输入功能实现，选用编辑框控件进行设计。
针对信号数据生成，在信号参数输入完成后，调用engOpen函数打开MATLABEngine，调用engEvalString函数将逐条执行语句送入MATLAB中执行，由MATLAB在执行语句后调用保存在上位机软件根目录下的干扰信号Simulink仿真模块生成数据，最后将数据进行保存后供数据供板卡控制模块进行调用。
如图7，信号示意图绘制模块通过同数据生成模块设计中相同方法调用MATLABEngine，将干扰信号数据以及其频谱图进行绘制后保存成图片文件，之后在VC++中将图片进行加载显示的方式实现。
为保证不同大小的信号示意图都能够在控件中得以不失真地正确显示，在读取图片会，首先通过调用GetClientRect函数获取picture控件所在的矩形区域，并求得需绘制的图片x和y方向所需进行缩放的比例因子xScale和yScale，选择其中中最小的比例因子作为整个图片缩放比例将图片缩放后，调用StretchBlt函数将图片绘制到Picture所表示的矩形区域中，以实现示意图的完整展示。
实施例3
本施例在实施例1的基础上提供了DAC板卡的具体结构，如图2，DAC板卡包括DAC芯片、电源转换芯片、稳压芯片和FMC-HPC接口，FMC-HPC接口用于将3.3V电源转换为5V电压，5V电压依次通过稳压芯片、电源转换芯片与DAC芯片电连接；
外部时钟信号通过SMA接头输入DAC芯片内，并通过SMA接头输出DAC视频信号。
DAC板卡以EV12DS130A芯片为核心，能够不依托上变频模块直接具有7GHz的模拟输出带宽，同时具有12位分辨率以及RTZ、NRZ、NRTZ、RF四种不同工作模式可供选择，其时钟分辨率达到0.0625Hz，板卡操作简单灵活且预留有配置以及状态观测位端口。为满足射频信号生成时传输需要高达6Gsps的高速数据传输速率需要，DAC板卡数据总线采用高速差分接口同FPGA芯片连接，并且为提高硬件设计的通用性，采用标准FMC-HPC接口与Virtex-6FPGA载板上的FPGA芯片的高速差分接口相连接。同时，板上搭载了电源转换芯片TPS54383以及稳压芯片TPS74401，将FMC-HPC接口上引入的3.3V电源转换为DAC板卡工作所需的5V电压，为DAC板卡供电；为保证板卡输入时钟信号的质量，DAC工作所需的外部射频时钟信号由SMA接头引入后直接输入芯片内部；最后，生成的7GHz带宽的DAC射频信号经过SMA接头输出。
DAC芯片包括3个电源，所述3个电源分别是VCCA5、VCCA3和VCCD，其中4.75V≤VCCA5≤5.25V；3.15V≤VCCA3≤3.45V；3.15V≤VCCD≤3.45V；
如图9所示，VCCA5、VCCA3和VCCD的上电顺序分别为VCCA3先于VCCD上电，VCCA5先于VCCA3上电。
本实施例中的电源转换芯片为TPS54383和TPS74401，采用以TPS54383和TPS74401为基础，外部输入直流电源12V(VCC12V_FMC)，通过TPS54383将输入的12V直流电源转换为5V(图8(a)中为VCC5V，作为DA芯片的VCCA5供电)和3.3V(图8(b)中为VCC3V3，作为DA芯片的VCCA3供电)，并且这个3.3V输入电源芯片TPS74401，通过TPS74401连接的R23、R46两个电阻的阻值进行调节，使得TPS74401电源芯片输出3.3V电源作为DA芯片的VCCD供电。FPGA通过发出高电平，来控制电源芯片TPS54383和TPS74401的三个使能端VCC5V-EN-N、VCC3V3_EN-N和VCC-EN-N，分别控制VCCA5、VCCA3和VCCD上电时间，实现图9所示的上电顺序，满足DA芯片EV12DS130对电源供电需求。

Claims (7)

1.一种宽带射频信号生成系统，包括上位机、PCIe总线、FPGA主板、DAC板卡，所述上位机用于生成数字信号并通过PCIe总线将数字信号传送至FPGA主板，所述FPGA主板通过控制逻辑单元将数字信号传输至DAC板卡，其特征在于，所述控制逻辑单元包括：时钟管理模块、数据缓存模块、二级数据缓存模块、数据速率转换模块、初始化配置逻辑模块；
所述时钟管理模块用于接收来自PCIe总线的125MHz时钟信号，并将该125MHz时钟信号分频处理为1路125MHz时钟信号和1路250MHz时钟信号，将1路125MHz时钟信号传输至数据缓存模块，将1路250MHz时钟信号传输至二级数据缓存模块；
所述数据缓存模块用于在125MHz时钟信号的激励下，分4路将数字信号并行传输至二级数据缓存模块中；
所述二级数据缓存模块用于在250MHz时钟信号的激励下，将4路数字信号并行传输至数据速率转换模块中；
所述数据速率转换模块用于对4路数字信号的数据速率进行倍增后，将数据速率倍增后的4路数字信号并行传输至DAC板卡。
2.如权利要求1所述的宽带射频信号生成系统，其特征在于，所述初始化配置逻辑模块，用于对DAC板卡的模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。
3.如权利要求2所述的宽带射频信号生成系统，其特征在于，所述初始化配置逻辑模块分别将模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器连接至FPGA主板的拨码开关上，通过拨码开关对模式寄存器、相位移动寄存器、多路复用寄存器和同步控制寄存器进行配置。
4.如权利要求1所述的宽带射频信号生成系统，其特征在于，所述数据速率转换模块通过调用双倍数据速率转换模块将读取4路数字信号的模式由单倍速率随机存储输出模式转换为双倍传输速模式。
5.如权利要求1所述的宽带射频信号生成系统，其特征在于，所述上位机包括板卡控制模块、参数输入及数据生成模块、波形图绘制模块；所述板卡控制模块用于提供给用户接口以控制DAC板卡状态并将用户生成的射频信号采样数据发送至FPGA主板以正确生成信号，所述参数输入及数据生成模块用于此模块提供给用户可视化的界面以选择需要生成的干扰信号样式以及对应的参数，并根据输入的参数调用MATLAB以完成信号采样数据文件的生成；所述波形图绘制模块用于将用户所设计的干扰信号的时域波形图及频谱图进行绘制，便于用户观察所设计的干扰信号。
6.如权利要求1所述的宽带射频信号生成系统，其特征在于，所述DAC板卡包括DAC芯片、电源转换芯片、稳压芯片和FMC-HPC接口，FMC-HPC接口用于将3.3V电源转换为5V电压，5V电压依次通过稳压芯片、电源转换芯片与DAC芯片电连接；
外部时钟信号通过SMA接头输入DAC芯片内，并通过SMA接头输出DAC视频信号。
7.如权利要求6所述的宽带射频信号生成系统，其特征在于，所述DAC芯片包括3个电源，所述3个电源分别是VCCA5、VCCA3和VCCD，其中4.75V≤VCCA5≤5.25V；3.15V≤VCCA3≤3.45V；3.15V≤VCCD≤3.45V；
所述VCCA5、VCCA3和VCCD的上电顺序分别为VCCA3先于VCCD上电，VCCA5先于VCCA3上电。
CN201810031477.4A 2018-01-12 2018-01-12 一种宽带射频信号生成系统 Active CN108306640B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810031477.4A CN108306640B (zh) 2018-01-12 2018-01-12 一种宽带射频信号生成系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810031477.4A CN108306640B (zh) 2018-01-12 2018-01-12 一种宽带射频信号生成系统

Publications (2)

Publication Number Publication Date
CN108306640A CN108306640A (zh) 2018-07-20
CN108306640B true CN108306640B (zh) 2021-05-14

Family

ID=62868604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810031477.4A Active CN108306640B (zh) 2018-01-12 2018-01-12 一种宽带射频信号生成系统

Country Status (1)

Country Link
CN (1) CN108306640B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636730A (zh) * 2020-12-18 2021-04-09 贵州航天计量测试技术研究所 基于高速dac实现的纳秒级基带脉冲调制信号产生装置
CN114217664A (zh) * 2021-11-11 2022-03-22 中国电子科技集团公司第二十六研究所 一种梳谱传输控制方法、装置及电路
CN117949949B (zh) * 2024-03-26 2024-06-25 长光卫星技术股份有限公司 一种脉冲雷达基带信号采集处理方法、设备及介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523767A (zh) * 2003-02-20 2004-08-25 世代通信（深圳）有限公司 一种中频信号处理方法和电路
US7583212B2 (en) * 2003-12-19 2009-09-01 Broadcom Corporation Reduced noise radio frequency integrated circuit
CN101997544A (zh) * 2009-08-11 2011-03-30 张昌武 频率合成器以及建构该频率合成器的方法
WO2012076450A1 (de) * 2010-12-06 2012-06-14 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten oszillator und einer schaltungsanordnung zur eigenkalibrierung
CN103353725A (zh) * 2013-03-19 2013-10-16 中国科学院声学研究所 采用fpga实现基于pci接口协议的阵列式可扩展数据采集系统
CN104717727A (zh) * 2013-12-13 2015-06-17 中国科学院深圳先进技术研究院 一种射频发射机的数据传输方法
CN205941914U (zh) * 2016-07-22 2017-02-08 中国人民解放军63908部队 中频信号产生模块
CN107370498A (zh) * 2017-01-20 2017-11-21 中国人民解放军火箭军工程大学 一种无人机通信导航对抗装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684654B (zh) * 2012-04-20 2014-12-10 华为技术有限公司 时钟信号发生器
CN103699702A (zh) * 2013-12-25 2014-04-02 北京航天测控技术有限公司 一种超高速数据采集与处理方法、装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523767A (zh) * 2003-02-20 2004-08-25 世代通信（深圳）有限公司 一种中频信号处理方法和电路
US7583212B2 (en) * 2003-12-19 2009-09-01 Broadcom Corporation Reduced noise radio frequency integrated circuit
CN101997544A (zh) * 2009-08-11 2011-03-30 张昌武 频率合成器以及建构该频率合成器的方法
WO2012076450A1 (de) * 2010-12-06 2012-06-14 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten oszillator und einer schaltungsanordnung zur eigenkalibrierung
CN103353725A (zh) * 2013-03-19 2013-10-16 中国科学院声学研究所 采用fpga实现基于pci接口协议的阵列式可扩展数据采集系统
CN104717727A (zh) * 2013-12-13 2015-06-17 中国科学院深圳先进技术研究院 一种射频发射机的数据传输方法
CN205941914U (zh) * 2016-07-22 2017-02-08 中国人民解放军63908部队 中频信号产生模块
CN107370498A (zh) * 2017-01-20 2017-11-21 中国人民解放军火箭军工程大学 一种无人机通信导航对抗装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Markus Weiß等.Integrated 2-b Riemann Pump RF-DAC in GaN Technology for 5G.《IEEE》.2009, *
宽带射频信号的直接产生系统研究;沈锐龙;《中国优秀硕士学位论文全文数据库 信息科技辑》;20150215(第02期);I136-927 *

Also Published As

Publication number Publication date
CN108306640A (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
CN108306640B (zh) 一种宽带射频信号生成系统
CN102386946B (zh) 一种数据传输快速跳频电台
CN101162398A (zh) 一种任意信号发生器
WO2002029817A2 (en) Upscaled clock feeds memory to make parallel waves
CN110113275B (zh) 一种智能化多通道宽带干扰信号产生装置
CN111953320A (zh) 用于图像传感器的高精度同步模数混合信号发生器
CN103532589A (zh) 捷变频信号产生系统及方法
CN104459726A (zh) 一种干扰信号发生器
CN108768390A (zh) 一种基于dds芯片的高精度四通道信号源
CN111090251B (zh) 一种高速测控板卡实现方法及系统
Balakrishnan et al. Design of interfaces between high speed data converters and high performance FPGAs for software defined radio applications
CN103944538A (zh) 一种任意波形发生装置
CN209402499U (zh) 一种基于fpga实现以太网传输多路dac信息的装置
CN215867554U (zh) 一种任意波形发生器底板
CN206440829U (zh) 一种小型化卫星导航信号生成板卡
CN107449986B (zh) 一种多功能虚拟仪器及其数据处理端
CN111240401B (zh) 多通道时钟发生装置
CN207283530U (zh) 链路信号模拟装置及系统
CN203800905U (zh) 一种任意波形发生装置
JP4136601B2 (ja) トランシーバモジュール
CN107563098B (zh) 一种飞机电台软件无线电演示平台
CN112953470A (zh) 一种四通道12GSaps任意波形发生模块及波形发生方法
CN206948363U (zh) 一种数字调制装置
CN219643912U (zh) 一种由手机控制的信号发生器
CN210578427U (zh) 一种三通道频率合成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant