CN209402499U - 一种基于fpga实现以太网传输多路dac信息的装置 - Google Patents

Abstract

本实用新型公开了一种基于FPGA实现以太网传输多路DAC信息的装置，包括晶振、FPGA芯片、八个DAC芯片、以太网PHY芯片、以太网光模块和上位机，其中：FPGA芯片，分别与晶振、八个DAC芯片、以太网PHY芯片和以太网光模块相连接；以太网PHY芯片和以太网光模块，分别与上位机相连接。本实用新型提供了一种基于FPGA实现以太网传输多路DAC信息的装置，其能够将上位机产生的多路DAC数据信息，通过以太网电口或光口，经由FPGA芯片，远距离传输给DAC芯片上，有利于广泛地应用，具有重大的生产实践意义。

Description

一种基于FPGA实现以太网传输多路DAC信息的装置

技术领域

本实用新型涉及通信传输技术领域，特别是涉及一种基于FPGA实现以太网传输多路DAC信息的装置。

背景技术

DAC是数字模拟转换器，是一种将数字信号转换为模拟信号的器件。目前，DAC芯片适用于工业控制应用，高速DAC被广泛应用在无线通信，有线通信和电子测试仪器中，包括商业和军事通信中的高频复杂波形生成、无线基础设施、自动测试设备(ATE)以及雷达和军用干扰电子产品。

对于DAC芯片，其具有的传输接口包括并行数据接口、I2C接口、SPI接口、JESD204B接口等。其中，SPI接口(串行外设接口)由于线路简单，传输速率适中而获得了广泛的应用。随着高速DAC转换器应用越来越广泛，快速、大数据量的远程信息传输的重要性日益提高。

但是，目前还没有一种技术，能够将上位机产生的多路DAC数据信息，远距离传输给DAC芯片上。

实用新型内容

有鉴于此，本实用新型的目的是提供一种基于FPGA实现以太网传输多路DAC信息的装置，其能够将上位机产生的多路DAC数据信息，通过以太网电口或光口，经由FPGA芯片，远距离传输给DAC芯片上，有利于广泛地应用，具有重大的生产实践意义。

为此，本实用新型提供了一种基于FPGA实现以太网传输多路DAC信息的装置，包括晶振、FPGA芯片、八个DAC芯片、以太网PHY芯片、以太网光模块和上位机，其中：

FPGA芯片，分别与晶振、八个DAC芯片、以太网PHY芯片和以太网光模块相连接；

以太网PHY芯片和以太网光模块，分别与上位机相连接。

其中，上位机，用于生成多路DAC数据信息，然后分别通过以太网PHY芯片和以太网光模块发送给FPGA芯片；

以太网PHY芯片，用于接收上位机发来的所述多路DAC数据信息，然后发送给FPGA芯片；

以太网光模块，用于接收上位机发来的所述多路DAC数据信息，然后发送给FPGA芯片；

FPGA芯片，用于接收以太网PHY芯片和以太网光模块发来的所述多路DAC数据信息，然后分别发送给八个DAC芯片；

晶振，用于为FPGA芯片提供时钟信号；

DAC芯片，用于接收FPGA芯片发来的DAC数据信息，然后进行数字信号和模拟信号的转换操作。

其中，所述FPGA芯片，通过SPI接口与DAC芯片相连接；

所述FPGA芯片，通过GMII接口与以太网PHY芯片相连接；

所述FPGA芯片，通过高速GTP收发器接口与以太网光模块相连接。

其中，上位机通过以太网电口与以太网PHY芯片相连接；

上位机通过以太网光口与以太网光模块相连接。

其中，以太网PHY芯片，通过双绞线与上位机具有的太网电口相连接；

以太网光模块，通过光纤与上位机具有的以太网光口相连接。

其中，所述FPGA芯片包括：八个SPI接口处理电路、数据存储转发电路、Block RAM电路、以太网数据帧处理电路、以太网电口处理电路、以太网光口处理电路和时钟管理电路，其中：

数据存储转发电路，分别与时钟管理电路、八个SPI接口处理电路、以太网数据帧处理电路和Block RAM电路相连接；

以太网数据帧处理电路，分别与以太网电口处理电路和以太网光口处理电路相连接。

由以上本实用新型提供的技术方案可见，与现有技术相比较，本实用新型提供了一种基于FPGA实现以太网传输多路DAC信息的装置，其能够将上位机产生的多路DAC数据信息，通过以太网电口或光口，经由FPGA芯片，远距离传输给DAC芯片上，有利于广泛地应用，具有重大的生产实践意义。

此外，对于实用新型提供的基于FPGA实现以太网传输多路DAC信息的装置，其相对于现有技术，通过在FPGA中完成利用专用芯片才能实现的功能，设计灵活、运行稳定可靠、操作简单、维护方便，达到了设计要求。

附图说明

图1为本实用新型提供的一种基于FPGA实现以太网传输多路DAC信息的装置的硬件及主要信号线连接示意图；

图2为本实用新型提供的一种基于FPGA实现以太网传输多路DAC信息的装置中FPGA内部功能模块的连接示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和实施方式对本实用新型作进一步的详细说明。

参见图1、图2，本实用新型提供了一种基于FPGA实现以太网传输多路DAC信息的装置，包括晶振(即晶体振荡器)、FPGA(现场可编程门阵列)芯片、八个DAC(数字模拟转换器)芯片、以太网PHY(物理接口收发器)芯片、以太网光模块和上位机(PC计算机)，其中：

FPGA芯片，分别与晶振、八个DAC芯片、以太网PHY芯片和以太网光模块相连接；

以太网PHY芯片和以太网光模块，分别与上位机相连接。

在本实用新型中，上位机，用于生成(具体可以通过软件)多路(具体为八路)DAC数据信息，然后分别通过以太网PHY芯片和以太网光模块发送给FPGA芯片；具体为：上位机，通过以太网电口和光口与FPGA芯片相连，完成DAC转换器数据(即DAC数据信息)的生成和电路管理控制，上位机可以同时实现装置电路状态的管理和控制。也就是说，所述上位机可以实现对多路高速DAC的数据生成和管理。

以太网PHY芯片，用于接收上位机发来的所述多路(具体为八路)DAC数据信息，然后发送给FPGA芯片；也就是说，完成千兆以太网电口信号的产生、发送和接收；

以太网光模块，用于接收上位机发来的所述多路(具体为八路)DAC数据信息，然后发送给FPGA芯片；也就是说，完成千兆以太网光口信号的产生、发送和接收；

FPGA芯片，用于接收以太网PHY芯片和以太网光模块发来的所述多路(具体为八路)DAC数据信息，然后分别发送给八个DAC(数字模拟转换器)芯片；具体为，FPGA芯片主要通过以太网接口(包括电口和光口)接收上位机发送的DAC数据信息并进行处理，同时完成以太网接口和DAC芯片的SPI接口之间的数据转换；

晶振，用于为FPGA芯片提供时钟信号，例如提供125MHz的高精度低抖动的时钟信号，然后发送给FPGA芯片；

DAC(数字模拟转换器)芯片，用于接收FPGA芯片发来的DAC数据信息，然后进行数字信号和模拟信号的转换操作。

具体实现上，所述FPGA芯片，通过SPI接口(串行外设接口)与DAC芯片相连接；

所述FPGA芯片，通过GMII接口(千兆媒体独立接口)与以太网PHY芯片相连接；

所述FPGA芯片，通过高速GTP收发器(即吉比特收发器，是FPGA的高速串行收发器)接口与以太网光模块相连接；

具体实现上，上位机通过以太网电口与以太网PHY芯片相连接；

上位机通过以太网光口与以太网光模块相连接。

具体实现上，以太网PHY芯片，通过双绞线与上位机具有的太网电口相连接；

以太网光模块，通过光纤与上位机具有的以太网光口相连接。

在本实用新型中，具体实现上，所述FPGA芯片，可以采用Xilinx(赛灵思)公司生产的型号为XC6SLX25T-FGG484的FPGA芯片。

在本实用新型中，具体实现上，所述DAC芯片，可以采用TI公司的生产的型号为DAC8771的DAC芯片。

在本实用新型中，具体实现上，参见图2所示，所述FPGA芯片包括：八个SPI接口处理电路、数据存储转发电路、Block RAM(块随机存储器)电路、以太网数据帧处理电路、以太网电口处理电路、以太网光口处理电路和时钟管理电路，其中：

数据存储转发电路，分别与时钟管理电路、八个SPI接口处理电路、以太网数据帧处理电路和Block RAM电路相连接；

以太网数据帧处理电路，分别与以太网电口处理电路和以太网光口处理电路相连接。

具体实现上，时钟管理电路，用于输入125MHz时钟，以及输出125MHz的参考时钟和可变SPI接口时钟。该时钟管理电路通过调用FPGA IP核实现。输入125MHz时钟，利用锁相环、时钟分频电路输出125MHz参考时钟、可变SPI接口时钟。其中，125MHz参考时钟送给以太网数据帧处理电路使用，而可变SPI接口时钟通过FPGA的时钟管脚，发送给多路DAC芯片使用。

以太网电口处理电路，用于接收以太网PHY芯片发来的千兆以太网数据帧，并通过GMII接口与以太网PHY芯片通信。也就是说，用于对以太网PHY芯片进行配置，接收以太网GMII接口数据，实现与以太网PHY芯片之间的数据收发。

以太网光口处理电路，用于接收以太网光模块发来的千兆以太网数据帧，并与以太网光模块实现高速串行数据通信。即通过GTP收发器接口(即GTP高速接口单元)与以太网光模块，实现高速串行数据通信。

需要说明的是，以太网光口处理电路通过GTP收发器接口与以太网光模块连接，实现高速串行数据通信。GTP收发器接口(即GTP高速接口单元)能够完成125MHz以太网并行数据和1.25GHz高速串行数据的转换，实现千兆以太网物理层的8B10B编解码处理，实现在数据帧添加K27.7(FB)帧头和K29.7(FD)帧尾字符，并具有在数据帧之间添加K28.5(BC)等特殊字符的功能。

以太网数据帧处理电路，用于对以太网电口处理电路和以太网光口处理电路发来的数据信息(即是以太网数据格式的DAC数据信息)，完成以太网数据的成帧和解帧处理，可以实现MAC数据帧的解帧，根据UDP(用户数据报)和IP(互联网协议地址)协议进行数据帧的拆包处理，得到上位机生成的DAC数据信息，然后发送给数据存储转发电路，同时可以将数据打包成UDP数据包和以太网MAC帧，发送给上位机。

数据存储转发电路，用于接收以太网数据帧处理电路发来的上位机生成的DAC数据信息，然后进行DAC数据的存储，并转发给八个SPI接口处理电路，即进行数据的存储和调用转发控制，具体为：用于对以太网数据帧处理电路发来的多路(具体为八路)高速DAC数据信息进行缓存和调用。数据存储转发电路的存储空间分为四个区域，每个区域空间为224k比特，可以连续保存14K组数据。采用双端口RAM方式，调用FPGA内部IP核实现存储数据的写入和读取操作。

SPI接口处理电路，按照SPI(串行外设接口)协议，用于接收数据存储转发电路发来的DAC数据信息，实现与外部的DAC芯片的SPI接口之间的数据接收和发送处理，同时实现DAC芯片管理寄存器的参数设置。

Block RAM电路，用于读取数据存储转发电路发来的DAC数据信息，实现数据的存储，即利用FPGA内部的Block RAM(块随机存储器)资源，来实现数据的存储。

基于以上技术方案可知，对于本实用新型提供的一种基于FPGA实现以太网传输多路DAC信息的装置，可以用于实现通过以太网，传输多路DAC数据信息，利用FPGA丰富的逻辑资源和IO接口资源，替代现有的专用芯片，来实现以太网传送DAC数据信息，数据处理能力大大增强，同时增强了应用的灵活性。

综上所述，与现有技术相比较，本实用新型提供的一种基于FPGA实现以太网传输多路DAC信息的装置，其能够将上位机产生的多路DAC数据信息，通过以太网电口或光口，经由FPGA芯片，远距离传输给DAC芯片上，有利于广泛地应用，具有重大的生产实践意义。

此外，对于实用新型提供的基于FPGA实现以太网传输多路DAC信息的装置，其相对于现有技术，通过在FPGA中完成利用专用芯片才能实现的功能，设计灵活、运行稳定可靠、操作简单、维护方便，达到了设计要求。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (6)

1.一种基于FPGA实现以太网传输多路DAC信息的装置，其特征在于，包括晶振、FPGA芯片、八个DAC芯片、以太网PHY芯片、以太网光模块和上位机，其中：

FPGA芯片，分别与晶振、八个DAC芯片、以太网PHY芯片和以太网光模块相连接；

以太网PHY芯片和以太网光模块，分别与上位机相连接。

2.如权利要求1所述的基于FPGA实现以太网传输多路DAC信息的装置，其特征在于，上位机，用于生成多路DAC数据信息，然后分别通过以太网PHY芯片和以太网光模块发送给FPGA芯片；

以太网PHY芯片，用于接收上位机发来的所述多路DAC数据信息，然后发送给FPGA芯片；

以太网光模块，用于接收上位机发来的所述多路DAC数据信息，然后发送给FPGA芯片；

FPGA芯片，用于接收以太网PHY芯片和以太网光模块发来的所述多路DAC数据信息，然后分别发送给八个DAC芯片；

晶振，用于为FPGA芯片提供时钟信号；

DAC芯片，用于接收FPGA芯片发来的DAC数据信息，然后进行数字信号和模拟信号的转换操作。

3.如权利要求1所述的基于FPGA实现以太网传输多路DAC信息的装置，其特征在于，所述FPGA芯片，通过SPI接口与DAC芯片相连接；

所述FPGA芯片，通过GMII接口与以太网PHY芯片相连接；

所述FPGA芯片，通过高速GTP收发器接口与以太网光模块相连接。

4.如权利要求1所述的基于FPGA实现以太网传输多路DAC信息的装置，其特征在于，上位机通过以太网电口与以太网PHY芯片相连接；

上位机通过以太网光口与以太网光模块相连接。

5.如权利要求4所述的基于FPGA实现以太网传输多路DAC信息的装置，其特征在于，以太网PHY芯片，通过双绞线与上位机具有的太网电口相连接；

以太网光模块，通过光纤与上位机具有的以太网光口相连接。

6.如权利要求1至5中任一项所述的基于FPGA实现以太网传输多路DAC信息的装置，其特征在于，所述FPGA芯片包括：八个SPI接口处理电路、数据存储转发电路、Block RAM电路、以太网数据帧处理电路、以太网电口处理电路、以太网光口处理电路和时钟管理电路，其中：

数据存储转发电路，分别与时钟管理电路、八个SPI接口处理电路、以太网数据帧处理电路和Block RAM电路相连接；

以太网数据帧处理电路，分别与以太网电口处理电路和以太网光口处理电路相连接。