CN102611529A - 双绞线上实现百米以上无误码传输的方法 - Google Patents

Abstract

本发明涉及一种双绞线上实现百米以上无误码传输的方法，其特征在于：在使用双绞线作为传输媒介的数据传输系统中，使用千兆以太网PHY芯片作为物理底层，采用FPGA作为协议处理器，将上层CPRI协议的基本帧长度从16变成40，每个基本帧的帧头控制字部分由2个字节改为4个字节，然后每128个基本帧组成一个超帧，以伪装成IEEE802.3数据包实现数据传输系统中主控端与客户端的数据传输。本发明利用PHY芯片实现抗干扰能力强，传输距离远的脉冲幅度调制(PAM-5)的编码，在CAT-5双绞线上实现百米以上的无误码传输。

Description

双绞线上实现百米以上无误码传输的方法

技术领域

本发明涉及通信技术领域，特别是一种双绞线上实现百米以上无误码传输的方法。 

背景技术

以太网双绞线的布线资源随着有线互联网的不断发展，至今已经如同电话线一般普及，但光纤资源在一些比较早期的社区建筑物内并没有预先布置，使得多业务无线覆盖系统的布局受到很多限制，需要增加光纤布线的投入，减缓了布网速度并提高了布网成本。而利用已经布局完成的备用以太网双绞线资源，可以在不做大的修改就能实现多种无线通讯的信号覆盖。即能迅速组网，又能合理利用其备用的资源，减少资源浪费。然而传统的serdes+驱动增强芯片放大传输信号来满足远距离传输，1是产品因为阻抗匹配等问题，其生产一致性比较差，生产成本高；2是产品的性能也无法满足百米的千兆无误码传输要求。

发明内容

本发明的目的是提供一种双绞线上实现百米以上无误码传输的方法。

本发明采用以下方案实现：一种双绞线上实现百米以上无误码传输的方法，其特征在于：在使用双绞线作为传输媒介的数据传输系统中，使用千兆以太网PHY芯片作为物理底层，采用FPGA作为协议处理器，将上层CPRI协议的基本帧长度从16变成40个字节，每个基本帧的帧头控制字部分由2个字节改为4个字节，然后每128个基本帧组成一个超帧，以伪装成IEEE802.3数据包实现数据传输系统中主控端与客户端的数据传输。

在本发明一实施例中，进一步包括将系统的工作基准时钟修改成符合IEEE802.3标准的结构。

在本发明一实施例中，还包括客户端的时钟恢复与同步，通过独立的时钟芯片将PHY从接收数据中恢复出一个稳定的时钟作为参考，控制压控晶振输出相位一致的时钟，并且通过分频器输出各种频率的同源时钟信号，驱动客户端系统中的各个组成部分。             

在本发明一实施例中，所述的协议处理器和PHY芯片之间采用SGMII或者GMII接口连接。                                                                                                                                                                                                                                                                                        

在本发明一实施例中，还包括对所述PHY芯片的供电电路进行独立分割。

本发明利用PHY芯片实现抗干扰能力强，传输距离远的脉冲幅度调制(PAM-5)的编码，在CAT-5双绞线上实现百米以上的无误码传输。

附图说明

图1是本发明系统架构原理框图。

图2是802.3以太网帧结构示意图。

图3是CPRI协议的数据包结构示意图。

图4是CPRI伪装成IEEE802.3数据包的结构示意图。

图5是图1中近端机时钟电路原理示意图。

图6是图1中主控端时钟电路原理示意图。

图7是图1中客户端时钟电路原理示意图。 

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

本实施例提供一种双绞线上实现百米以上无误码传输的方法，在使用双绞线作为传输媒介的数据传输系统中，使用千兆以太网PHY芯片作为物理底层，采用FPGA作为协议处理器，将上层CPRI协议的基本帧长度从16变成40个字节，每个基本帧的帧头控制字部分由2个字节改为4个字节，然后每128个基本帧组成一个超帧，以伪装成IEEE802.3数据包实现数据传输系统中主控端与客户端的数据传输。

千兆PHY芯片目前不论从技术，生产工艺还是成本上都已经发展的相当成熟，用于双绞线做无误码传输非常合适。又由于PAM-5编码，使得千兆数据的传输实际产生的信号变化速率只有125MHz左右，对线缆的阻抗匹配，抗干扰设计都大大的简化，PAM-5编码，区别于4B/5B串行编码，每一个时钟周期只存在两种可能电平，只能表示0和1。PAM-5编码是一种5电平编码方式，每一个时钟周期可能存在5种电平，可以传输2个比特的有效数据。再加上4对线同时传输，所以能把时钟速率降低到125MHz。而信号在传输线上传输的衰减强度与信号的频率关系非常密切，频率越高衰减越厉害，传输距离就越短。这就是为什么千兆PHY能在普通双绞线上轻松完成百米无误码传输的主要原因。请参照图1，图1是本发明系统架构原理框图，图中主控端采用VSC8634芯片，而客户端采用VSC8641芯片，前者是一颗4通道PHY芯片，可以有效减小PCB面积，提高集成度，降低成本。而客户端采用的是一颗单通道PHY芯片，因为客户端只需要一个通道即可。而协议处理器，主控单元采用的是lattice ECP3 70EA FPGA，客户端则使用Xilinx Spartan 6系列的FPGA。FPGA的主要工作就是完成符合IEEE802.3协议标准的系统传输数据包的生成，并连接控制PHY工作，还有就是完成一些数字信号的处理工作。

本发明协议处理使用一块FPGA芯片编程实现，协议架构根据CPRI协议修改成符合GMII接口标准的结构。PHY芯片的传输接口是根据IEEE802.3协议定制的，通过比对IEEE802.3数据包结构（如图2所示）和CPRI协议数据包结构（如图3所示，图中W表示一个基本帧的长度，W=0的部分用于放置控制字；Y表示宽度，Y值可以根据传输速率1、2、4可变，一般取2；X是一个超帧中的基本帧个数，一个超帧包含256个基本帧；Z是超帧的统计个数，150个超帧组成一个射频帧）可知，CPRI协议数据包是不能直接被PHY芯片所接受，为了让PHY芯片能识别FPGA所发出的数据包，就需要将原来的CPRI协议数据包结构做一定的修改，以符合PHY芯片的传输规则。PHY芯片是IEEE802.3协议中的最底层部分，IEEE802.3协议中，只识别前导码，用于定位和恢复数据，同时为了满足CPRI协议所传输的IQ数据具有周期性的特点，本发明将CPRI协议的基本帧长度从16变成40，每个基本帧的帧头控制字部分由2个字节改为4个字节，因为千兆PHY做串并转换同步的时候需要多个连续的8’h55标志符（该标志符为：8位的一个数据用16进制描述，其内容是55）来定位。然后每128个基本帧组成一个超帧。而这个超帧就是一个伪装的IEEE802.3数据包。伪装后的数据包结构如图4所示，其中，协议控制字部分容量相比CPRI标准协议扩大了一倍，原因就是千兆PHY的串并转换过程中需要更多的同步特征码来定位。这样每一个超帧，必须使用3个以上的8’h55标志符。DATA部分则是有效传输数据，主要用于传输IQ数据以及其他类型的数据。最后是12个idle标志字节。因为IEEE802.3协议中规定，每个数据包之间至少需要12个字节的间隔时间。所以我们在每一个超帧的最后12字节作为无效数据标志。以上128个这样的基本帧组成一个超帧，也就是伪装的IEEE802.3数据包。要是说明的是，本发明的这个传输结构主要用于服务IQ数据的传输，而IQ数据是实时数据流，传输延时要求很高，所以需要除了超帧最后一个基本帧的最后12个字节不能传输数据外，其他基本帧的最后12个字节也不能用于传输IQ数据。

这里值得一提的是，在IEEE802.3协议中，千兆PHY的基准工作频率是125MHz，而CPRI协议中，千兆速率传输的工作时钟是122.88MHz。因此需要将CPRI数据包格式和工作基准时钟修改成符合IEEE802.3标准的结构。图5至图7分别近端机、主控端、客户端的时钟电路示意图，因为是用在通讯系统上，对时钟的频率，相噪，抖动等非常敏感，需要使用一颗专门的时钟芯片来处理这个问题。本发明客户端的时钟芯片将PHY从接收数据中恢复出一个稳定的时钟作为参考，控制压控晶振输出相位一致的时钟。并且通过分频器输出各种频率的同源时钟信号，驱动该客户端系统中的各个组成部分。

此外，还需注意的是：PCB设计时对串行走线部分需要做好抗干扰以及阻抗匹配工作。抗干扰主要就是对信号线做包地处理，并对PHY芯片的供电电路进行独立分割，降低电源噪声。阻抗匹配主要是差分线对做等长处理，以及线宽符合传输阻抗。

本发明不仅在CAT-5双绞线上实现百米以上的无误码传输，而且利用已有的以太网传输线布线资源，布局多业务无线覆盖系统。多业务包括，WCDM、GSM、TDSCDMA、CDMA数字蜂窝通讯系统信号覆盖，WIFI热点信号覆盖等。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。 

Claims (5)

1.一种双绞线上实现百米以上无误码传输的方法，其特征在于：在使用双绞线作为传输媒介的数据传输系统中，使用千兆以太网PHY芯片作为物理底层，采用FPGA作为协议处理器，将上层CPRI协议的基本帧长度从16变成40个字节，每个基本帧的帧头控制字部分由2个字节改为4个字节，然后每128个基本帧组成一个超帧，以伪装成IEEE802.3数据包实现数据传输系统中主控端与客户端的数据传输。

2.根据权利要求1所述的双绞线上实现百米以上无误码传输的方法，其特征在于：进一步包括将系统的工作基准时钟修改成符合IEEE802.3标准的结构。

3.根据权利要求2 所述的双绞线上实现百米以上无误码传输的方法，其特征在于：还包括客户端的时钟恢复与同步，通过独立的时钟芯片将PHY从接收数据中恢复出一个稳定的时钟作为参考，控制压控晶振输出相位一致的时钟，并且通过分频器输出各种频率的同源时钟信号，驱动客户端系统中的各个组成部分。            

4.根据权利要求1所述的双绞线上实现百米以上无误码传输的方法，其特征在于：所述的协议处理器和PHY芯片之间采用SGMII或者GMII接口连接。                

5.根据权利要求1所述的双绞线上实现百米以上无误码传输的方法，其特征在于：还包括对所述PHY芯片的供电电路进行独立分割。

Images