CN101247125B - 可动态配置自重构流水线模数转换器 - Google Patents

Abstract

本发明公开了一种可动态配置自重构流水线模数转换器，包括重构配置控制电路、采样保持电路、可控流水线电路和延时校正电路。可控流水线电路包括6～11级转换器，根据来自重构配置控制电路的控制信号，对分辨率位数进行配置和重构，并对采样保持电路送来的电压值进行分级量化，输出相应位数的数字信号，传送给延时校正电路。根据输入信号的频率范围以及应用场合的需要，通过重构控制信号自动地配置和重构出模数转换器的采样频率大小及分辨率位数，将没有用到的模块自动关断；当输入信号分别处于几个不同频段范围、遵循不同协议时，本发明可代替多个传统的模数转换器将模拟信号转换成数字信号，提高了电路的可重用性，并有利于芯片面积的减小及功耗的降低。

Description

可动态配置自重构流水线模数转换器

技术领域

本发明属于集成电路技术领域，具体涉及一种可动态配置自重构流水线模数转换器，它尤其适用于通信领域。

背景技术

模数转换器广泛应用于仪表、信号检测与处理、图像处理、多媒体和通信等领域，几乎所有的与模拟信号相关的电子产品中都可以看到它的身影。不同的领域对模数转换器的性能要求不同，因此模数转换器的结构也相应的不同。对于模数转换器的设计而言，速度、精度及功耗是主要考虑的几个因素；但是这三者也是互相制约的，它们之间存在着折衷。由于流水线结构模数转换器在芯片面积、速度、精度、功耗以及设计效率等方面得到了很好的折衷，因此在对模数转换器速度及精度要求较高的通信领域得到了广泛的应用。

目前大多数的流水线模数转换器都是以恒定的采样频率和恒定的分辨率工作的，也即在某种特定输入频率情况下以一种不变的模式工作；这对于那些存在多种频段输入信号的应用场合来说，就相应的需要多种采样频率及分辨率不同的模数转换器来配合使用。例如在无线局域网应用领域，存在不同的协议标准如IEEE 802.11a、IEEE 802.11b、IEEE 802.11g等，它们所允许的输入信号频率范围、调制技术、数据传输率等都存在着很大的不同，相应地对模数转换器采样频率及分辨率的要求也都是不一样的；为了兼容这些标准，一个多标准收发器也就相应地需要多个不同的模数转换器。如Alireza Shirvani，Derek Cheung，Randy Tsang，Shafiq Jamal，ThomasCho，Xiaodong Jin，Yonghua Song等在IEEE 2006Custom Intergrated CircuitsConference(CICC)上发表的“A dual-band triple-mode SoC for 802.11a/b/gEmbedded WLAN in 90nm CMOS”(一个用于802.11a/b/g嵌入式无线局域网的90nm CMOS双波段三重模式Soc芯片)，它针对2.4GHz和5GHz两个不同频段范围，采用了两个模数转换器。虽然采用两个模数转换器可以很好的解决2.4GHz和5GHz频段信号的兼容问题，但这也带来了问题：不仅造成芯片面积的增加，而且在数据传输率不同时将会引起没有必要的功耗；当随着频段数目增加，不是两个，而是多个时，就需要更多数目的模数转换器，这将造成SOC芯片面积的增加以及功耗的增加。

发明内容

本发明的目的是为了提供一种可动态配置自重构流水线模数转换器，该模数转换器可以根据输入信号的频率范围以及应用场合的不同，动态地配置和重构模数转换器采样频率的大小以及分辨率的位数，同时可以降低功耗。

本发明提供的可动态配置自重构流水线模数转换器，其特征在于：它包括重构配置控制电路、第一采样保持电路、可控流水线电路和延时校正电路；

重构配置控制电路根据接收的重构控制信号及时钟信号对流水线模数转换器的采样频率大小及分辨率位数进行动态配置和重构，产生一组非交叠时钟信号和一组控制信号，并分别传送给第一采样保持电路、可控流水线电路和延时校正电路；

第一采样保持电路接收外部输入的待转换的模拟信号，利用重构配置控制电路提供的非交叠时钟信号，对输入的待转换的模拟信号进行采样并保持半个周期，并将保持的电压值送给可控流水线电路，第一采样保持电路根据重构配置控制电路提供的控制信号，处于工作或关断状态；

可控流水线电路包括i-1级转换器及i-5个开关，其中，7≤i≤12，它根据来自重构配置控制电路的控制信号，实现6～i位共i-5种不同位数分辨率的配置和重构；

第1级转换器根据重构配置控制电路提供的非交叠时钟信号对接收到的第一采样保持电路的采样保持值进行量化，产生一组送给延时校正电路的带有冗余位的数字信号和一个送给下一级转换器的余量增益信号；第1级转换器根据重构配置控制电路提供的控制信号，处于工作或关断状态；

第2级转换器至第i-2级转换器的结构和功能同第1级转换器相同，它们根据重构配置控制电路提供的非交叠时钟信号对接收到的前面一级转换器的余量增益信号进行量化，产生一组送给延时校正电路的带有冗余位的数字信号和一个送给下一级转换器的余量增益信号；第2级转换器～第i-5级转换器根据重构配置控制电路提供的控制信号接收来自第一采样保持电路的模拟信号或者前面一级转换器送来的模拟信号；第2级转换器～第i-2级转换器根据重构配置控制电路提供的控制信号，处于工作或关断状态；

第i-1级转换器为一个全并行的模数转换器，其根据重构配置控制电路提供的非交叠时钟信号对接收到的前面一级转换器的余量增益信号进行量化，产生一组送给延时校正电路的不带有冗余位的数字信号；第i-1级转换器根据重构配置控制电路提供的控制信号，处于工作或关断状态；

当i＝12，即控制信号配置和重构12位分辨率时，第一采样保持电路送来的模拟信号经开关S1直接送给第1级转换器，同时断开开关S2～S7，第1级转换器转换完成之后产生一组送给延时校正电路的数字信号，同时产生一个余量增益信号送给下一级转换器作为其输入信号，以此类推，直至第11级转换器转换完成；当控制信号配置和重构11位分辨率时，第一采样保持电路送来的模拟信号经开关S2直接送给第2级转换器，同时断开S1、S3～S7，并使第1级转换器处于不工作状态，第2级转换器对输入的模拟信号进行转换产生一组数字信号，同时产生一个余量增益信号送给下一级转换器作为其输入信号，以此类推，直至第11级转换器转换完成；当控制信号配置和重构10位分辨率时，则把第一采样保持电路送来的模拟信号经开关S3直接送给第3级转换器进行转换，同时断开S1、S2、S4～S7，并使第1级转换器和第2级转换器处于不工作状态；当控制信号配置和重构9位分辨率时，则把第一采样保持电路送来的模拟信号经开关S4直接送给第4级转换器进行转换，同时断开S1～S3、S5～S7，并使第1级转换器～第3级转换器处于不工作状态；当控制信号配置和重构8位分辨率时，则把第一采样保持电路送来的模拟信号经开关S5直接送给第5级转换器进行转换，同时断开S1～S4、S6、S7，并使第1级转换器～第4级转换器处于不工作状态；当控制信号配置和重构7位分辨率时，则把第一采样保持电路送来的模拟信号经开关S6直接送给第6级转换器进行转换，同时断开S1～S5、S7，并使第1级转换器～第5级转换器处于不工作状态；当控制信号配置和重构6位分辨率时，则把第一采样保持电路送来的模拟信号经开关S7直接送给第7级转换器进行转换，同时断开S1～S6，并使第1级转换器～第6级转换器处于不工作状态；

当i为11至7中的任一个值时，可控流水线电路的分辨率位数的具体配置和重构情况按i取值为12时的具体配置和重构情况类推；

延时校正电路接收来自重构配置控制电路的非交叠时钟信号及来自可控流水线电路的数字信号，对可控流水线电路中各级转换器输出的带冗余位的数字信号进行延时并进行校正，输出一组相应位数的数字信号。

本发明具有很大的动态配置自重构性，所谓动态配置是指本发明的采样频率大小和分辨率位数可以在重构控制信号的作用下自动地进行配置；所谓自重构性是指本发明的分辨率位数可以通过重构配置控制电路产生的控制信号来有选择的进行重构，并可以降低功耗。本发明的优越性就在于，可以使几个处于不同频段范围、遵循不同协议标准的模拟信号使用同一个模数转换器就可以将其转换为数字信号，并且采样频率大小和分辨率位数可以通过重构配置控制信号来动态地配置和重构，此外在整个模数转换完成之后，还可以通过重构配置控制信号来自动地关断模数转换器，以降低功耗。在多个输入频段范围应用场合下，本发明与每个频段用一个模数转换器的实现方式相比，可以有效地减小SoC芯片的面积及功耗。

附图说明

图1为本发明可动态配置自重构流水线模数转换器的结构示意图；

图2为图1中重构配置控制电路的结构示意图；

图3为图1中单级转换器的结构示意图；

图4为本发明可动态配置自重构流水线模数转换器的应用实例图。

具体实施方式

下面结合附图和实例对本发明作进一步详细的说明。

可动态配置自重构流水线模数转换器的采样频率和分辨率位数可以根据输入信号的频率范围以及应用场合的不同，通过重构控制信号C1来动态地配置和重构。如图1所示，本发明模数转换器包括重构配置控制电路1、第一采样保持电路2、可控流水线电路3和延时校正电路4。该模数转换器首先在重构控制信号C1的作用下，结合时钟信号C2通过重构配置控制电路1产生一组非交叠时钟信号作为整个模数转换器的采样频率及时钟信号，同时产生一组控制信号来对模数转换器的分辨率位数(6～i位，其中i可以取12、11、......、7等值)进行配置和重构，之后第一采样保持电路2按照所配置的采样频率对输入的模拟信号C3进行采样，并将其采样结果送给可控流水线电路3，可控流水线电路3按照配置重构之后的时钟信号及分辨率位数对输入模拟信号进行转换，其转换结果经延时校正电路4进行延时对齐及数字校正之后，产生相应位数的数字信号D1输出。下面对可动态配置自重构流水线模数转换器中的各部分模块作进一步详细的说明。

重构配置控制电路1的输入信号为来自系统外部的重构控制信号C1及时钟信号C2；根据重构控制信号C1和时钟信号C2，重构配置控制电路1对流水线模数转换器的采样频率大小及分辨率位数进行动态配置和重构，产生了一组非交叠时钟信号和一组控制信号，并分别传送给第一采样保持电路2、可控流水线电路3和延时校正电路4，作为它们的时钟信号及控制信号。在不同的输入信号频率范围及应用场合下，重构配置控制电路1可以产生不同频率的非交叠时钟信号及不同的控制信号，从而来实现对模数转换器的采样频率及分辨率位数的动态配置和重构。

第一采样保持电路2接收外部输入的待转换的模拟信号C3，以及来自重构配置控制电路1的非交叠时钟信号和控制信号，其主要功能是对输入的待转换模拟信号C3进行采样并保持半个时钟周期，并将保持的电压值送给可控流水线电路3，也即将连续变化的模拟信号C3离散化。来自重构配置控制电路1的非交叠时钟信号控制第一采样保持电路2对输入模拟信号C3进行采样的频率。而来自重构配置控制电路1的控制信号则控制第一采样保持电路2的工作状态，正常工作时，第一采样保持电路2在时钟信号为高(或者低)电平时对模拟信号C3进行采样，在时钟信号为低(或者高)电平时将采样值保持半个时钟周期；当控制信号有效时，第一采样保持电路2处于不工作并关断状态，以节省功耗。

可控流水线电路3的输入信号为来自第一采样保持电路2的模拟电压值及来自重构配置控制电路1的非交叠时钟信号和控制信号，其主要功能是根据来自重构配置控制电路1的控制信号，通过控制电路中相应模块的工作状态，从而对流水线模数转换器的分辨率位数进行配置和重构，之后按照所配置的分辨率位数对第一采样保持电路2送来的电压值进行分级量化，输出相应位数的数字信号，并传送给延时校正电路4。

可控流水线电路3包括i-1级转换器，并对应设置i-5个开关，其中，i的取值范围为7～12。i取12时，可控流水线电路3可以实现6～12位共7种不同分辨率位数的配置和重构；当i取11时，可控流水线电路3可以实现6～11位共6种不同分辨率位数的配置和重构；当i取10时，可控流水线电路3可以实现6～10位共5种不同分辨率位数的配置和重构；当i取9时，可控流水线电路3可以实现6～9位共4种不同分辨率位数的配置和重构；当i取8时，可控流水线电路3可以实现6～8位共3种不同分辨率位数的配置和重构；当i取7时，可控流水线电路3可以实现6位、7位共2种不同分辨率位数的配置和重构。

下面以i取12为例说明可控流水线电路3的具体构成。如图1所示，可控流水线电路3包括第1级转换器3A、第2级转换器3B、......、第7级转换器3G、......、第10级转换器3J、第11级转换器3K以及开关S1、S2、......、S7。

第1级转换器3A的输入信号为来自重构配置控制电路1的非交叠时钟信号和控制信号以及来自第一采样保持电路2的采样保持值，其主要功能是对输入的采样保持值进行量化，产生一组送给延时校正电路4的带有冗余位的数字信号，同时产生一个送给下一级转换器的余量增益信号。来自重构配置控制电路1的控制信号控制第1级转换器的工作状态，正常工作时，第1级转换器直接对经开关送来的输入模拟信号进行量化，并将其输出送给相应的下一级电路；当控制信号有效时，第1级转换器处于不工作并关断状态，以节省功耗。

第2级转换器3B、......、第10级转换器3J的结构和功能同第1级转换器3A完全一样，它们的输入信号都相应地为来自重构配置控制电路1的非交叠时钟信号和控制信号以及来自前面一级转换器的余量增益信号，它们也都是对输入的模拟信号进行量化，产生一组送给延时校正电路4的带有冗余位的数字信号及一个送给下一级转换器的余量增益信号。其中第2级转换器3B～第7级转换器3G的输入模拟信号根据来自重构配置控制电路1的控制信号的不同存在两种情况：一种情况是与本级转换器输入端相连的开关导通，直接对来自第一采样保持电路2的模拟信号进行量化，并将结果送给相应的下一级电路；另一种情况则是与本级转换器输入端相连的开关断开，直接对前面一级转换器送来的模拟信号进行量化，并将结果送给相应的下一级电路。第2级转换器3B～第10级转换器3J的工作状态同样受来自重构配置控制电路1控制信号的控制，正常工作时，各级转换器对输入的模拟信号进行量化，并将其输出送给相应的下一级电路；当控制信号有效时，转换器则处于不工作并关断状态，以节省功耗。

第11级转换器3K为一个全并行的模数转换器，其输入信号为来自重构配置控制电路1的非交叠时钟信号和控制信号及来自第10级转换器3J的余量增益信号，其主要功能就是对输入的模拟信号进行量化，产生一组送给延时校正电路4的不带冗余位的数字信号。第11级转换器3K的工作状态同样受来自重构配置控制电路1控制信号的控制，正常工作时，对输入的模拟信号进行量化；当控制信号有效时，则处于不工作并关断状态。

当控制信号配置和重构12位分辨率时，第一采样保持电路2送来的模拟信号经开关S1直接送给第1级转换器3A，同时断开开关S2～S7，第1级转换器3A转换完成之后产生一组送给延时校正电路4的数字信号，同时产生一个余量增益信号送给下一级转换器作为其输入信号，以此类推，直至第11级转换器3K转换完成；当控制信号配置和重构11位分辨率时，第一采样保持电路2送来的模拟信号经开关S 2直接送给第2级转换器，同时断开S1、S3～S7，并使第1级转换器3A处于不工作状态以节省功耗，第2级转换器3B对输入的模拟信号进行转换产生一组数字信号，同时产生一个余量增益信号送给下一级转换器作为其输入信号，以此类推，直至第11级转换器3K转换完成；当控制信号配置和重构10位分辨率时，则把第一采样保持电路2送来的模拟信号经开关S3直接送给第3级转换器进行转换，同时断开S1、S2、S4～S7，并使第1级转换器3A和第2级转换器3B处于不工作状态；当控制信号配置和重构9位分辨率时，则把第一采样保持电路2送来的模拟信号经开关S4直接送给第4级转换器进行转换，同时断开S1～S3、S5～S7，并使第1级转换器3A～第3级转换器处于不工作状态；当控制信号配置和重构8位分辨率时，则把第一采样保持电路2送来的模拟信号经开关S5直接送给第5级转换器进行转换，同时断开S1～S4、S6、S7，并使第1级转换器3A～第4级转换器处于不工作状态；当控制信号配置和重构7位分辨率时，则把第一采样保持电路2送来的模拟信号经开关S6直接送给第6级转换器进行转换，同时断开S1～S5、S7，并使第1级转换器3A～第5级转换器处于不工作状态；当控制信号配置和重构6位分辨率时，则把第一采样保持电路2送来的模拟信号经开关S7直接送给第7级转换器3G进行转换，同时断开S1～S6，并使第1级转换器3A～第6级转换器处于不工作状态。

i取值为11、10、......、7时，可控流水线电路3的分辨率位数的具体配置和重构情况与i取值为12时的具体配置和重构情况类似。

延时校正电路4的输入信号为来自重构配置控制电路1的非交叠时钟信号及来自可控流水线电路3的数字信号，其主要功能是对可控流水线电路3中各级转换器输出的带冗余位的数字信号进行延时，从而使这些数字信号同步到达数字校正电路并进行校正，最终输出一组相应位数(6～i位)的数字信号，并传送给后面的基带处理器做进一步的处理。由于可控流水线电路3中的各级转换器是在非交叠时钟的控制下交替工作的，也即前一级采样(或者保持)时后一级保持(或者采样)，并且前一级采样(或者保持)和后一级保持(或者采样)总是同时进行，这样后一级相对于前一级就有半个时钟周期的延时，为了使每级转换器输出的数字信号同步到达数字校正电路就必须对较前的各级转换器输出的数字信号进行延时对齐；而数字校正电路则可以在很大程度上消除模数转换器内存在的失调和误差，从而使模数转换器达到更高的精度。

如图2所示，重构配置控制电路1包括寄存器重构控制电路11、采样频率配置电路12和分辨率配置电路13，它们可以通过具体的时序逻辑电路和组合逻辑电路来实现。寄存器重构控制电路11主要根据输入的重构控制信号C1产生一组配置信号送给采样频率配置电路12和分辨率配置电路13；采样频率配置电路12主要根据来自寄存器重构控制电路11的配置信号及输入的时钟信号C2产生一组非交叠时钟信号，送给第一采样保持电路2、可控流水线电路3、延时校正电路4，作为它们的时钟信号，并通过控制非交叠时钟信号的频率来达到动态配置模数转换器采样频率的大小；分辨率配置电路13主要根据来自寄存器重构控制电路11的配置信号，产生一组控制信号，送给第一采样保持电路2、可控流水线电路3，并通过这组信号来控制这些电路中相应模块的工作状态，从而实现模数转换器分辨率位数的动态配置和重构。

如图3所示，第1级转换器3A～第i-2级转换器3J中每一级转换器都包括第二采样保持电路21、子模数转换器22、数模转换器23、减法器24及余量增益电路25。其中：第二采样保持电路21主要是对输入的模拟信号进行采样并保持，之后将其采样保持值送给减法器24；子模数转换器22主要对输入的模拟信号进行模数转换，产生一组与之相应的带有冗余位的数字信号，并将其送给延时校正电路4及数模转换器23；数模转换器23主要是对子模数转换器22送来的数字信号进行转换，产生一个与之相应的模拟信号，并将其送给减法器24；减法器24主要是将第二采样保持电路21送来的模拟信号与数模转换器23送来的模拟信号相减，得到一个余量，再将其送给余量增益电路25；余量增益电路25主要是对减法器24送来的余量信号进行放大，得到一个余量增益信号并送给下一级转换器。

本发明的整体处理流程如下：首先，图1中的重构控制信号C1送给寄存器重构控制电路11，产生一组配置信号，该配置信号结合时钟信号C2经采样频率配置电路12处理后产生一组非交叠时钟信号，作为整个模数转换器的时钟信号，并通过控制非交叠时钟信号的频率来实现采样频率大小的配置；与此同时，配置信号经分辨率配置电路13处理后产生一组控制信号，来控制第一采样保持电路2及可控流水线电路3中各级转换器的工作状态，从而实现流水线模数转换器分辨率位数的配置和重构；之后，第一采样保持电路2以配置之后的非交叠时钟信号对输入的模拟信号C3进行采样并保持，并将采样保持值送给可控流水线电路3；可控流水线电路3按照配置重构之后的分辨率位数对接收到的采样保持值进行量化，其中，接收到第一采样保持电路2送来的模拟信号的那一级转换器先由子模数转换器22进行粗略量化，输出两位数字信号送给延时校正电路4，同时这两位数字信号经数模转换器转换之后的模拟信号与第二采样保持电路21保持的模拟信号经减法器24相减之后，得到一个余量信号，再经余量增益电路25放大之后，送给下一级转换器再进行粗略量化，以此类推，直至第i-1级流水线3K转换完成输出两位数字信号；接着，延时校正电路4对可控流水线电路3中各级转换器送来的数字信号进行延时对齐，使其同步到达数字校正电路并进行校正，最终输出6～i位相应的数字信号D1。

如图4所示，本发明可动态配置自重构流水线模数转换器应用的实例为：

在基于IEEE 802.11a/b/g协议的无线收发器中，输入射频信号C4可能是符合IEEE 802.11b、IEEE 802.11g协议的2.4GHz信号，也可能是符合IEEE802.11a、IEEE 802.11g协议的5GHz信号。输入射频信号C4首先进行模式探测，从而判断出该输入射频信号是处于2.4GHz频段还是处于5GHz频段，并产生一个重构控制信号C1送给可动态配置自重构流水线模数转换器；与此同时，模式探测之后的射频信号还送给低噪放大器进行放大，放大之后的射频信号再送给混频器，经混频器降频之后的模拟信号再送给可变增益放大器，经可变增益放大器处理之后得到模拟信号C3并送给可动态配置自重构流水线模数转换器；可动态配置自重构流水线模数转换器(以i取12为例)根据模式探测送来的重构控制信号C1来自动对模数转换器的采样频率大小和分辨率位数进行配置：如果输入信号是处于2.4GHz频段，则通过寄存器重构控制电路11和采样频率配置电路12产生一组40MHz的非交叠时钟信号作为整个模数转换器的时钟信号，并通过分辨率配置电路13产生一组控制信号，使开关S1、S2、S4～S7断开，同时使第1级转换器3A和第2级转换器3B处于不工作状态，第一采样保持电路2的采样保持值经开关S3送给第3级转换器进行转换，转换完成之后再送给下一级转换器进行转换，直至第11级流水线3K转换完成，之后再将第3级转换器～第11级转换器3K输出的数字信号送给延时校正电路4，经延时对齐及数字校正之后，得到最终的10位数字信号D1；如果输入信号是处于5GHz频段，则通过寄存器重构控制电路11和采样频率配置电路12产生一组60MHz的非交叠时钟信号作为整个模数转换器的时钟信号，并通过分辨率配置电路13产生一组控制信号，使开关S1～S4、S6、S7断开，同时使第1级转换器3A～第4级转换器处于不工作状态，第一采样保持电路2的采样保持值经开关S5送给第5级转换器进行转换，转换完成之后再送给下一级转换器进行转换，直至第11级流水线3K转换完成，之后再将第5级转换器～第11级转换器3K输出的数字信号送给延时校正电路4，经延时对齐及数字校正之后，得到最终的8位数字信号D1。最后，转换得到的数字信号D1被送给基带处理器做进一步的处理。这样原来需要40MHz采样频率、10位分辨率以及60MHz采样频率、8位分辨率两个不同的模数转换器，现在用一个可动态配置自重构流水线模数转换器通过对其采样频率及分辨率位数进行配置就实现了，这极大地减小了无线收发器SoC芯片的面积，同时，在模数转换器的动态配置过程中根据需要关断了没有用到的电路模块，这也有效的减小了SoC芯片的功耗。本应用实例虽然是选的一个优化实施例，但是本专业的技术人员应该了解，本发明不局限于上述例子，还可以在更多的应用场合、更多的频率范围内实现采样频率和分辨率位数的动态配置。

Claims (3)

1.一种可动态配置自重构流水线模数转换器，其特征在于：它包括重构配置控制电路(1)、第一采样保持电路(2)、可控流水线电路(3)和延时校正电路(4)；

重构配置控制电路(1)根据接收的重构控制信号及时钟信号对流水线模数转换器的采样频率大小及分辨率位数进行动态配置和重构，产生一组非交叠时钟信号和一组控制信号，并分别传送给第一采样保持电路(2)、可控流水线电路(3)和延时校正电路(4)；

第一采样保持电路(2)接收外部输入的待转换的模拟信号，利用重构配置控制电路(1)提供的非交叠时钟信号，对输入的待转换的模拟信号进行采样并保持半个周期，并将保持的电压值送给可控流水线电路(3)，第一采样保持电路(2)根据重构配置控制电路(1)提供的控制信号，处于工作或关断状态；

可控流水线电路(3)包括i-1级转换器及i-5个开关，其中，7≤i≤12，它根据来自重构配置控制电路(1)的控制信号，实现6～i位共i-5种不同位数分辨率的配置和重构；

第1级转换器根据重构配置控制电路(1)提供的非交叠时钟信号对接收到的第一采样保持电路(2)的采样保持值进行量化，产生一组送给延时校正电路(4)的带有冗余位的数字信号和一个送给下一级转换器的余量增益信号；第1级转换器根据重构配置控制电路(1)提供的控制信号，处于工作或关断状态；

第2级转换器至第i-2级转换器的结构和功能同第1级转换器相同，它们根据重构配置控制电路(1)提供的非交叠时钟信号对接收到的前面一级转换器的余量增益信号进行量化，产生一组送给延时校正电路(4)的带有冗余位的数字信号和一个送给下一级转换器的余量增益信号；第2级转换器～第i-5级转换器根据重构配置控制电路(1)提供的控制信号接收来自第一采样保持电路(2)的模拟信号或者前面一级转换器送来的模拟信号；第2级转换器～第i-2级转换器根据重构配置控制电路(1)提供的控制信号，处于工作或关断状态；

第i-1级转换器为一个全并行的模数转换器，其根据重构配置控制电路(1)提供的非交叠时钟信号对接收到的前面一级转换器的余量增益信号进行量化，产生一组送给延时校正电路(4)的不带有冗余位的数字信号；第i-1级转换器根据重构配置控制电路(1)提供的控制信号，处于工作或关断状态；

当i＝12，即控制信号配置和重构12位分辨率时，第一采样保持电路(2)送来的模拟信号经开关S1直接送给第1级转换器(3A)，同时断开开关S2～S7，第1级转换器(3A)转换完成之后产生一组送给延时校正电路(4)的数字信号，同时产生一个余量增益信号送给下一级转换器作为其输入信号，以此类推，直至第11级转换器(3K)转换完成；当控制信号配置和重构11位分辨率时，第一采样保持电路(2)送来的模拟信号经开关S2直接送给第2级转换器，同时断开S1、S3～S7，并使第1级转换器(3A)处于不工作状态，第2级转换器(3B)对输入的模拟信号进行转换产生一组数字信号，同时产生一个余量增益信号送给下一级转换器作为其输入信号，以此类推，直至第11级转换器(3K)转换完成；当控制信号配置和重构10位分辨率时，则把第一采样保持电路(2)送来的模拟信号经开关S3直接送给第3级转换器进行转换，同时断开S1、S2、S4～S7，并使第1级转换器(3A)和第2级转换器(3B)处于不工作状态；当控制信号配置和重构9位分辨率时，则把第一采样保持电路(2)送来的模拟信号经开关S4直接送给第4级转换器进行转换，同时断开S1～S3、S5～S7，并使第1级转换器(3A)～第3级转换器处于不工作状态；当控制信号配置和重构8位分辨率时，则把第一采样保持电路(2)送来的模拟信号经开关S5直接送给第5级转换器进行转换，同时断开S1～S4、S6、S7，并使第1级转换器(3A)～第4级转换器处于不工作状态；当控制信号配置和重构7位分辨率时，则把第一采样保持电路(2)送来的模拟信号经开关S6直接送给第6级转换器进行转换，同时断开S1～S5、S7，并使第1级转换器(3A)～第5级转换器处于不工作状态；当控制信号配置和重构6位分辨率时，则把第一采样保持电路(2)送来的模拟信号经开关S7直接送给第7级转换器(3G)进行转换，同时断开S1～S6，并使第1级转换器(3A)～第6级转换器处于不工作状态；

当i为11至7中的任一个值时，可控流水线电路(3)的分辨率位数的具体配置和重构情况按i取值为12时的具体配置和重构情况类推；

延时校正电路(4)接收来自重构配置控制电路(1)的非交叠时钟信号及来自可控流水线电路(3)的数字信号，对可控流水线电路(3)中各级转换器输出的带冗余位的数字信号进行延时并进行校正，输出一组相应位数的数字信号。

2.根据权利要求1所述的可动态配置自重构流水线模数转换器，其特征在于：可控流水线电路(3)中的各级转换器均包括第二采样保持电路(21)、子模数转换器(22)、数模转换器(23)、减法器(24)及余量增益电路(25)；

第二采样保持电路(21)用于对输入的模拟信号进行采样并保持，之后将其采样保持值送给减法器(24)；

子模数转换器(22)用于对输入的模拟信号进行模数转换，产生一组与之相应的带有冗余位的数字信号，并将其送给延时校正电路(4)及数模转换器(23)；

数模转换器(23)用于对子模数转换器(22)送来的数字信号进行转换，产生一个与之相应的模拟信号，并将其送给减法器(24)；

减法器(24)用于对第二采样保持电路(21)送来的模拟信号与数模转换器(23)送来的模拟信号进行相减得到一个余量信号，并将其送给余量增益电路(25)；

余量增益电路(25)用于对减法器(24)送来的余量信号进行放大，得到一个余量增益信号并送给下一级转换器。

3.根据权利要求1或2所述的可动态配置自重构流水线模数转换器，其特征在于：重构配置控制电路(1)包括寄存器重构控制电路(11)、采样频率配置电路(12)和分辨率配置电路(13)；

寄存器重构控制电路(11)根据输入的重构控制信号产生一组配置信号送给采样频率配置电路(12)和分辨率配置电路(13)；

采样频率配置电路(12)根据来自寄存器重构控制电路(11)的配置信号及输入的时钟信号产生一组非交叠时钟信号，分别传送给第一采样保持电路(2)、可控流水线电路(3)和延时校正电路(4)，作为它们的时钟信号，并通过控制非交叠时钟信号的频率来动态地配置模数转换器采样频率的大小；

分辨率配置电路(13)根据来自寄存器重构控制电路(11)的配置信号，产生一组控制信号，传送给第一采样保持电路(2)和可控流水线电路(3)，控制其工作状态，实现模数转换器分辨率位数的动态配置。

Images