CN1929315A - 电容性数模和模数转换器 - Google Patents

电容性数模和模数转换器 Download PDF

Info

Publication number
CN1929315A
CN1929315A CNA2006101042666A CN200610104266A CN1929315A CN 1929315 A CN1929315 A CN 1929315A CN A2006101042666 A CNA2006101042666 A CN A2006101042666A CN 200610104266 A CN200610104266 A CN 200610104266A CN 1929315 A CN1929315 A CN 1929315A
Authority
CN
China
Prior art keywords
electric capacity
selectively
voltage
stage
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101042666A
Other languages
English (en)
Other versions
CN1929315B (zh
Inventor
塞哈特·苏塔迪嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN1929315A publication Critical patent/CN1929315A/zh
Application granted granted Critical
Publication of CN1929315B publication Critical patent/CN1929315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H03M1/806Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种包括电容性DAC的数模转换器(DAC),所述电容性DAC包括N个第一电容和N个第一开关,其中N是大于1的整数,这N个第一电容并联连接并且具有第一端和第二端,N个第一开关将这N个第一电容的第二端中被选中的一个连接到公共节点,并且将这N个第一电容的第二端中未选中的那些连接到电压电势和参考电势之一。这N个第一电容的电容值基本相等。第二DAC与公共节点通信。

Description

电容性数模和模数转换器
技术领域
本发明涉及数模(D/A)和模数(A/D)转换器,更具体地说,涉及电容性和/或电阻性D/A和A/D转换器。
背景技术
数模转换器(D/A)可以包括电容器阵列,这些电容器阵列被有选择地切换来将数字信号转换为相应的模拟信号。然而,电容器之间的误配可能导致D/A转换器非单调。D/A转换器中的单调性意味着随着到转换器的数字输入在全刻度范围上增长时,模拟输入从不在一个转换步进和后一个转换步进之间表现出下降。换言之,在单调转换器中,传递特性的斜率永不为负。
现在参考图1A,该图示出了D/A转换器10。D/A转换器10包括二进制电容器阵列14、开关16和18、运算放大器(opamp)20,以及与opamp 20成反馈布置的电容器Cf。阵列14中的每个电容器具有不同的值。更具体地说,阵列14中的每个电容器的值是前一个电容器的值的两倍。开关SW在电压参考和参考电势(例如地)之间有选择地切换阵列14中的电容器。
在使用中,D/A转换器10具有采样和积分级。在采样级中,开关16闭合,并且电容器中被选择的那些被充电到由开关确定的电压参考。在积分级中,开关16断开,并且产生模拟输出。例如,四位阵列可以使第一或最高有效位(MSB)开关和最低有效位(LSB)开关闭合来表示电压参考的9/16。
现在参考图1B,该图示出了D/A转换器的非单调输出。例如,如图1B中44所示,模拟输出从一个转换步进到后一个转换步进表现出了下降。非单调输出可能是由于电容器误配所致。例如,电容器2N-1C可能与2N-2C+2N-3C+…+2C+C不同。理想地,2N-1C-(2N-2C+2N-3C+…+2C+C)=C。换言之,MSB电容器和其他电容器之间的差应当等于最小或LSB电容器。
现在参考图2,该图示出了包括线性电容器阵列54的D/A转换器50。线性电容器阵列54包括2N-1个电容器,这些电容器被在电压参考和参考电势(例如地)之间有选择地切换。尽管线性电容器阵列54本质上是单调的,但是所需开关的数目随位分辨率成指数增长。例如,16位的数模转换器包括216-1对开关,这可能是不现实的。
发明内容
为了克服上述问题,本发明的一个方面提供了一种流水线模数转换器。该流水线模数转换器可以包括第一级和第二级。第一级可以接收输入电压信号,并且包括模数转换器。所述模数转换器可以包括:具有输入和输出的放大器;并联连接并且包括第一端和第二端的N个第二电容,其中第一端与所述输入有选择地通信;N个开关,用于在第一阶段中,将N个电容的第二端有选择地连接到电压输入,在第二阶段中,将N个电容的第二端之一有选择地连接到放大器的输出,并且在第二阶段中,将N个电容的第二端中的其他端有选择地连接到电压参考和参考电势之一。第二级可以与放大器的输出通信。
本发明的另一个方面提供了一种产生流水线模数转换器中的残留电压的方法。该方法包括:提供第一和第二级,其中第一级接收电容输入,并且包括电容性模数转换器,所述电容性模数转换器包括N个电容;在第一阶段中将N个电容的第二端有选择地连接到电压输入;在第二阶段中将N个电容的第二端之一有选择地连接到放大器的输出;在第二阶段中将N个电容的第二端中的其他端有选择地连接到电压参考和参考电势之一;将N个电容的第一端有选择地连接到放大器输入;以及将放大器输入连接到第二级。
附图说明
从下面的详细描述和附图可以更全面地理解本发明,在附图中:
图1A是根据现有技术的二进制电容器阵列D/A转换器的示意电路图;
图1B是D/A转换器的曲线图;
图2是根据现有技术的线性电容器阵列D/A转换器的示意电路图;
图3A-3C是示例性配置中的电容性-电阻性D/A转换器的示意电路图;
图4A示出了在对第一数字值进行采样阶段的图3B的D/A转换器;
图4B示出了在对第一数字值进行积分阶段的图3B的D/A转换器;
图4C是图3B的电路的示例性真值表;
图4D是图3C的电路的示例性真值表;
图5示出了在对第二数字值进行采样阶段的图3B的D/A转换器;
图6示出了在对第三数字值进行采样阶段的图3B的D/A转换器;
图7示出了在对第四数字值进行采样阶段的图3B的D/A转换器;
图8A是电容性-电容性D/A转换器的示意电路图;
图8B是采样和积分配置中的电容性-电容性D/A转换器的示意性电路图;
图8C示出了在对第一数字值进行采样阶段的图8B的D/A转换器;
图8D示出了在对第一数字值进行积分阶段的图8B的D/A转换器;
图8E示出了在对第二数字值进行采样阶段的图8B的D/A转换器;
图8F示出了在对第三数字值进行采样阶段的图8B的D/A转换器;
图8G示出了在对第四数字值进行采样阶段的图8B的D/A转换器;
图8H是示出了LSB和MSB部分的采样和积分阶段的示例性时序图;
图8I是示出了LSB和MSB部分的采样和积分阶段的示例性时序图;
图8J是图8B的D/A转换器的示例性真值表;
图9A示出了N级电容性D/A转换器;
图9B示出了N级电容性-电阻性D/A转换器;
图9C是示出了额外级的非重叠采样和积分阶段的示例性时序图;
图9D是示出了额外级的重叠采样和积分阶段的示例性时序图;
图10是根据本发明的连续近似A/D转换器的示意性电路图;
图11A是根据本发明的流水线A/D转换器的示意性电路图;
图11B-11D示出了理想的和非理想的残留电压;
图12A示出了根据本发明的产生理想残留电压的A/D转换器;
图12B示出了处于采样阶段中的图12A的A/D转换器;
图12C示出了处于第一电压输入值的残留放大级中的图12A的A/D转换器;
图12D示出了图12A的A/D转换器的示例性真值表;
图13示出了处于第二电压输入值的残留放大级中的图12A的A/D转换器;
图14示出了处于第三电压输入值的残留放大级中的图12A的A/D转换器;
图15示出了处于第四电压输入值的残留放大级中的图12A的A/D转换器;
图16是示出了图12A的电路的可变级间增益和理想残留电压的图;
图17A是硬盘驱动器的功能框图;
图17B是数字多用盘(DVD)的功能框图;
图17C是高清晰电视的功能框图;
图17D是交通工具控制系统的功能框图;
图17E是蜂窝电话的功能框图;
图17F是机顶盒的功能框图;
图17G是媒体播放器的功能框图。
具体实施方式
下面对优选实施例的描述本质上仅是示例性的,绝不是要限制本发明、其应用或用途。为了清楚起见,在附图中使用相同的标号来标识类似的元件。这里所使用的术语模块、电路和/或器件指专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或者群组的)和存储器、组合逻辑电路,以及/或者提供所述功能的其他合适的组件。这里所使用的术语“A、B和C中的至少一个”应当被理解为指利用非排他逻辑或的逻辑(A或B或C)。应当理解,在不改变本发明的原理的情况下,可以以不同的顺序执行方法中的步骤。
现在参考图3A和图3B,这些图示出了电容性-电阻性D/A转换器100、100-1和100-2。为了简单,在图3A-3C中示出了N=4位的示例。技术人员将意识到,N也可以被设置为其他位数。可以使用各种类型的输出电路102。取决于所期望的功能,也可以使用额外连接104,额外连接104可以是也可以不是切换的连接。例如,在图3B中,示出了具有采样和积分配置的DAC 100-1,在图3C中,示出了具有采样和保持配置的DAC100-2。
在本示例中,两个最高有效位(MSB)被分配给电容性部分110,两个最低有效位(LSB)被分配给电阻性部分120。在后面的图中,将用虚线示出电容器Cf,以指示采样和保持以及采样和积分这两种配置。
电容性部分110包括电容器C1、C2、C3和C4。在优选实施例中,电容器C1、C2、C3和C4具有基本相等的电容值。这些电容器可具有基本相同的电容值,换言之C1=C2=C3=C4。后面将描述,这些电容器由开关SW4MSB、SW3MSB、SW2MSB和SW1MSB(总地称作开关SWM)在电压参考Vref、参考电势例如地、以及电阻性部分120和电容性部分110之间的公共节点130之间有选择地切换。
电阻性部分110包括电阻器R1、R2、R3和R4。在优选实施例中,电阻器R1、R2、R3和R4具有基本相等的电阻值。这些电阻器可以具有相同的电阻值,换言之,R1=R2=R3=R4。后面将描述,电阻器被串联连接在Vref和参考电势例如地之间。电阻器之间的节点由开关SW4LSB、SW3LSB、SW2LSB和SW1LSB(总地称作开关SWL)选择,然后被连接到公共节点130来创建分压器。
上面描述了采样和积分电路。在采样和保持配置中,电容C1、C2、C3和C4的第二端在电容性部分110的第二阶段中被切换到放大器的输出。反馈电容Cf可以省略。
现在参考图4A,该图示出了在第一数字值(0011)的采样阶段中图3B的D/A转换器。最初,开关16闭合,开关18被断开,并且电容器C2、C3和C4被相应的开关切换到参考电势,该参考电势可能是地。电容器C1被连接到公共节点。当期望的二进制值在0000和0011之间时,电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合,从而创建分压器。在图4A的示例中,开关SW4LSB被闭合,以提供
Figure A20061010426600101
在电容器C1上积累等于VRDACC1的电荷,其中VRDAC是电阻性部分120提供的电压。
现在参考图4B,该图示出了在第一数字值(0011)的积分阶段中图3B的D/A转换器。在该阶段中,开关16被断开,开关18闭合,并且电压值被施加到放大器20。利用电荷均衡方法,在改变开关16和18的位置之前总的电荷与改变开关16和18的位置之后的总电荷相等:
QT=VCf=VRDACC1
V = V RDAC C 1 C f .
Cf的值可以被设置为等于C1、C2、C3和C4,或者用来缩放输出电压,并且不等于C1、C2、C3和C4。在上述示例中, V RDAC = 3 4 V ref . 可以理解,该值也可以通过分别选择开关SW1LSB、SW2LSB或SW3LSB而被调整为VRDAC=0、 V RDAC = 1 4 V ref 或者 V RDAC = 1 2 V ref . 缩放可以通过调节Cf相对于C1、C2、C3和C4的值来执行。例如,如果Cf=C1+C2+C3+C4,则输出范围是0到接近Vref而不是0到接近4Vref,如本示例所示。
现在参考图4C,该图示出了图3B的示例性转换器的真值表。在本示例中,Cf等于C1、C2、C3和C4,尽管其他值也可以用于缩放。现在参考图4D,该图示出了图3C的示例性转换器的真值表。
现在参考图5,该图示出了在第二数字值(0111)的积分阶段中图3B的D/A转换器。最初,开关16闭合,开关18被断开,并且电容器C3和C4被相应的开关切换到参考电势,该参考电势可能是地。电容器C2被连接到公共节点130,并且电容器C1被连接到Vref。当期望的二进制值在0100和0111之间时,电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合,从而创建分压器。在图5所示的示例中,开关SW4LSB被闭合,以提供
Figure A20061010426600111
在电容器C2上积累等于VRDACC2的电荷,其中VRDAC是电阻性部分提供的电压。在电容器C1上还积累等于VrefC1的电荷。
在第二数字值(0111)的积分阶段中,开关16被断开,开关18闭合,并且电压值被施加到放大器20。利用电荷均衡方法,在改变开关16和18的位置之前的总电荷与改变开关16和18的位置之后的总电荷相等:
QT=VCf=VRDACC2+VrefC1
V = V RDAC C 2 C f + V ref C 1 C f .
Cf的值可以被设置为等于C1、C2、C3和C4,或者用来缩放输出电压,并且不等于C1、C2、C3和C4。如果Cf、C1和C2相同,则V=VRDAC+Vref
现在参考图6,该图示出了在第三数字值(1011)的积分阶段中图3B的D/A转换器。最初,开关16闭合,开关18被断开,并且电容器C4被相应的开关切换到参考电势,该参考电势可能是地。电容器C3被连接到公共节点130,并且电容器C1和C2被连接到Vref。当期望的二进制值在1000和1011之间时,电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合,从而创建分压器。在图6所示的示例中,开关SW4LSB被闭合,以提供
Figure A20061010426600113
在电容器C3上积累等于VRDACC3的电荷,其中VRDAC是电阻性部分提供的电压。在电容器C1和C2上还积累等于Vref(C1+C2)的电荷。
在第三数字值(1011)的积分阶段中,开关16被断开,开关18闭合,并且电压值被施加到放大器20。利用电荷均衡方法,在改变开关16和18的位置之前的总电荷与改变开关16和18的位置之后的总电荷相等:
QT=VCf=VRDACC3+Vref(C1+C2);
V = V RDAC C 3 C f + V ref C 1 + C 2 C f .
Cf的值可以被设置为等于C1、C2、C3和C4,或者用来缩放输出电压,并且不等于C1、C2、C3和C4。如果Cf、C1、C2和C3相同,则V=VRDAC+2Vref
现在参考图7,该图示出了在第三数字值(1111)的积分阶段中图3B的D/A转换器。最初,开关16闭合,开关18被断开。电容器C4被连接到公共节点130,并且电容器C1、C2和C3被连接到Vref。当期望的二进制值在1100和1111之间时,电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合,从而创建分压器。在图7所示的示例中,开关SW4LSB被闭合,以提供 在电容器C4上积累等于VRDACC4的电荷,其中VRDAC是电阻性部分提供的电压。在电容器C1、C2和C3上还积累等于Vref(C1+C2+C3)的电荷。
在第四数字值(1111)的积分阶段中,开关16被断开,开关18闭合,并且电压值被施加到放大器20。利用电荷均衡方法,在改变开关16和18的位置之前的总电荷与改变开关16和18的位置之后的总电荷相等:
QT=VCf=VRDACC4+Vref(C1+C2+C3);
V = V RDAC C 4 C f + V ref C 1 + C 2 + C 3 C f .
Cf的值可以被设置为等于C1、C2、C3和C4,或者用来缩放输出电压,并且不等于C1、C2、C3和C4。如果Cf、C1、C2、C3和C4相同,则V=VRDAC+3Vref
现在参考图8A和8B,图中示出了根据本发明的嵌套分段的电容性-电容性D/A转换器108。在图8A中,示出了输出电路102。在图8B中,示出了示例性的采样和积分配置。电容性部分110如上所述工作。为了简单起见,电容器C1、C2、C3和C4被标作C1M、C2M、C3M和C4M。第二电容性部分150与两个最低有效位相关联,并且包括电容器C1L、C2L、C3L和C4L。LSB电容性部分150提供的电压为VCDAC。第二电容性部分150还具有下面将描述的采样和积分阶段。
现在参考图8C和图8D,针对 V CDAC = V ref 4 示出了在采样阶段中的图8B的D/A转换器的等价电路。在采样阶段中,开关152闭合,电容器C4L、C3L和C2L连接到参考电势例如地。电容器C1L被充电到Vref。在电容器C1L上积累等于VrefC1L的电荷。
在积分阶段中,开关152被断开,电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此:
QT=VCT=VrefC1L=V(C1L+C2L+C3L+C4L);
V = V ref C 1 L ( C 1 L + C 2 L + C 3 L + C 4 L ) .
假设C1L、C2L、C3L和C4L相等, V = V ref 4 . 现在参考图8E,针对 V CDAC = V ref 2 示出了在采样阶段中的图8B的D/A转换器的等价电路。在采样阶段中,开关152闭合,电容器C4L和C3L连接到参考电势例如地。电容器C1L和C2L被充电到Vref。在电容器C1L和C2L上积累等于Vref(C1L+C2L)的电荷。
在积分阶段中,开关152被断开,电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此:
QT=VCT=Vref(C1L+C2L)=V(C1L+C2L+C3L+C4L);
V = V ref C 1 L + C 2 L ( C 1 L + C 2 L + C 3 L + C 4 L ) .
假设C1、C2、C3和C4相等, V = V ref 2 . 现在参考图8F,针对 V CDAC = 3 V ref 4 示出了在采样阶段中的图8B的D/A转换器的等价电路。在采样阶段中,开关152闭合,电容器C4L被连接到参考电势例如地。电容器C1L、C2L和C3L被充电到Vref。在电容器C1L、C2L和C3L上积累等于Vref(C1L+C2L+C3L)的电荷。
在积分阶段中,开关152被断开,电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此:
QT=VCT=Vref(C1L+C2L+C3L)=V(C1L+C2L+C3L+C4L);
V = V ref C 1 L + C 2 L + C 3 L ( C 1 L + C 2 L + C 3 L + C 4 L ) .
假设C1L、C2L、C3L和C4L相等, V = 3 V ref 4 .
现在参考图8G,针对VCDAC=Vref示出了在采样阶段中的图8B的D/A转换器的等价电路。与该位置相关联的开关可以省略,因为可能利用下一MSB已获得该值。在此情形下,电容器之一可能总是被连接到地。如果开关被使用,则在在采样阶段中,开关152闭合,电容器C1L、C2L、C3L和C4L被充电到Vref。在电容器C1L、C2L、C3L和C4L上积累等于Vref(C1L+C2L+C3L+C4L)的电荷。
在积分阶段中,开关152被断开,电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此:
QT=VCT=Vref(C1L+C2L+C3L+C4L)=V(C1L+C2L+C3L+C4L);
V = V ref C 1 L + C 2 L + C 3 L + C 4 L ( C 1 L + C 2 L + C 3 L + C 4 L ) .
假设C1L、C2L、C3L和C4L相等,V=Vref
现在参考图8H和图8I,这些图示出了LSB和MSB电容性部分的采样和积分阶段的非重叠和重叠时序图。采样和积分阶段的时序可以是如图8H所示的非重叠的。或者,LSB电容性部分的采样阶段可以与MSB电容性部分的积分阶段完全和/或部分重叠,如图8I所示。
现在参考图8J,该图示出了D/A转换器的真值表。可以理解,LSB开关在MSB积分阶段中可以被连接到地和/或被反馈连接,并且/或者可以开始下一个LSB采样阶段,如这里所述。
现在参考图9A-9D,可以添加额外的电容性和/或电阻性DAC部分。在图9A中,示出了N级电容性D/A转换器170。转换器170包括电容性部分BG1、BG2、…和BGx,它们与LSB、下一个LSB、…和MSB群组相关联。例如,6位的示例可以包括电容性部分BG1、BG2和BG3。每个电容性部分可以包括如上面示出并描述的四个电容器。每个电容性部分包括非重叠和/或重叠的采样和积分级,如上所述和下面将描述的。
在图9B中,示出了N级电容性-电阻性D/A转换器180。最后级中的一个或多个是上面所述的电阻性部分。在本示例中,存在X-Y电容性部分和Y电阻性部分,其中X和Y都是大于0的整数。在使用电阻性部分时,最后的电容性级和最终的电阻性级的采样和积分阶段可以与上面描述的相同。在图9C中,示例性时序图示出了额外的电容性级的非重叠的采样和积分阶段。在图9D中,示例性时序图示出了额外的电容性级的完全和/或部分重叠的采样和积分阶段。
现在参考图10,示出了连续近似A/D转换器200。转换器200包括包含用于分辨数字位的逻辑的连续近似寄存器(SAR)204或模块,下面将进一步描述。SAR 204的输出被输入到译码器模块209,译码器模块209可以包括改良的温度计译码器(thermometer decoder)210,该温度计译码器210基于SAR的输出的MSB来与开关SW4MSB、SW3MSB、SW2MSB和SW1MSB通信并且控制这些开关。SAR 204的输出还被输入到温度计译码器220,温度计译码器220基于SAR的输出中的LSB来与开关SW4MSB、SW3MSB、SW2MSB和SW1MSB通信并且控制这些开关。
在获取期间,开关16被连接到地。电容器的末端被开关SWMSB连接到Vin。在获取Vin后,开关16被断开,并且电容器被开关SWMSB从Vin断连。电容器阵列被基于Vin的电压充电。电容器然后被开关SWMSB连接到地,这将公共端子驱动到等于-Vin的电压。
作为二进制搜索算法的第一步,电容性和电阻性部分被配置为提供1/2Vref,如上所述。换言之,C4M被连接到公共节点,C3M、C2M和C1M被连接到Vref,开关SW1LSB闭合。例如,如果Vin等于3/4Vref,则公共端子将被驱动到(-3/4Vref+1/2Vref)=-1/4Vref。在该电压被与地比较时,比较器20的输出产生逻辑“1”,表示Vin大于1/2Vref。如果Vin等于1/4Vref,则公共端子电压为(-1/4Vref+1/2Vref)=+1/4Vref,并且比较器20的输出为逻辑“0”。取决于比较器输出的值,该过程继续进行下一个MSB或LSB,直到所有位都被分辨出为止。尽管示出了电容性-电阻性实现方式,但是也可以设想电容性-电容性、N级电容性或N级电容性-电阻性实现方式。
现在参考图11A,该图示出了流水线A/D转换器250。转换器250包括级联串联的多级252-1、252-2、252-3(总地示作252)。A/D转换器级252中的每级包括:采样和保持模块254,用于对来自前一级的模拟输出进行采样和保持;低分辨率A/D子转换器模块256,用于转换所保持的模拟信号;低分辨率D/A子转换器模块258,用于将所产生的数字输出转换回模拟表示;差分模块260和模拟级间差分放大器模块262,用于放大残留电压。残留电压是所保持的模拟信号和重构的模拟信号之间的差。
流水线A/D转换器250的第一级252-1对最近模拟输入采样进行操作,而第二级252-2对先前输入的采样的经放大残留进行操作。并发操作导致转换速度仅由在一级中花费的时间确定。
现在参考图11B-11D,示出了理想的和非理想的残留电压。在图11B中示出了理想的残留电压。当输入达到A/D子转换器模块252的第一判定电平时,子转换器模块的输出切换到其下一个更高电平码,这导致D/A子转换器的输出切换到其下一个更高电平。这又导致经放大的残留电压落回零。
但是,在实际的实现方式中,组件是非理想的或者非一致的。在图11C中,残留电压超过理想值一个固定量。在图11D中,残留电压超过理想残留电压一个可变量。
现在参考图12A,该图示出了根据本发明的模数转换器300,模数转换器300生成变化较小的残留电压。电容器C1、C2、C3和C4被有选择地连接到Vin、参考电势例如地、电压参考(Vref)和运算放大器20的输出。在一些实现方式中,C1、C2、C3和C4具有基本相等的电容值。
现在参考图12B-12D,这些图进一步示出了图12A的模数转换器。在图12B的采样阶段,开关16闭合,并且电容器被连接到Vin。在针对0到 C 1 C 1 + C 2 + C 3 + C 4 V ref 之间的Vin(图12D中的“A”)的图12B中的残留电压放大级中,开关16断开,电容器C1以反馈方式连接。电容器C2、C3和C4被连接到参考电势。图12D示出真值表。
现在参考图13,在针对 C 1 C 1 + C 2 + C 3 + C 4 V ref C 1 + C 2 C 1 + C 2 + C 3 + C 4 V ref 之间的Vin(图12D中的“B”)的残留电压放大级中,开关16断开,电容器C2以反馈方式连接,并且电容器C1被连接到Vref。电容器C3和C4被连接到参考电势。
现在参考图14,在针对 C 1 + C 2 C 1 + C 2 + C 3 + C 4 V ref C 1 + C 2 + C 3 C 1 + C 2 + C 3 + C 4 V ref 之间的Vin(图12D中的“C”)的残留电压放大级中,开关16断开,电容器C3以反馈方式连接,并且电容器C1和C2被连接到Vref。电容器C4被连接到参考电势。
现在参考图15和16,在针对 C 1 + C 2 + C 3 C 1 + C 2 + C 3 + C 4 V ref 到Vref之间的Vin(图12D中的“D”)的残留电压放大级中,开关16断开,电容器C4以反馈方式连接,并且电容器C1、C2和C3被连接到Vref。注意,由于在残留电压放大期间不同的电容器被用作反馈电容器,所以残留增益可以完美地跟踪电容器误配。现在,残留电压看起来如图16所示。存在可变的级间增益和基本恒定的最大残留电压。
现在参考图17A-17G,这些图示出了本发明的各种示例性实现方式。现在参考图17A,本发明可以被实现在硬盘驱动器400中的D/A或A/D转换器中。在某些实现方式中,HDD 400中的信号处理和/或控制电路402以及/或者其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算,并且/或者对向磁存储介质406输出的数据和/或接收自磁存储介质406的数据进行格式化。
HDD 400可以经由一个或多个有线或无线通信链路408与以下设备通信:主机设备(未示出),例如计算机;移动计算设备,例如个人数字助理、蜂窝电话、媒体播放机或MP3播放机等;以及/或者其他设备。HDD400可以被连接到存储器409,例如,随机访问存储器(RAM)、诸如闪存之类的低等待时间非易失性存储器、只读存储器(ROM)和/或其他合适的电子数据存储设备。
现在参考图17B,本发明可以被实现在数字多用盘(DVD)驱动器410中的D/A或A/D转换器中。DVD 410中的信号处理和/或控制电路412以及/或者其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算,并且/或者对读自光存储介质416的数据和/或写向光存储介质416的数据进行格式化。在一些实现方式中,DVD 410中的信号处理和/或控制电路412以及/或者其他电路(未示出)也可以执行其他功能,例如,与DVD驱动器相关联的编码和/或解码,以及/或者任何其他信号处理功能。
DVD驱动器410可以经由一个或多个有线或无线通信链路417与输出设备(未示出)通信,例如,计算机、电视或其他设备。DVD 410可以与以非易失性方式存储数据的海量数据存储设备418通信。海量数据存储设备418可以包括硬盘驱动器(HDD)。HDD可以具有图17A所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。DVD 410可以连接到存储器419,例如,RAM、ROM、诸如闪存之类的低等待时间非易失性存储器,以及/或其他合适的电子数据存储设备。
现在参考图17C,本发明可以被实现在高清晰度电视(HDTV)420中的D/A或A/D转换器中。HDTV 420接收有线格式或无线格式的HDTV输入信号,并且生成HDTV输出信号到显示器426。在一些实现方式中,HDTV 420的信号处理电路和/或控制电路422和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行可能需要的任何其他类型的HDTV处理。
HDTV 420可以与以非易失性形式存储数据的海量数据存储设备427(例如光和/或磁存储设备)通信。至少一个HDD可具有图17A所示的配置,并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。HDTV 420可以连接到存储器428,例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器,以及/或者其他合适的电子数据存储器。HDTV 420还可支持经由WLAN网络接口429与WLAN的连接。
现在参考图17D,本发明可以实现以下组件中的D/A或A/D转换器,或者被实现在以下组件中的D/A或A/D转换器中:交通工具430的控制系统、WLAN接口、交通工具控制系统的海量存储设备和/或电源。在一些实现方式中,本发明实现传动系控制系统432,该传动系控制系统接收来自一个或多个传感器的输入,所述传感器例如是温度传感器、压力传感器、转动传感器、气流传感器和/或任何其他合适的传感器,并且/或者生成一个或多个输出控制信号,例如,引擎工作参数、传输工作参数和/或其他控制信号。
本发明也可以被实现在交通工具430的其他控制系统440中。控制系统440可以类似地接收来自输入传感器442的信号,并且/或者输出控制信号到一个或多个输出设备444。在一些实现方式中,控制系统440可以是防抱死刹车系统(ABS)、导航系统、远程信息处理系统、交通工具远程信息处理系统、路线偏离系统、自适应巡航控制系统、交通工具娱乐系统(例如,立体声音响、DVD、CD等)的一部分。还可以设想其他实现方式。
传动系控制系统432可以与以非易失性形式存储数据的海量数据存储设备446通信。海量数据存储设备446可以包括光和/或磁存储设备,例如,硬盘驱动器HDD和/或DVD。至少一个HDD可具有图17A所示的配置,并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。传动系控制系统432可以连接到存储器447,例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器,以及/或者其他合适的电子数据存储设备。传动系控制系统432还可支持经由WLAN网络接口448与WLAN的连接。控制系统440也可以包括海量数据存储设备、存储器和/或WLAN接口(都未示出)。
现在参考图17E,本发明可以被实现在可能包括蜂窝天线451的蜂窝电话450中的D/A或A/D转换器中。在一些实现方式中,蜂窝电话450包括麦克风456、音频输出设备458(例如,扬声器和/或音频输出插孔)、显示屏460和/或输入设备462(例如,小键盘、指取设备、语音执行和/或其他输入设备)。蜂窝电话450中的信号处理电路和/或控制电路452和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行其他蜂窝电话功能。
蜂窝电话450可以与以非易失性形式存储数据的海量数据存储设备464通信,例如光和/或磁存储设备(例如,硬盘驱动器HDD和/或DVD)。至少一个HDD可具有图17A所示的配置,并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。蜂窝电话450可以连接到存储器466,例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器,以及/或者其他合适的电子数据存储设备。蜂窝电话450还可支持经由WLAN网络接口468与WLAN的连接。
现在参考图17F,本发明可被实现在机顶盒480中的D/A或A/D转换器中。机顶盒480接收来自例如宽带源这样的源的信号,并输出适合于例如电视和/或监视器和/或其他视频和/或音频输出设备这样的显示器488的标准和/或高清晰度音频/视频信号。机顶盒480的信号处理和/或控制电路484和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行任何其他机顶盒功能。
机顶盒480可以与以非易失性方式存储数据的海量数据存储装置490通信。海量数据存储设备490可包括光和/或磁存储设备,例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图17A所示的配置,并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。机顶盒480可以连接到存储器494,例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器,以及/或者其他合适的电子数据存储设备。机顶盒480还可支持经由WLAN网络接口496与WLAN的连接。
现在参考图17G,本发明可以被实现在媒体播放器500中的D/A或A/D转换器中。在一些实现方式中,媒体播放器500包括显示屏507和/或用户输入设备508,例如小键盘、触摸板等。在一些实现方式中,媒体播放器500可以采用图形用户界面(GUI),图形用户界面一般采用利用显示屏507和/或用户输入设备508的菜单、下拉菜单、图标和/或指点界面。媒体播放器500还包括音频输出设备509,例如,扬声器和/或音频输出插孔。媒体播放器500的信号处理和/或控制电路504和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行任何其他媒体播放器功能。
媒体播放器500可以与以非易失性方式存储例如压缩音频和/或视频内容之类的数据的海量数据存储设备510通信。在一些实现方式中,压缩音频文件包括遵从MP3格式或其他合适的压缩音频和/或视频格式的文件。海量数据存储设备可包括光和/或磁存储设备,例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图17A所示的配置,并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。媒体播放器500可以连接到存储器514,例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器,以及/或者其他合适的电子数据存储设备。媒体播放器500还可支持经由WLAN网络接口516与WLAN的连接。除了上述实现方式之外,还可以设想其他实现方式。
本领域技术人员现在可以意识到,根据前面的描述,可以以多种形式实现本发明的广泛教导。因此,尽管已结合本发明的特定示例描述了本发明,但是本发明的真实范围不应当受此限制,因为在研究了附图、说明书和所附权利要求书后,本领域技术人员将清楚其他修改。
本申请要求享受2005年9月8日提交的美国临时申请No.60/715,078的优先权,该申请的全部内容通过引用而被包含于此。

Claims (12)

1.一种流水线模数转换器,包括:
第一级,其接收输入电压信号,并且包括模数转换器,所述模数转换器包括:
放大器,其具有输入和输出;
并联连接并且包括第一端和第二端的N个第二电容,所述第一端与所述输入有选择地通信;
N个开关,用于:在第一阶段中将所述N个电容的所述第二端有选择地连接到所述电压输入,在第二阶段中将所述N个电容的所述第二端之一有选择地连接到所述放大器的所述输出,并且在所述第二阶段中将所述N个电容的所述第二端中的其他端有选择地连接到电压参考和参考电势之一;以及
第二级,其与所述放大器的所述输出通信。
2.如权利要求1所述的流水线模数转换器,其中,所述第一阶段是采样阶段,并且所述第二阶段是残留放大阶段。
3.如权利要求1所述的流水线模数转换器,其中,当所述输入电压在零与所述N个电容中的第一电容除以所述N个电容的和所得到的第一比率之间时,在所述第二阶段中,所述N个电容中的所述第一电容被连接到所述放大器的所述输出,并且所述N个电容中的其他电容被连接到所述参考电势。
4.如权利要求3所述的流水线模数转换器,其中,当所述输入电压在所述第一比率与所述N个电容中的所述第一和第二电容的和除以所述N个电容的和所得到的第二比率之间时,在所述第二阶段中,所述N个电容中的所述第一电容被连接到所述电压参考,所述N个电容中的所述第二电容被连接到所述放大器的所述输出,并且所述N个电容中的其他电容被连接到所述参考电势。
5.如权利要求4所述的流水线模数转换器,其中,当所述输入电压在所述第二比率与所述N个电容中的所述第一、第二和第三电容的和除以所述N个电容的和所得到的第三比率之间时,在所述第二阶段中,所述N个电容中的所述第一和第二电容被连接到所述电压参考,所述N个电容中的所述第三电容被连接到所述放大器的所述输出,并且所述N个电容中的其他电容被连接到所述参考电势。
6.如权利要求1所述的流水线模数转换器,其中,所述N个电容的电容值基本相等。
7.一种产生流水线模数转换器中的残留电压的方法,包括:
提供第一和第二级,其中所述第一级接收电压输入,并且包括电容性模数转换器,所述电容性模数转换器包括N个电容;
在第一阶段中将所述N个电容的所述第二端有选择地连接到所述电压输入;
在第二阶段中将所述N个电容的所述第二端之一有选择地连接到所述放大器的所述输出;
在所述第二阶段中将所述N个电容的所述第二端中的其他端有选择地连接到电压参考和参考电势之一;
将所述N个电容的所述第一端有选择地连接到放大器输入;以及
将放大器输入连接到所述第二级。
8.如权利要求7所述的方法,其中,所述第一阶段是采样阶段,并且所述第二阶段是残留放大阶段。
9.如权利要求7所述的方法,还包括,当所述输入电压在零与所述N个电容中的第一电容除以所述N个电容的和所得到的第一比率之间时,在所述第二阶段中,将所述N个电容中的所述第一电容有选择地连接到所述放大器的所述输出,并且将所述N个电容中的其他电容有选择地连接到所述参考电势。
10.如权利要求9所述的方法,还包括,当所述输入电压在所述第一比率与所述N个电容中的所述第一和第二电容的和除以所述N个电容的和所得到的第二比率之间时,在所述第二阶段中,将所述N个电容中的所述第一电容有选择地连接到所述电压参考,将所述N个电容中的所述第二电容有选择地连接到所述放大器的所述输出,并且将所述N个电容中的其他电容有选择地连接到所述参考电势。
11.如权利要求10所述的方法,还包括,当所述输入电压在所述第二比率与所述N个电容中的所述第一、第二和第三电容的和除以所述N个电容的和所得到的第三比率之间时,在所述第二阶段中,将所述N个电容中的所述第一和第二电容有选择地连接到所述电压参考,将所述N个电容中的所述第三电容有选择地连接到所述放大器的所述输出,并且将所述N个电容中的其他电容有选择地连接到所述参考电势。
12.如权利要求7所述的方法,还包括将所述N个电容的电容值选择为基本相等。
CN200610104266.6A 2005-09-08 2006-08-07 电容性数模和模数转换器 Active CN1929315B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US71507805P 2005-09-08 2005-09-08
US60/715,078 2005-09-08
US11/293,917 US7439896B2 (en) 2005-09-08 2005-12-05 Capacitive digital to analog and analog to digital converters
US11/293,917 2005-12-05
US11/481,476 US7443329B2 (en) 2005-09-08 2006-07-06 Capacitive digital to analog and analog to digital converters
US11/481,477 2006-07-06
US11/481,477 US7379012B2 (en) 2005-09-08 2006-07-06 Capacitive digital to analog and analog to digital converters
US11/481,476 2006-07-06

Publications (2)

Publication Number Publication Date
CN1929315A true CN1929315A (zh) 2007-03-14
CN1929315B CN1929315B (zh) 2015-04-01

Family

ID=37859138

Family Applications (3)

Application Number Title Priority Date Filing Date
CN200610104266.6A Active CN1929315B (zh) 2005-09-08 2006-08-07 电容性数模和模数转换器
CN 200610104265 Active CN1929314B (zh) 2005-09-08 2006-08-07 电容性数模和模数转换器
CN 200610104264 Active CN1929313B (zh) 2005-09-08 2006-08-07 电容性数模和模数转换器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN 200610104265 Active CN1929314B (zh) 2005-09-08 2006-08-07 电容性数模和模数转换器
CN 200610104264 Active CN1929313B (zh) 2005-09-08 2006-08-07 电容性数模和模数转换器

Country Status (3)

Country Link
US (4) US7439896B2 (zh)
CN (3) CN1929315B (zh)
TW (3) TWI407699B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867373A (zh) * 2009-04-20 2010-10-20 索尼公司 模拟到数字转换器
CN101247125B (zh) * 2007-12-07 2011-06-29 武汉芯泰科技有限公司 可动态配置自重构流水线模数转换器
CN102177658A (zh) * 2008-10-13 2011-09-07 Nxp股份有限公司 开关电容器流水线级
CN108809314A (zh) * 2018-05-28 2018-11-13 中国电子科技集团公司第二十四研究所 优化电容阵列面积的sar adc比较电路及其开关控制方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439896B2 (en) * 2005-09-08 2008-10-21 Marvell World Trade Ltd. Capacitive digital to analog and analog to digital converters
US7822160B1 (en) * 2006-02-03 2010-10-26 Marvell International Ltd. Digitally-assisted power reduction technique for IQ pipeline ADCs used in wireless receivers
FR2899741B1 (fr) * 2006-04-11 2009-01-30 St Microelectronics Sa Modulateur delta-sigma dote d'un integrateur a partage de charges
US8035622B2 (en) * 2008-03-27 2011-10-11 Apple Inc. SAR ADC with dynamic input scaling and offset adjustment
US7944386B2 (en) * 2008-10-21 2011-05-17 Analog Devices, Inc. Apparatus for and method of performing an analog to digital conversion
US8125231B2 (en) 2009-01-28 2012-02-28 Freescale Semiconductor, Inc. Capacitance-to-voltage interface circuit, and related operating methods
US7969167B2 (en) * 2009-01-28 2011-06-28 Freescale Semiconductor, Inc. Capacitance-to-voltage interface circuit with shared capacitor bank for offsetting and analog-to-digital conversion
US7796079B2 (en) * 2009-01-28 2010-09-14 Freescale Semiconductor, Inc. Charge redistribution successive approximation analog-to-digital converter and related operating method
DE102009010155B4 (de) * 2009-02-23 2013-02-07 Texas Instruments Deutschland Gmbh Digitales Trimmen von (SAR-)ADCs
JP4738510B2 (ja) * 2009-04-09 2011-08-03 富士通株式会社 デジタル−アナログ変換器、及びこれを含む逐次比較型アナログ−デジタル変換器
US8223056B2 (en) * 2009-05-06 2012-07-17 Atmel Corporation Cyclic digital to analog converter
US8395538B2 (en) * 2011-06-20 2013-03-12 Texas Instruments Incorporated High speed resistor-DAC for SAR DAC
CN103513834A (zh) * 2012-06-21 2014-01-15 瀚宇彩晶股份有限公司 触控面板的感测电路及触控面板的感测电路的操作方法
TWI536748B (zh) * 2012-08-06 2016-06-01 瑞昱半導體股份有限公司 連續漸進式類比數位轉換器與連續漸進式類比數位轉換方法
US9420262B1 (en) 2013-03-15 2016-08-16 Matthew Myers Gyroscopic two dimensions of freedom photography system and method
US9438264B1 (en) * 2015-09-10 2016-09-06 Realtek Semiconductor Corp. High-speed capacitive digital-to-analog converter and method thereof
ITMI20132037A1 (it) * 2013-12-06 2015-06-07 St Microelectronics Int Nv Metodo per la correzione di errori digitali per convertitore analogico digitale binario ad approssimazioni successive.
US9270293B2 (en) * 2014-06-18 2016-02-23 Texas Instruments Incorporated System and method for multi channel sampling SAR ADC
JP6421537B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
TWI566530B (zh) * 2014-11-03 2017-01-11 瑞昱半導體股份有限公司 連續逼近式類比至數位轉換器與轉換方法
JP6439393B2 (ja) 2014-11-07 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439419B2 (ja) * 2014-12-05 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
US9436337B2 (en) 2014-12-15 2016-09-06 Synaptics Incorporated Switched capacitance techniques for input sensing
US9735794B1 (en) * 2016-12-30 2017-08-15 Texas Instruments Incorporated Analog-to-digital converter with an increased resolution first stage
CN107222214B (zh) * 2017-05-04 2020-10-23 深圳大学 一种电荷重分配数模转化器和逐次逼近型模数转化器
EP3514965B1 (en) * 2018-01-19 2021-09-22 Socionext Inc. Analogue-to-digital converter circuitry
US10735016B2 (en) * 2018-10-04 2020-08-04 Denso Corporation D/A conversion circuit, quantization circuit, and A/D conversion circuit
US10911059B2 (en) * 2019-03-13 2021-02-02 Mediatek Inc. Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method
US10784883B1 (en) * 2019-10-25 2020-09-22 Qualcomm Incorporated Noise shaping analog-to-digital converter
JP2021125852A (ja) * 2020-02-07 2021-08-30 旭化成エレクトロニクス株式会社 逐次比較ad変換器
US11196434B1 (en) 2020-10-02 2021-12-07 Qualcomm Incorporated Successive approximation register (SAR) analog-to-digital converter (ADC) with noise-shaping property
CN112713898B (zh) * 2020-12-21 2022-12-09 湖南国科微电子股份有限公司 一种噪声整形sar adc以及一种soc
US11522556B1 (en) 2021-07-26 2022-12-06 Qualcomm Incorporated Noise-shaping successive approximation register (SAR) analog-to-digital converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982003955A1 (en) * 1981-05-08 1982-11-11 Inc Motorola A multiple function operational amplifier circuit
DE3033914C2 (zh) * 1979-09-10 1987-01-29 Ltd. Tokio/Tokyo Jp Hitachi
US5561426A (en) * 1994-09-26 1996-10-01 Delco Electronics Corporation Analog-to-digital converter
US6154162A (en) * 1999-01-06 2000-11-28 Centillium Communications, Inc. Dual-stage switched-capacitor DAC with scrambled MSB's
US20030234736A1 (en) * 2002-06-21 2003-12-25 Fujitsu Limited A/D converter

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521305B2 (zh) 1973-11-06 1980-06-09
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
DE3177051D1 (en) * 1980-09-30 1989-06-15 Showa Aluminum Corp Aluminium alloy foil for cathode of electrolytic capacitors
JPS5944125A (ja) * 1982-09-07 1984-03-12 Toshiba Corp デジタル−アナログ変換器
JPS6256022A (ja) 1985-09-02 1987-03-11 Fujitsu Ltd 電子回路
JPS6342226A (ja) 1986-08-07 1988-02-23 Nec Corp C−r型da変換器
US4800333A (en) * 1986-12-29 1989-01-24 General Electric Company Switched-capacitor watthour meter circuit having reduced capacitor ratio
JPS63224415A (ja) 1987-03-13 1988-09-19 Toshiba Corp デイジタル−アナログ変換器
JPH01202925A (ja) * 1988-02-09 1989-08-15 Oki Electric Ind Co Ltd アナログ/ディジタル―ディジタル/アナログ共用変換器
US5016012A (en) 1989-10-04 1991-05-14 At&T Bell Laboratories Technique for compensating switched capacitor circuits having gain-setting resistors
JP3103657B2 (ja) 1992-03-23 2000-10-30 松下電器産業株式会社 電圧保持回路及び容量結合網を有するa/d変換器
US5606320A (en) * 1994-12-06 1997-02-25 Pacesetter Inc. Method and apparatus for micropower analog-to-digital conversion in an implantable medical device
JPH09214344A (ja) 1996-01-31 1997-08-15 Sony Corp アナログデイジタル変換回路及びデイジタルアナログ変換回路
JPH1075176A (ja) 1996-08-30 1998-03-17 Philips Japan Ltd アナログ−デジタル変換器
US6144331A (en) * 1998-04-08 2000-11-07 Texas Instruments Incorporated Analog to digital converter with a differential output resistor-digital-to-analog-converter for improved noise reduction
US6130635A (en) * 1998-08-03 2000-10-10 Motorola Inc. Method of converting an analog signal in an A/D converter utilizing RDAC precharging
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
US6342919B2 (en) 1999-04-08 2002-01-29 Nucore Technology, Inc. Power saving method using interleaved programmable gain amplifier and A/D converters for digital imaging devices
US6424276B1 (en) * 1999-09-09 2002-07-23 Cirrus Logic, Inc. Successive approximation algorithm-based architectures and systems
US6590517B1 (en) * 1999-10-22 2003-07-08 Eric J. Swanson Analog to digital conversion circuitry including backup conversion circuitry
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US6297759B1 (en) 2000-05-25 2001-10-02 Lewyn Consulting, Inc. Digital-to-analog converter with high-speed output
US6441765B1 (en) 2000-08-22 2002-08-27 Marvell International, Ltd. Analog to digital converter with enhanced differential non-linearity
US6362770B1 (en) * 2000-09-12 2002-03-26 Motorola, Inc. Dual input switched capacitor gain stage
JP3916560B2 (ja) * 2000-11-16 2007-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ キャパシタ切替えパイプライン・アナログデジタル変換器
US6522277B2 (en) * 2001-02-05 2003-02-18 Asahi Kasei Microsystems, Inc. Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
US6600436B2 (en) 2001-03-26 2003-07-29 Semiconductor Energy Laboratory Co., Ltd, D/A converter having capacitances, tone voltage lines, first switches, second switches and third switches
TW501348B (en) * 2001-04-25 2002-09-01 Himax Tech Inc High-accuracy capacitor digital to analog converter
US6617992B2 (en) * 2001-08-15 2003-09-09 National Semiconductor Corporation Capacitor mismatch independent gain stage for differential pipeline analog to digital converters
US20030063026A1 (en) * 2001-09-28 2003-04-03 Stmicroelectronics Pvt. Ltd. Switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC)
US6600437B1 (en) 2002-04-01 2003-07-29 Stmicroelectronics S.R.L. High resolution, high speed, low power switched capacitor digital to analog converter
US6744394B2 (en) * 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6762706B2 (en) * 2002-06-12 2004-07-13 Freescale Semiconductor, Inc. Reduced power analog-to-digital converter and method thereof
US6839015B1 (en) 2002-12-06 2005-01-04 Marvell International Ltd. Low power analog to digital converter
US6822601B1 (en) 2003-07-23 2004-11-23 Silicon Integrated Systems Corp. Background-calibrating pipelined analog-to-digital converter
US7046182B1 (en) * 2003-10-01 2006-05-16 Analog Devices, Inc. DAC having switchable current sources and resistor string
US6879277B1 (en) 2003-10-09 2005-04-12 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages
US6914550B2 (en) 2003-10-09 2005-07-05 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
CN1871774B (zh) 2003-10-23 2011-03-16 Nxp股份有限公司 双残余流水线型ad转换器
JP3902778B2 (ja) 2004-01-07 2007-04-11 株式会社半導体理工学研究センター アナログディジタル変換回路
US6967611B2 (en) 2004-03-19 2005-11-22 Freescale Semiconductor, Inc. Optimized reference voltage generation using switched capacitor scaling for data converters
GB2419047B (en) * 2004-10-11 2009-08-12 Wolfson Ltd Analogue to digital converter
US7439896B2 (en) * 2005-09-08 2008-10-21 Marvell World Trade Ltd. Capacitive digital to analog and analog to digital converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3033914C2 (zh) * 1979-09-10 1987-01-29 Ltd. Tokio/Tokyo Jp Hitachi
WO1982003955A1 (en) * 1981-05-08 1982-11-11 Inc Motorola A multiple function operational amplifier circuit
US5561426A (en) * 1994-09-26 1996-10-01 Delco Electronics Corporation Analog-to-digital converter
US6154162A (en) * 1999-01-06 2000-11-28 Centillium Communications, Inc. Dual-stage switched-capacitor DAC with scrambled MSB's
US20030234736A1 (en) * 2002-06-21 2003-12-25 Fujitsu Limited A/D converter

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101247125B (zh) * 2007-12-07 2011-06-29 武汉芯泰科技有限公司 可动态配置自重构流水线模数转换器
CN102177658A (zh) * 2008-10-13 2011-09-07 Nxp股份有限公司 开关电容器流水线级
US8451161B2 (en) 2008-10-13 2013-05-28 Integrated Device Technology, Inc. Switched-capacitor pipeline stage
CN102177658B (zh) * 2008-10-13 2014-04-09 集成装置技术公司 开关电容器流水线级
CN101867373A (zh) * 2009-04-20 2010-10-20 索尼公司 模拟到数字转换器
CN101867373B (zh) * 2009-04-20 2013-06-12 索尼公司 模拟到数字转换器
CN108809314A (zh) * 2018-05-28 2018-11-13 中国电子科技集团公司第二十四研究所 优化电容阵列面积的sar adc比较电路及其开关控制方法

Also Published As

Publication number Publication date
CN1929315B (zh) 2015-04-01
TWI431947B (zh) 2014-03-21
TWI422160B (zh) 2014-01-01
CN1929313B (zh) 2011-05-04
US20070052567A1 (en) 2007-03-08
CN1929314A (zh) 2007-03-14
CN1929313A (zh) 2007-03-14
TW200711319A (en) 2007-03-16
TW200711317A (en) 2007-03-16
TWI407699B (zh) 2013-09-01
US20070052574A1 (en) 2007-03-08
US7439896B2 (en) 2008-10-21
US20070052566A1 (en) 2007-03-08
US7443329B2 (en) 2008-10-28
US20080211706A1 (en) 2008-09-04
CN1929314B (zh) 2011-05-04
TW200711318A (en) 2007-03-16
US7379012B2 (en) 2008-05-27
US8941529B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
CN1929315A (zh) 电容性数模和模数转换器
CN1960167B (zh) 高带宽高增益放大器
JP6037947B2 (ja) 固体撮像装置および半導体装置
CN1968008A (zh) 具有补偿的放大器
CN1288848C (zh) 用引入的非线性改善模数转换器线性的结构和方法
US20120062406A1 (en) Analog digital converting device
US7880660B2 (en) Pipelined analog-to-digital converters
CN101056289A (zh) 可变功率适应性发射器
CN109391271B (zh) 多串多输出数模转换器和将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法
CN1945978A (zh) 采用积分非线性误差整形的流水线adc
EP1763141B1 (en) Capacitive digital to analog and analog to digital converters
JP2002344319A (ja) デジタルアナログ変換回路、デジタルアナログ変換方法および表示装置
US7576667B1 (en) Hierarchied calibration circuit
US20100309038A1 (en) Analog to digital converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1104193

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1104193

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200429

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200429

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200429

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right