CN109391271B - 多串多输出数模转换器和将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法 - Google Patents

多串多输出数模转换器和将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法 Download PDF

Info

Publication number
CN109391271B
CN109391271B CN201810839024.4A CN201810839024A CN109391271B CN 109391271 B CN109391271 B CN 109391271B CN 201810839024 A CN201810839024 A CN 201810839024A CN 109391271 B CN109391271 B CN 109391271B
Authority
CN
China
Prior art keywords
string
dac
impedance
fine resolution
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810839024.4A
Other languages
English (en)
Other versions
CN109391271A (zh
Inventor
M·D·科尼
J·H·曼森
D·A·登普西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN109391271A publication Critical patent/CN109391271A/zh
Application granted granted Critical
Publication of CN109391271B publication Critical patent/CN109391271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及多串多输出数模转换器。多阻抗串多输出数模转换器(DAC)电路，可包括：共享的粗糙分辨率DAC；两个第一精细分辨率DAC，用于接收MSB DAC的输出；以及多路复用器，用于将第一和第二精细分辨率DAC的输出多路复用到输出端子。多路复用器可被配置为使用一个或多个MSB来交换第一和第二精细分辨率DAC的输出的耦合。

Description

多串多输出数模转换器和将数字输入流转换为相应的第一模 拟输出和第二模拟输出的方法
技术领域
本公开一般涉及数模转换器(DAC)，并且更具体地但非限制性地涉及阻抗串型DAC。
背景技术
现实世界中的模拟信号，如温度、压力、声音或图像通常会转换为数字表示，可以在现代数字系统中轻松处理。在许多系统中，这种数字信息被转换回模拟形式以执行一些真实世界的功能。执行此步骤的电路是数模转换器(DAC)，其输出用于驱动各种设备。扬声器、视频显示器、电机、机械伺服系统、传感器驱动、仪表、射频(RF)发射器和温度控制只是几个不同的例子。DAC通常被纳入到系统中，模拟转换器(ADC)对实际信号进行数字化处理，然后通过DAC将其转换回模拟形式。
DAC响应于二进制数字输入代码产生量化或离散步进模拟输出，并且模拟输出通常是电压或电流。为了产生输出，参考量或水平(通常是上述电压或电流)通常被分成二元和/或线性分数。分段转换器分阶段地转换输入的不同部分或段。其中最高有效位(MSB)由第一阶段或子块转换，最低有效位(LSB)由第二阶段或子块转换。转换器也可以具有利用决策树逻辑来解码输入的模式，并且转换器可以不被完全分段，例如，根据US 9,444,487。
然后数字输入驱动开关组合适当数量的这些分数以产生输出。分数的数量和大小反映了可能的数字输入代码的数量，这是转换器分辨率或输入代码中的位数(n)的函数。
发明内容
与一些单端解决方案相比，差分多串阻抗数模转换器(DAC)可以提供更好的信号范围和鲁棒性。本发明人已经认识到，要解决的一个问题是多输出DAC电路可占据面积减小的集成电路的显着区域并且可能包括大量开关，这会降低DAC的速度并可能导致泄漏电流。开关泄漏电流在较高温度下会降低DAC线性度，因此也会降低最大工作温度范围。本发明人已经通过减少，例如，在一些DAC电路方法中消除了基本上一半的开关，差分多串DAC电路中的开关的数量来解决了这个问题。本发明人还认识到，在串的不同子部分耦合在一起并且开发解决方案以克服该限制的情况下，多输出DAC可能受到性能限制。
在一些方面中，本公开涉及多串多输出数模转换器(DAC)电路。电路包括：共享的粗糙分辨率DAC，用于将数字输入流的最高有效位(MSB)转换为第一模拟信号分量和第二模拟信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的粗糙DAC接收所述第一模拟信号分量；第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的粗糙DAC接收所述第二模拟信号分量；和多路复用器，将所述第一和第二精细分辨率DAC的输出多路复用到第一和第二输出端子，多路复用器被配置为使用控制信号来交换所述第一和第二精细分辨率DAC的输出的耦合。
在一些方面中，本公开涉及一种将数字输入流转换成相应的第一模拟输出和第二模拟输出的方法。该方法包括提供：共享的粗糙分辨率DAC，用于将数字输入流的最高有效位(MSB)转换为第一模拟信号分量和第二模拟信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的粗糙 DAC接收所述第一模拟信号分量；和第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的粗糙DAC接收所述第二模拟信号分量。该方法还包括使用控制信号控制多路复用器，以将所述第一和第二精细分辨率DAC的第一和第二模拟输出多路复用到所述多路复用器的第一和第二输出端子，多路复用器被配置为交换第一和第二模拟输出的耦合。
在一些方面中，本公开涉及差分多串数模转换器(DAC)电路，包括：共享的粗糙分辨率DAC，用于将数字输入流的最高有效位(MSB)转换为第一模拟差分信号分量和第二模拟差分信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的粗糙DAC接收所述第一模拟差分信号分量；第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的粗糙DAC接收所述第二模拟差分信号分量；和多路复用器，将所述第一和第二精细分辨率DAC的输出多路复用到第一和第二差分输出端子，多路复用器被配置为使用至少一个MSB来交换所述第一和第二精细分辨率DAC的输出的耦合。
本概述旨在提供本专利申请的主题的概述。它并不打算提供对本发明的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
图1描绘了双串数模转换器的示例。
图2描绘了图1的双串数模转换器的示意图的示例。
图3是示出根据本公开的各种技术的多串多输出数模转换器电路的示例的示意图。
图4是示出了根据本公开的各种技术的4位多串多输出DAC电路的示例的示意图。
图5是可用于实现本发明的各种技术的多路复用器的实例的示意图。
图6是示出根据本公开的各种技术的4位多串多输出DAC电路的示例的示意图。
图7是示出馈送到图6的示例DAC的四位数字字之间的关系的表。
图8是示出了根据本公开的各种技术的4位多串多输出DAC电路的另一示例的示意图。
图9是示出了根据本公开的各种技术的4位多串多输出DAC电路的另一示例的示意图。
图10是根据本公开的将数字输入流转换为对应的第一模拟输出和第二模拟输出的方法的流程图的示例。
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。举例来说，附图通常以举例的方式而非限制性地说明本文件中所讨论的各种实施例。
具体实施方式
该文件尤其描述了多阻抗串，例如电阻器串，多输出数模转换器(DAC) 电路可包括共享的粗糙分辨率DAC，例如，MSB DAC，两个第一精细分辨率 DAC，例如LSB DAC，用于接收MSB DAC的输出；以及多路复用器，用于将第一和第二精细分辨率DAC的输出多路复用到差分输出端子。多路复用器可以被配置为使用一个或多个MSB来交换第一和第二精细分辨率DAC的输出的耦合。通过使用数字输入流的一个或多个MSB多路复用第一和第二精细分辨率DAC的输出，本发明人减小了面积，增加了速度，并减少了多串的漏电流，多输出阻抗DAC电路通过减少(例如，消除一些DAC电路中的一半开关)DAC电路中的开关数量。在一些示例性实施方式中，多串多输出DAC电路可以配置为差分、多串DAC电路。
图1示出了双串DAC 100的简化框图。双串DAC 100包括最高有效位 (MSB)串120和最低有效位(LSB)串130，它们都包括串联耦合的阻抗串，比如电阻串。数字信号处理器(DSP)140接收数字输入信号Di n(或数字输入流)并输出控制信号C0-CN以控制MSB字符串120和控制信号D0-DM以控制LSB字符串130。MSB字符串120通常转换数字字的最高有效位(MSB)，并且其输出耦合到LSB字符串130，LSB字符串130转换数字字的最低有效位(LSB)。VOUT表示转换的模拟信号。
图2描绘了图1的双串数模转换器100的示意图的示例。如图所示，每个串120、130包括耦合到相应开关组122.0-122.N、132.0-132.M(根据基于控制信号、C0-CN和D0-DM的数字字操作)的电阻器串121.1-121.N、131.1-131.M。而且，开关组122.0-122.N、132.0-132.M中的开关通常仅包括两个状态-开或关。然而，双串DAC 100是单通道DAC。在共同转让的美国专利No.9,124,296中公开了多通道串DAC，其全部内容通过引用结合于此。在共同转让的美国专利No.9,100,045中公开了多串DAC，其全部内容通过引用结合于此。在共同转让的美国专利No.5,969,657中公开了可用于实现本发明的技术的多串DAC的另一示例，其全部内容通过引用合并于此。
应当理解，多串DAC也可以被认为是多级DAC，其中至少两个级可以包括一串阻抗元件。在这样的多串转换器中，第一级使用第一串来转换n 位数字字(例如粗糙转换)，并且第二级使用第二串来进一步解码n位数字字，例如更精细的转换。在其被提供以帮助本领域技术人员理解根据本教导的装置的特征和益处的以下内容的范围内，将参考使用电阻器的示例性实施方式描述每个串。应当理解，电阻器是可以使用的阻抗元件类型的示例，并且不旨在将本教导限制为其中电阻器专门用作阻抗元件的实施方式。在这方面，应当理解，电阻器可以是优选类型的阻抗元件，特别是在串上的电压高的情况下，例如耦合到转换器的参考端子的串。多晶硅电阻器和薄膜电阻器是集成电阻器类型，可用于低功率和精密实现，因为这些类型没有扩散结二极管泄漏路径。在电压相对较小的其他串中，也可以使用诸如有源MOS器件的其他元件。因此，本教导不应被解释为限于多电阻器串DAC。
图3是示出根据本公开的各种技术的多串多输出DAC电路的示例的示意图。DAC电路200可以包括共享的粗糙分辨率DAC电路202、第一精细分辨率DAC电路204、第二精细分辨率DAC电路206。共享的粗糙分辨率 DAC电路202可以包括阻抗元件210的第一串208、第一精细分辨率DAC 204 可以包括第二串阻抗元件(图3中未示出)，第二精细分辨率DAC 206可以包括第三串阻抗元件(图3中未示出)。第一精细分辨率DAC 204和第二精细分辨率DAC 206可以共用第一串。DAC 204和206将选定节点从第一串的不同部分耦合到它们各自的精细分辨率DAC输出。
响应于数字输入流，共享的粗糙分辨率DAC 202可以将数字输入流的最高有效位(MSB)转换为第一模拟差分信号分量213，例如，在第一串208的第一阻抗元件210上产生的第一电压，和第二模拟分数信号分量 215，例如，在第一串208的第二阻抗元件上产生的第二电压。
在一些例子中，多个输出，例如两个或更多个输出，本公开的DAC电路可以以差分配置实现。例如，可以以差分方式配置两个输出。应当理解，除非上下文明确相反，否则本公开中对差分配置的任何描述都不排除更一般的多输出配置。
图3的差分DAC电路200还可以包括MSB开关网络212A、212B(统称为开关网络212)。响应于所述数字输入流，开关网络212可以将第一模拟差分信号分量213耦合到第一精细分辨率DAC 204的输入214A、214B，以转换数字输入流的最低有效位(LSB)并且将第二模拟差分信号分量215 耦合到第二精细分辨率DAC 206的输入216A、216B以转换LSB。
如上所述，本发明人已经大大减少了差分多串阻抗DAC电路中的开关数量。在图3中的218、220处图示了没有开关。
在一些多输出DAC电路方法中，例如，差分DAC电路，开关可以沿着第一串208的长度的至少一部分包括在218、220处，并且在一些例子中，沿着第一串的整个长度。这种方法可以允许第一精细分辨率DAC 204和第二精细分辨率DAC 206沿着第一串208(或“MSB字符串”)的长度耦合到阻抗元件，例如，从负参考电压端子Vrefn耦合到正参考电压端子Vrefp。然而，通过移除这些开关218、220，本发明人减小了DAC电路200的面积，提高了速度并改善了漏电流。
为了实现开关减小，本发明人认识到可以包括多路复用器222以使用数字输入流的一个或多个MSB来交换第一和第二精细分辨率DAC的输出的耦合。更具体地，多路复用器222可以包括输入224A、224B以接收第一精细分辨率DAC 204和第二精细分辨率DAC 206的输出，例如输出 lsb_a_out和lsb_b_out。多路复用器222可以将第一和第二精细分辨率DAC 204、206的输出多路复用到多路复用器222的第一和第二差分输出端子226A、226B。
多路复用器222可以使用使用控制信号输入接收的多路复用器控制信号来互换第一和第二精细分辨率DAC输出的耦合。在一些例子中，多路复用器控制信号可以是斩波信号，并且在其他示例中，控制信号可以是数字输入流的一个或多个MSB。
在一些例子中，多路复用器控制信号可以由一个或多个MSB、斩波信号或数字门控/解码/配置版本驱动。在一些例子中，可以在驱动多路复用器之前沿信号路径执行数字控制。
作为示例，取决于控制信号，例如，取决于MSB，多路复用器222可以：1)将第一精细分辨率DAC的输出(例如，输出lsb_a_out)耦合到第一差分输出端“outp”，将第二精细分辨率DAC的输出(例如lsb_b_out) 耦合到第二差分输出端“outn”；2)将第一精细分辨率DAC的输出(例如， lsb_a_out)耦合到第二差分输出端“outn”，将第二精细分辨率DAC的输出(例如lsb_b_out)耦合到第一差分输出端“outp”。
多串多输出DAC电路200的MSB串(例如，第一串208)具有围绕其中点节点228(或中间尺度)的对称结构。本发明人利用对称结构来减少操作DAC电路所需的开关数量。
多串差分DAC电路的操作可以在概念上相对于图3来解释。在它们的切换操作期间，第一和第二精细分辨率DAC 204、206可以沿着第一串208 一致地“移动”并且作为精细分辨率DAC(例如第一精细分辨率DAC 204) 响应于数字输入流而向第一串208“移动”，其他精细分辨率DAC(例如，第二精细分辨率DAC206)“向上移动”第一串208。
通过使用数字输入流的一个或多个MSB多路复用第一和第二精细分辨率DAC 204、206的输出，本发明人已经消除了包括沿着第一串208的长度延伸的第一开关网络(第一精细分辨率DAC 204可以通过该第一开关网络耦合到第一串208)和沿着第一串208的长度延伸的第二开关网络(第二精细分辨率DAC 206可以通过该第二开关网络耦合到第一串208)的需要。因为(再次，在概念上)第一和第二精细分辨率DAC 204、206可以在它们的切换操作期间以互补的方式(例如，如果一个向下移动，另一个向上移动)一致地“移动”，本发明人认识到，如果第一精细分辨率DAC 204 需要移动到响应于所述数字输入流的第一串208的中点228以下，则第二精细分辨率DAC 206将位于第一精细分辨率DAC 204需要移动的地方，并且类似地，第一精细分辨率DAC 204将定位在第二精细分辨率DAC 206需要移动的位置。通过多路复用第一和第二精细分辨率DAC 204、206的输出，由于MSB串绕中点的对称性，从而消除了一半的开关，所述开关可以包含在一些多串多输出DAC电路方法中，本发明人已经利用了精细分辨率 DAC 204、206的互补定位，如212A，212B所示。以这种方式，尽管开关减少，第一和第二精细分辨率DAC 204、206看起来沿着它的长度上/下第一串208。
如图3所示，第一串208具有包括第一部分230和第二部分232的长度，并且包括沿着第一部分230的第一组阻抗元件210和沿着第二部分232 的第二组阻抗元件210。DAC电路200可包括开关网络，其具有开关元件 234的第一组212A和开关元件234的第二组212B，其中第一组212A仅沿第一部分230延伸，并且第二组212B仅沿第二部分232延伸。如上所述，通过仅包括仅沿第一串208的部分的开关，与其他多输出DAC电路方法相比，MSB开关网络中的开关的数量大大减少，例如减少一半。
第一精细分辨率DAC204可以包括第二串阻抗元件，其仅使用开关元件的第一组212A耦合到第一组阻抗元件210，并且第二精细分辨率DAC 206 可包括第三串阻抗元件，其仅使用开关元件的第二组212B耦合到第二组阻抗元件。
以这种方式，本发明人减少了操作差分多串DAC电路200所需的开关数量。
图3中的MSB串被描绘为6位MSB串DAC。在一些例子中，第一和第二精细分辨率DAC可以是6位LSB串DAC，产生12位差分多串DAC。本发明的技术不限于此类配置。相反，本发明的技术可扩展到具有超过12位分辨率或小于12位分辨率的DAC电路。出于清楚和解释的目的，示出并参考图6详细描述示例性4位分辨率差分多串DAC电路(2位MSB串和2 位LSB串)。
如在Dempsey等人的共同转让的美国专利No.5,969,657中详细描述的，阻抗串DAC电路可以将耦合到MSB串的开关的阻抗积分到传递函数中，使得当LSB DAC在相邻MSB电阻之间切换时，MSB开关阻抗会导致一个LSB 传递函数的一步。另外，LSB串(例如第二串)可以以小的、可重复的方式加载MSB串。这种小的负载效应可以表现为在切换期间围绕DAC电路移动的电压。加载效果基本上是恒定的，并且可以集成到传递函数中。
在差分多串DAC中，虚拟接地有效地存在于图3中的MSB串的中点节点处，并且该中点节点是2个MSB阻抗元件之间唯一的这种无源电阻器节点，并且由于MSB到LSB DAC切换的变化，DC电平的变化基本上没有改变。因此，该节点处的电压电平在中等规模转变到第一阶期期间不移动。DAC 传递功能可以利用多串DAC中电压电平的移动，而无需级间电压缓冲器或电流源/吸收有源电路。
本发明人已经解决了可以存在于MSB串的中点处的负载效应问题，其通过修改图3的DAC电路200在中间电平附近以实现增益增加并且使得中等导通电阻(Ron)开关用于用于理想的无源开关电路解决方案中。理想的是无源开关电路解决方案。特别地，本发明人已经包括与MSB阻抗串208 的中点节点228相邻耦合的附加阻抗元件网络。附加阻抗元件网络在图4 中的340处示出并在下面详细描述。
图4是示出了根据本公开的各种技术的4位多串多输出DAC电路300 的示例的示意图。图4的电路300是图3的电路200的简化的4位版本。 DAC电路300可以包括共享的粗糙分辨率DAC电路302(或“MSB DAC”)、第一精细分辨率DAC电路304(或“LSB DAC1”)和第二精细分辨率DAC电路306(或“LSB DAC2”)。第一精细分辨率DAC电路304和第二精细分辨率DAC电路306共享的粗糙分辨率DAC的阻抗串308。
对于具有n位分辨率的差分多串DAC电路，MSB串可包括具有阻抗“R1”的M阻抗元件310，例如电阻器。尽管未在图4中具体描绘(但在图6中示出)，但LSB DAC1 304和LSB DAC2306可包括具有电阻“R2”的阻抗元件。理想地，LSB DAC 304、306的每个R2电阻器降低一个LSB的电压。
为了解决上述负载效应问题，DAC电路300可以包括在MSB串的中心点周围的MSB开关处具有电阻“R3”的阻抗元件，例如，与图4中的MSB 开关SMB0和SMT0串联以产生或影响明显的第一串节点电平变化。可以交换串联耦合的R3和SMT0的相对位置。类似地，也可以交换R3和SMB0。根据本公开内容，作为该示例中的目标，当选定的DAC节点从一个节点的底部移动到另一个节点的顶部时，LSB步长可以等于MSB串中心点周围电压的两倍左右，反之亦然。
此外，为了实现增益增加并启用高Ron开关，DAC电路300可以包括围绕阻抗元件的交叉耦合阻抗元件网络340，其中阻抗“R4”与MSB串308 的中点MSB电阻器342、344串联。为了避免在中间尺度附近的积分非线性(INL)误差，可以选择阻抗“R4”，其在中间尺度处产生新的一个LSB 加载效应“步长”。例如，DAC范围的一个LSB可以对应于R4＝R1/(2n2)，其中n2是LSB DAC的分辨率，例如自由度。
作为解释目的的非限制性具体示例，对于图4的4位分辨率，具有2 位MSB和2位LSB，并且如果R1＝2kΩ，则在MSB字符串中R4＝2kΩ/(22) ＝2000/4＝500Ω。然而，由于中等规模的交换的差分性质，串联阻抗需要 R4＝(R1/(2n2))/2＝2000/8＝250Ω。应该注意的是，中等规模的转换也可以从可以考虑的两个中等规模交换机的Ron(组合)中获得2倍的贡献。
由于阻抗R4与每个阻抗R3之间的相互作用，R3的值可以相应地确定大小。例如，R3可以等于(R1)/2+(R2)/4，例如，R2除以4：由于是差分解决方案，因R4和
Figure GDA0003899604670000101
的
Figure GDA0003899604670000102
LSB变化导致一个
Figure GDA0003899604670000103
。继续上面的例子， R3＝2000/2+4000/4＝2k欧姆。LSB DAC范围的一个LSB对应于MSB串中的 R4≈R1/2n2＝2kΩ/32＝62.5Ω。对于差分
Figure GDA0003899604670000104
LSB变化，可以使用中间的R4为串联阻抗值R4＝R1/2n2/2＝2k/64＝31.25欧姆。
插入新的阻抗R4可以增加最终段的增益，从而能够校正中等电平的负载效应引起的增益误差，以满足设计目标。插入/增加阻抗R4也可以改变中间电平的LSB步长，这可能导致中间电平的负DNL。增加阻抗R4会增加中间电平步长，以减小此节点转换时的负DNL幅度。降低阻抗R4可降低LSB中间电平步长，从而增加负DNL的幅度。
阻抗R3和阻抗R4之间的相互作用可能是期望的。阻抗R3可以改变中间电平的LSB步长和中等“段”的增益误差。此外，阻抗R4还可以改变中间电平的LSB步长和中间“段”的增益误差(例如，不同的增益、交叉耦合的不同效果)。
阻抗元件网络340与开关SMB0和SMT0组合可以被认为是“负载补偿电路”。在一些示例性实施方式中，阻抗元件网络340中的阻抗R3可以放置在开关SMB0和SMT0的任一侧(或两侧)。
如上面参考图3所述，LSB DAC1 304的输出Vdac1和LSB DAC2 306 的输出Vdac2可以由多路复用器322接收，如图5所示。使用一个或多个数字输入流的MSB，图5的多路复用器可以互换Vdac1和Vdac2的耦合，例如，LSB DAC1 304、LSB DAC2 306的输出。
也就是说，取决于MSB，多路复用器322可以：1)将第一精细分辨率 DAC的输出(例如，输出Vdac1)耦合到第一差分输出端子326A“Vout1”并且将第二精细分辨率DAC的输出(例如输出Vdac2)耦合到第二差分输出端326B“Vout2”；2)将第一精细分辨率DAC的输出(例如输出Vdac1) 耦合到第二差分输出端326B“Vout2”以及将第二精细分辨率DAC的输出 (例如输出Vdac2)耦合到第一差分输出端326A“Vout1”。
除了在本公开中描述的切换的无源阻抗元件之外，有源阻抗元件还可以用于实现本公开中的各种技术。在一些示例实施方式中，可以根据共同转让给Dennis A.Dempsey的美国专利No.9,077,376中描述的技术来控制有源阻抗元件的阻抗，其全部内容通过引用结合于此。应当注意，可能希望在阻抗串中使用无源电阻元件，因为它们不具有二极管结泄漏路径。
如上所述，使用开关阻抗而不需要有源元件操作，耦合阻抗元件网络部分网络340中的阻抗元件R3和R4可以绕过或克服在耦合到LSB DAC1 304 和LSB DAC2的串308的第一和第二阻抗部分之间的端子处的AC接地限制。
如图4所示，开关电流源解决方案可以实现类似的DAC电压变化，但是开关电流解决方案可能需要额外的精度有源电路，其具有额外的功率、面积和工作余量限制。电流源380、382可以耦合到DAC网络并且从DAC 网络解耦合以实现所需的改变，并且这种切换可以通过串联开关384、386 或在电流源内组合的切换来完成，例如，共源共栅晶体管可以在“关闭”状态下充当串联开关。
当启用时，电流源380、382可以耦合到DAC网络，例如耦合到第一串308，以实现电压变化以绕过中点处的负载效应限制。电流源380、382 可以耦合到子DAC串和中点之间的第一串多路复用器网络。可能需要使用静态和/或动态元件匹配电路设计技术来匹配电流源。
当选择耦合到中点节点的第一串电阻器时，电流源380、382可以耦合到DAC网络中，因此可以关闭这些电流源及其相关的模拟电路，以在不使用时降低功耗。电流源382也可以称为电流源。
在一些开关电流源解决方案中，不需要包括耦合阻抗元件网络部分网络340中的电阻器R3和R4。在一些其中不包括耦合阻抗元件网络部分网络340中的电阻器R3和R4的开关电流解决方案中，电流源380、382可以分别连接到开关SMB0和SMT0的右侧，而不是如图4所示的左侧。在这样的构造中，电流源380、382可以使用其相关开关SMB0和SMT0的导通电阻来实现电压变化。
图5是可用于实现本发明的各种技术的多路复用器的实例的示意图。多路复用器电路322可以包括一个或多个输入346以接收控制信号。在一些示例性实施方式中，控制信号可以包括数字输入流的一个或多个MSB。在其他示例性实施方式中，控制信号可以包括斩波信号。如上所述，多路复用器322可以包括输入324A、324B以接收图4的LSB DAC1和LSBDAC2 的输出，即输出Vdac1和Vdac2。多路复用器322可以将输出Vdac1和Vdac2 直接路由到多路复用器322的第一和第二差分输出端326A、326B，或者交换多路复用器322的输入324和输出326之间的耦合。该交换器反转DAC 差分输出信号的极性，交换两个输出的相对位置。
在一些示例性实施方式中，多路复用器电路332可以包括用于接收时钟信号的时钟输入(未示出)，并且多路复用器电路322可以基于时钟信号选择性地将输入324耦合到输出326以斩波模拟信号Vdac1和模拟信号 Vdac2。在其他示例性实施方式中，可以通过在控制信号路径中选通来实现斩波，因此多路复用器仅需要一个输入信号。
图6是示出根据本公开的各种技术的4位多串多输出DAC电路的示例的示意图。图6类似于上述图4，但详细示出了LSB DAC1和LSB DAC2。出于清楚和解释的目的，图6的差分多串DAC电路300仅描绘了4位分辨率(2位MSB串和2位LSB串)。出于简明的目的，将不再详细描述类似的特征。
MSB DAC 302可以是粗糙分辨率DAC，并且可以包括由LSB DAC1和LSB DAC 2共享的阻抗元件的串308(标记为具有阻抗“R1”)。MSB串308可以具有包括第一部分和第二部分的长度，第一串308包括沿第一部分(阻抗元件350和352)的第一组阻抗元件和沿第二部分(阻抗元件354和356) 的第二组阻抗元件。MSB DAC 302可以包括开关网络，其具有开关元件的第一组312A，例如开关SMB0-SMB2，以及开关元件的第二组312B，例如开关SMT0-SMT2。MSB DAC 302可以将数字输入流的MSB转换为313处的第一模拟差分信号分量和315处的第二模拟差分信号分量。
LSB DAC1 304可以是精细分辨率DAC，并且可以包括阻抗元件的串358 (标记为具有阻抗“R2”)和一组开关360，例如开关SLB0-SLB3。LSB DAC1 304可以转换数字输入流的LSB，并且可以具有输入以从MSB DAC接收第一模拟差分信号分量313。
类似地，LSB DAC2 306可以是精细分辨率DAC并且可以包括阻抗元件的串362(标记为具有阻抗“R2”)和一组开关364，例如开关SLT0-SLT3。 LSB DAC2 306可以转换数字输入流的LSB，并且可以具有输入以从MSB DAC 接收第二模拟差分信号分量315。
为了解决上述虚拟接地问题，MSB DAC 302可以包括耦合阻抗网络部分340。耦合阻抗元件网络部分340可以耦合到MSB串的中点节点附近，其中中点节点位于两个最里面的MSB阻抗元件352、354之间。耦合阻抗元件网络部分340可以包括具有阻抗值R3和R4的阻抗元件，如图6所示。在一些示例性构造中，阻抗值R3和R4可以彼此不同并且不同于所述第一串、所述第二串和所述第三串的阻抗元件的阻抗值，如上所述。
具有阻抗R4(“中点阻抗元件”)的阻抗元件可以耦合在耦合到中点节点的MSB串308的两个阻抗元件352、354之间。在图6所示的示例中，耦合阻抗元件网络部分340可以包括具有阻抗R3的两个阻抗元件(也称为“开关阻抗元件”)。具有阻抗R3的第一开关阻抗元件366可以耦合到具有阻抗R4的中点阻抗元件370的第一端子368并且耦合到开关元件的第一组312A的开关元件。类似地，具有阻抗R3的第二开关阻抗元件372 可以耦合到具有阻抗R4的中点阻抗元件370的第二端子374并且耦合到开关元件的第二组312B的开关元件。
如上所述，本发明人不是利用其中两组开关沿第一串308的长度延伸的配置，而是减少了DAC电路中的开关数量。如在图6中所示的示例配置中所见，开关元件的第一组312A仅沿MSB串(阻抗元件354、356)的第一部分和耦合阻抗网络部分340延伸，并且开关元件的第二组312B仅沿 MSB串(阻抗元件350、352)的第二部分和耦合阻抗网络部分340延伸。另外，LSB DAC1的串358可以使用开关元件的第一组312A仅耦合到第一组阻抗元件(阻抗元件354、356)和耦合阻抗网络部分340。类似地，LSB DAC2的串362可以使用开关元件的第二组312B仅耦合到第二组阻抗元件 (包括阻抗元件350、352)和耦合阻抗网络部分340。以这种方式，本发明人在MSB开关网络的开关中实现了大幅减少，例如减少了50％。
图6中所示的示例配置描绘了LSB DAC1的串358，其包括多个阻抗元件等于(2n2-1)，其中n2是LSB DAC1的比特分辨率(为了完整性，n1是 MSB DAC的比特分辨率)。在图6中所示的非限制性示例配置中，n2定义2 比特分辨率，因此LSB DAC1中的阻抗元件的数量等于22-1＝3阻抗元件，如图所示。对于差分多串DAC电路，LSB DAC2的配置类似于LSB DAC1，因此，还包括3个阻抗元件，如图所示。在Dempsey等人的共同转让的美国专利No.5,969,657中描述了具有耦合到具有(2n2-1)LSB DAC阻抗元件的MSB阻抗串的LSB DAC的示例多串DAC电路，其全部内容通过引用并入本文。
图7是示出馈送到图6的示例DAC的四位数字字之间的关系的表。表 400包括3列，其中最左列402描绘4位输入代码，中间列404描绘MSB DAC 的闭合开关(例如，图6的MSBDAC 302)，最右侧列406描绘了两个LSB DAC的闭合开关，例如图6的LSB DAC1和LSB DAC2。未列出的DAC开关配置为打开或关闭状态。
在图7所示的例子中，输入代码的位D[3]可以是用于输出交换控制的 MSB。MSBDAC开关可以通过输入代码位D[3：2]进行解码，用于两个LSB DAC 的开关可以通过输入代码位D[2：0]进行解码。图7中的首字母缩略词如下：SMT＝开关MSB DAC顶部；SMB＝开关MSBDAC底部；SLT＝开关LSB DAC 顶部；SLB＝开关LSB DAC底部。
多串多输出DAC电路的操作在概念上相对于图3进行了解释。概念上， LSB DAC可以在切换期间以互补的方式(例如，如果一个向下移动，另一个向上移动)一致地移动。本发明人认识到，如果第一LSB DAC需要移动到响应于所述数字输入流的MSB串的中点以下，第二LSB DAC将位于第一 LSB DAC需要移动的位置，并且类似地，第一LSB DAC将位于第二LSBDAC 需要移动的位置。
下面使用图7的表格相对于图6的电路描述这些技术。不是描述这些组合背后的数学，其中一些在美国专利No.5,969,657中有详细描述，并且通过引用结合在此，将参照图7描述两个LSB DAC的互补“移动”和使用MSB的耦合互换，这是本公开的主题之一。
在行1中，具有输入代码0000的数字输入流产生控制电路，例如图1 的DSP 140，输出控制信号以控制MSB开关SMT1、SMT2、SMB1和SMB2关闭并输出LSB开关SLT0和SLB0为关闭。参考图6，可以看出，该输入代码或字导致控制电路将端子Vrefp处的电压耦合到LSB DAC2的输出Vdac2，并将端子Vrefn处的电压耦合到LSB DAC1的输出Vdac1。从概念上讲，使用输入代码0000可以被认为是将LSB DAC2与MSB串的最上面的阻抗元件并联耦合，以及将LSBDAC1与MSB串的最底部阻抗元件并联。
开关SMB2和SMT2的有限导通电阻导致DAC零比例和满量程电平与 Vrefn和Vrefp电压电平不同，从而引起小的零级和全量程误差。用于[非] 线性度量测量的LSB大小使用实际LSB大小和端点调整这些端点错误，在输入代码0000配置中值得注意。输出范围计算为满量程DAC输出电平减去DAC输出零电平电平。实际或有效的LSB大小可以计算为DAC输出范围除以代码数或代码数减1。
在行2中，输入代码为0001，MSB DAC开关保持每输入代码0000，并且通过改变LSBDAC的切换实现一个LSB步进改变。类似地，行3和4中的配置更改通过LSB DAC的切换变化导致进一步的LSB步骤。
在第5行中，存在与行4切换的变化，使得LSB DAC以电压方式翻转，并且LSB DAC开关的编码器切换区域的数字编码器操作也从行5到8翻转，导致在每个代码有一个LSB步骤。
以这种方式，输出Vdac1和Vdac2以互补的方式朝向中点移动。在中点之后，多路复用器，例如图5的多路复用器322，可以互换两个LSB DAC 的输出Vdac1和Vdac2的耦合。中间点可以在图7中的切换配置中看到。在输入代码0111(行8)之后，输入代码1000到1111(行9到15)的切换配置与用于输入代码0000到0111的切换配置相同。类似地，行2中的输入代码0001的切换配置导致用于行15中的输入代码1110的相同开关配置，行3中的输入代码0010的切换配置导致用于行14中的输入代码1101 的相同开关配置等。
最后，行16中的输入代码1111的切换配置导致用于第一行中的输入代码0000的相同MSB DAC闭合开关配置(中间列)和LSB DAC闭合开关配置(右侧列)。从概念上讲，可以考虑使用输入代码1111(如输入代码 0000)将LSB DAC2置于MSB字符串的顶部，以及将LSBDAC1置于MSB字符串的底部。
当然，没有更多，LSB DAC1的输出Vdac1和用于输入代码1111的LSB DAC2的输出Vdac2将与输入代码0000相同。使用多路复用器，例如，图 5中的多路复用器322，来交换两个LSB DAC的输出Vdac1和Vdac2的耦合，克服了这种情况。使用输入代码的一个或多个MSB，多路复用器可以交换LSB DAC1和LSB DAC2的输出的耦合，从而保持两个LSB DAC的互补方式，同时消除大量的开关，例如，50％的开关。例如，对于图7中的行 1-8中的输入代码0000-0111，图5的多路复用器322可以使用这些输入代码的MSB“0”并且可以将输出Vdac1和Vdac2直接路由到多路复用器的第一和第二差分输出端子326A、326B。对于图7中的行9-16中的输入代码1000-1111，图5的多路复用器322可以使用这些输入代码的MSB“1”并且可以交换多路复用器322的输入324和输出326之间的耦合。
同样，通过多路复用两个LSB DAC的输出，本发明人利用了精细分辨率DAC的互补定位，例如图6的LSB DAC1和LSB DAC2。以这种方式，尽管开关减少，从概念上看，第一和第二精细分辨率DAC看起来沿着其长度上升/下移MSB字符串。
图8是示出了根据本公开的各种技术的4位多串多输出DAC电路500 的另一示例的示意图。与图6中所示的DAC电路300不同，图8的差分多串DAC电路500描绘了LSB DAC1的串358，其包括多个等于(2n2-2)的阻抗元件(具有阻抗“R2”)，其中n2是LSB DAC 1的位分辨率(为了完整性，N1是MSB DAC的位分辨率)。在图8所示的非限制性示例配置中，n2 定义2位分辨率，因此LSB DAC1中的阻抗元件的数量等于22-2＝2阻抗元件，如图所示。对于差分多串DAC电路，LSB DAC2的配置类似于LSB DAC1，因此，还包括2个阻抗元件(具有阻抗“R2”)，如图所示。在Dempsey等人的共同转让的美国专利No.7,136,002中描述了具有耦合到具有(2n2-2) LSB DAC阻抗元件的MSB阻抗串的LSB DAC的示例多串DAC电路，其全部内容通过引用并入本文。
图9是示出了根据本公开的各种技术的4位多串多输出DAC电路600 的另一示例的示意图。与图6和8中所示的DAC电路300、500不同，图9 的差分多串DAC电路600描绘了LSBDAC1的串358，其包括多个等于(2n2-3) 的阻抗元件(具有阻抗“R1”)，其中n2是LSB DAC 1的位分辨率(为了完整性，N1是MSB DAC的位分辨率，并且是DAC＝n1+n2的n位分辨率)。在图9所示的非限制性示例配置中，n2＝2比特，因此LSB DAC1中的阻抗元件的数量等于22-3＝1阻抗元件，如图所示。对于差分多串DAC电路，LSB DAC2的配置类似于LSB DAC1，因此，还包括一个阻抗元件(具有阻抗“R1”)，如图所示。在Dempsey的共同转让的美国专利No.9,065,479中描述了具有耦合到具有(2n2-3)LSB DAC阻抗元件的MSB阻抗串的LSB DAC的示例多串DAC电路，其全部内容通过引用合并于此。
在另外的例子中，本公开的各种技术可以与Dempsey的美国专利 No.9,124,296中描述的技术组合，其全部内容通过引用结合在此。例如，美国专利No.9,124,296的图3描绘了具有共享MSB串的多通道串DAC电路300。在一个示例性构造中，可以使用美国专利No.9,124,296中的技术来修改本公开中描述的任何附图中的每个LSB DAC，以产生具有低开关数的多通道多输出(例如差分)DAC电路。例如，图6的DAC电路300可以被修改为包括LSB DAC1A和LSB DAC1B以及LSB DAC2A和LSB DAC2B，其中LSB DAC1A和LSB DAC2A形成第一通道的多输出DAC电路并且LSB DAC2A 和LSB DAC2B形成第二通道的多输出DAC电路。
在另外的例子中，本公开的各种技术可以与Dempsey的美国专利 No.9,407,278中描述的技术组合，其全部内容通过引用结合在此。例如，美国专利No.9,407,278的图1描绘了多级DAC电路。在一个示例性构造中，可以使用美国专利No.9,407,278中的技术来修改本公开中描述的任何附图中的每个LSB DAC，以产生具有减少数量的阻抗元件的多级多串差分DAC电路，这对于更高分辨率的设计来说是理想的。
在另外的例子中，本公开的各种技术可以与Dempsey的美国专利 No.9,444,487中描述的技术组合，其全部内容通过引用结合于此。例如，美国专利No.9,444,487的图4描绘了包括可变或可调负载阻抗RLOAD的DAC电路，其可以减小第二LSB串相对于第一MSB串的阻抗。在一些示例性构造中，可以使用美国专利No.9,444,487中的技术来修改本公开中描述的任何附图中的DAC电路，以产生具有可调负载阻抗的多串差分DAC电路。
图10是根据本公开的将数字输入流转换为对应的第一模拟输出和第二模拟输出的方法700的流程图的示例。在框702处，方法700可以包括提供共享的粗糙分辨率DAC，例如图6的MSB DAC 302，以将数字输入流的最高有效位(MSB)转换为第一模拟差分信号分量和第二模拟差分信号分量。方法700还可以包括提供第一精细分辨率DAC，例如图6的LSB DAC1304，以转换数字输入流的最低有效位(LSB)，第一精细分辨率DAC具有第一输入以从共享的粗糙DAC接收第一模拟差分信号分量。方法700还可以包括提供第二精细分辨率DAC，例如图6的LSB DAC2 306，以转换数字输入流的最低有效位(LSB)，具有第二输入的第二精细分辨率DAC从共享的粗糙DAC接收第二模拟差分信号分量。
在框704处，方法700可以进一步包括控制第一和第二开关网络(响应于所述数字输入流)以将跨越粗糙分辨率DAC的共享的第一阻抗串(例如，图6的串308)产生的电压耦合到第一和第二精细分辨率DAC的第一和第二模拟差分输出。
在框706处，方法700可以进一步包括使用控制信号(例如，斩波信号或数字输入流的至少一个MSB)来控制多路复用器以多路复用第一和第二精细分辨率DAC的第一和第二模拟差分输出到多路复用器的第一和第二差分输出端子，多路复用器被配置为互换第一和第二模拟差分输出的耦合。例如，图5的多路复用器322可以包括输入324A、324B，以将第一和第二模拟差分输入313、315接收到第一和第二精细分辨率DAC 304、306，并且可以将输出313、315耦合到多路复用器322的第一和第二差分输出端子326A、326B，或者可以互换第一和第二模拟差分输出的耦合。
在一些示例性构造中，共享的粗糙分辨率DAC可以包括第一串的阻抗元件，第一精细分辨率DAC可以包括第二串阻抗元件，第二精细分辨率DAC 可以包括第三串阻抗元件。方法700可以可选的包括提供耦合与第一串的中点节点相邻地耦合的阻抗元件网络部分，例如，图6的部分340，在那里耦合阻抗元件网络部分包括具有与所述第一串、所述第二串和所述第三串的阻抗元件的阻抗值不同的阻抗值的阻抗元件，并且响应于所述数字输入流控制第一和第二开关网络将耦合阻抗元件网络部分产生的电压耦合到第一和第二精细分辨率DAC的第一和第二模拟差分输出。
在一些示例性构造中，多路复用器电路可包括用于接收时钟信号的时钟输入，并且该方法可选地还包括根据时钟信号有选择地耦合多路复用器电路的第一和第二输出，以斩波第一模拟信号和第二模拟信号。
各种注释
本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。
以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也称为“方面”或“示例”。这些示例可以包括除了所示出或描述的元件之外的元件。然而，本发明人还考虑了仅提供所示出或描述的那些元件的实例。此外，本发明人还考虑使用所示或所述的那些元件(或其一个或多个方面)的任何组合或置换的示例，关于特定示例(或其一个或多个方面)，或者关于本文所示或所述的其他示例(或其一个或多个方面)。
如果本文档与通过引用并入的任何文档之间的使用不一致，则以本文档中的用法为准。
在该文档中，术语“一个”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，，使得“A或B”包括“A但不是B”、“B但不是A”、“A和B”，除非另有说明表示。在本文中，术语“包括”和“在其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即除了在权利要求中的这一术语之后列出的元件之外的包括元件的系统、装置、物品、组合物、配方或工艺仍被认为属于该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。
这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中描述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、寄存器传输语言(RTL)、更高级语言代码等。此类代码可包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在一个例子中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
示例性集成电路开关包括平面FET开关，MOS，CMOS，FinFET和其他非平面FET变体。另外，在一些示例性实施方式中，微机电系统(MEMS) 技术可用于实现本公开的一个或多个开关。在共同转让的美国专利 U.S.8,102,637、U.S.8,659,373、U.S.8,536,964、U.S.8,294,539、 U.S.8,368,490、U.S.7,968,364、U.S.8,279,026、U.S.7,504,841、 U.S.7,728,610、U.S.7,737,810、U.S.7,642,657、U.S.8,194,382、 U.S.8,035,148中描述了示例技术，各自的全部内容在此引入作为参考。
虽然“数字数据流”术语用于描述DAC数字输入数据并且可以推断出串行数据形式，但是应当理解，DAC数字输入数据可以具有其他形式，例如，全并行字、多个部分字。应当理解，DAC输入字可以以许多形式或格式输入以转换为模拟输出信号，并且并行DAC寄存器也经常用于数字到模拟转换过程的数字输入。
串联耦合的阻抗元件已经被描述为阻抗串，并且这通常也被称为阻抗链。以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，从而允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，各种特征可以组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求作为示例或实施例被并入到具体实施方式中，其中每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。

Claims (23)

1.一种多串多输出数模转换器DAC电路，包括：
共享的第一串阻抗元件，用于将数字输入流的最高有效位MSB转换为第一模拟信号分量和第二模拟信号分量；
第一精细分辨率DAC，用于转换所述数字输入流的最低有效位LSB，所述第一精细分辨率DAC具有第一输入以从所述共享的第一串阻抗元件接收所述第一模拟信号分量；
第二精细分辨率DAC，用于转换所述数字输入流的最低有效位LSB，所述第二精细分辨率DAC具有第二输入以从所述共享的第一串阻抗元件接收所述第二模拟信号分量；和
耦合阻抗元件网络部分，耦合到所述第一串阻抗元件的中点节点附近，其中所述耦合阻抗元件网络部分包括：
中点阻抗元件，耦合在所述第一串阻抗元件的与所述中点节点耦合的两个阻抗元件之间；
第一开关阻抗元件，耦合到所述中点阻抗元件的第一端子和第一组开关元件的第一开关元件；和
第二开关阻抗元件，耦合到所述中点阻抗元件的第二端子和第二组开关元件的第一开关元件。
2.根据权利要求1所述的多串多输出数模转换器DAC电路，其中所述第一精细分辨率DAC包括第二串阻抗元件，并且其中第二精细分辨率DAC包括第三串阻抗元件；以及
其中所述耦合阻抗元件网络部分包括阻抗元件，所述阻抗元件的阻抗值不同于所述第一串阻抗元件、所述第二串阻抗元件和所述第三串阻抗元件中的阻抗元件的阻抗值。
3.根据权利要求1所述的多串多输出数模转换器DAC电路，所述电路还包括：
负载补偿电路，耦合到所述第一串阻抗元件的中点节点附近，其中，所述负载补偿电路包括：
至少一个电流源；和
开关元件，使所述至少一个电流源耦合到所述第一串阻抗元件。
4.根据权利要求1所述的多串多输出数模转换器DAC电路，还包括：
多路复用器，将所述第一精细分辨率DAC和所述第二精细分辨率DAC的输出多路复用到第一输出端子和第二输出端子，所述多路复用器被配置为使用控制信号来交换所述第一精细分辨率DAC和所述第二精细分辨率DAC的输出的耦合。
5.根据权利要求4所述的多串多输出数模转换器DAC电路，其中所述控制信号包括至少一个MSB。
6.根据权利要求1所述的多串多输出数模转换器DAC电路，其中所述第一精细分辨率DAC是第一LSB DAC，其中所述第二精细分辨率DAC是第二LSB DAC，并且其中所述第一LSBDAC和所述第二LSB DAC共享第一串阻抗元件。
7.根据权利要求1所述的多串多输出数模转换器DAC电路，
其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-1)阻抗元件，并且其中所述第二精细分辨率DAC包括第三串的(2n2-1)阻抗元件。
8.根据权利要求1所述的多串多输出数模转换器DAC电路，
其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-2)阻抗元件，并且其中所述第二精细分辨率DAC包括第三串的(2n2-2)阻抗元件。
9.根据权利要求1所述的多串多输出数模转换器DAC电路，
其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-3)阻抗元件，并且其中所述第二精细分辨率DAC包括第三串的(2n2-3)阻抗元件。
10.根据权利要求1所述的多串多输出数模转换器DAC电路，
其中所述第一串阻抗元件具有包括第一部分和第二部分的长度，所述第一串阻抗元件包括沿所述第一部分的第一组阻抗元件和沿所述第二部分的第二组阻抗元件；和
耦合阻抗网络部分，所述DAC电路还包括：
包括第一组开关元件和第二组开关元件的开关网络，其中所述第一组开关元件仅沿所述第一部分和所述耦合阻抗网络部分延伸，并且其中所述第二组开关元件仅沿所述第二部分和所述耦合阻抗网络部分延伸，
其中所述第一精细分辨率DAC包括使用开关网络的第一组开关元件仅耦合到所述第一组阻抗元件和所述耦合阻抗网络部分的第二串阻抗元件，
其中所述第二精细分辨率DAC包括使用开关网络的第二组开关元件仅耦合到所述第二组阻抗元件和所述耦合阻抗网络部分的第三串阻抗元件。
11.一种将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，该方法包括：
使用共享的第一串阻抗元件将数字输入流的最高有效位MSB转换为第一模拟信号分量和第二模拟信号分量；
使用第一精细分辨率DAC的第一输入，从所述共享的第一串阻抗元件接收所述第一模拟信号分量；
使用所述第一精细分辨率DAC，转换所述数字输入流的最低有效位LSB；
使用第二精细分辨率DAC的第二输入，从所述共享的第一串阻抗元件接收所述第二模拟信号分量；
使用所述第二精细分辨率DAC，转换所述数字输入流的最低有效位LSB；和
将耦合阻抗元件网络部分耦合到所述第一串阻抗元件的中点节点附近，包括：
将中点阻抗元件耦合在所述第一串阻抗元件的与所述中点节点耦合的两个阻抗元件之间；
将第一开关阻抗元件耦合到所述中点阻抗元件的第一端子和第一组开关元件的第一开关元件；和
将第二开关阻抗元件耦合到所述中点阻抗元件的第二端子和第二组开关元件的第一开关元件。
12.根据权利要求11所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，
其中所述第一精细分辨率DAC包括第二串阻抗元件；
其中第二精细分辨率DAC包括第三串阻抗元件；和
其中所述耦合阻抗元件网络部分包括阻抗元件，所述阻抗元件的阻抗值不同于所述第一串阻抗元件、所述第二串阻抗元件和所述第三串阻抗元件的阻抗元件的阻抗值；
该方法还包括：响应于所述数字输入流，将跨越所述耦合阻抗元件网络部分产生的电压耦合到所述第一精细分辨率DAC和所述第二精细分辨率DAC的第一模拟输出和第二模拟输出。
13.根据权利要求11所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，还包括：
将负载补偿电路耦合到所述第一串阻抗元件的中点节点附近，其中所述负载补偿电路包括至少一个电流源和开关元件；和
控制所述开关元件以使所述至少一个电流源耦合到所述第一串阻抗元件。
14.根据权利要求11所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，还包括：
将所述第一精细分辨率DAC和所述第二精细分辨率DAC的第一模拟输出和第二模拟输出多路复用到多路复用器的第一输出端子和第二输出端子，以交换第一模拟输出和第二模拟输出的耦合。
15.根据权利要求14所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，还包括：
基于控制信号选择性地耦合第一输出和第二输出以切断所述第一模拟信号和所述第二模拟信号。
16.根据权利要求11所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，其中所述第一精细分辨率DAC是第一LSB DAC，其中所述第二精细分辨率DAC是第二LSB DAC，并且其中所述第一LSB DAC和所述第二LSB DAC共享第一串阻抗元件，该方法包括：
响应于所述数字输入流，将跨越共享的第一串阻抗元件产生的电压耦合到所述第一LSB DAC和所述第二LSB DAC的第一模拟输出和第二模拟输出。
17.根据权利要求11所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-1)阻抗元件，其中所述第二精细分辨率DAC包括第三串的(2n2-1)阻抗元件，并且其中所述第一精细分辨率DAC和所述第二精细分辨率DAC共享所述第一串阻抗元件，该方法还包括：
响应于所述数字输入流，将跨越共享的第一串阻抗元件产生的电压耦合到所述第一精细分辨率DAC和第二精细分辨率DAC的第一模拟输出和第二模拟输出。
18.根据权利要求11所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-2)阻抗元件，其中所述第二精细分辨率DAC包括第三串的(2n2-2)阻抗元件，并且其中所述第一精细分辨率DAC和所述第二精细分辨率DAC共享所述第一串阻抗元件，该方法还包括：
响应于所述数字输入流，将跨越共享的第一串阻抗元件产生的电压耦合到所述第一精细分辨率DAC和第二精细分辨率DAC的第一模拟输出和第二模拟输出。
19.根据权利要求11所述的将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-3)阻抗元件，其中所述第二精细分辨率DAC包括第三串的(2n2-3)阻抗元件，并且其中所述第一精细分辨率DAC和所述第二精细分辨率DAC共享所述第一串阻抗元件，该方法还包括：
响应于所述数字输入流，将跨越共享的第一串阻抗元件产生的电压耦合到所述第一精细分辨率DAC和第二精细分辨率DAC的第一模拟输出和第二模拟输出。
20.一种多串多输出数模转换器DAC电路，包括：
共享的第一串阻抗元件，用于将数字输入流的最高有效位MSB转换为第一模拟差分信号分量和第二模拟差分信号分量；
第一精细分辨率DAC，用于转换所述数字输入流的最低有效位LSB，所述第一精细分辨率DAC具有第一输入以从所述共享的第一串阻抗元件接收所述第一模拟差分信号分量；
第二精细分辨率DAC，用于转换所述数字输入流的最低有效位LSB，所述第二精细分辨率DAC具有第二输入以从所述共享的第一串阻抗元件接收所述第二模拟差分信号分量；和
耦合阻抗元件网络部分，耦合到所述第一串阻抗元件的中点节点附近，其中所述耦合阻抗元件网络部分包括：
中点阻抗元件，耦合在所述第一串阻抗元件的与所述中点节点耦合的两个阻抗元件之间；
第一开关阻抗元件，耦合到所述中点阻抗元件的第一端子和第一组开关元件的第一开关元件；和
第二开关阻抗元件，耦合到所述中点阻抗元件的第二端子和第二组开关元件的第一开关元件。
21.根据权利要求20所述的多串多输出数模转换器DAC电路，还包括：
多路复用器，将所述第一精细分辨率DAC和第二精细分辨率DAC的输出多路复用到第一差分输出端子和第二差分输出端子，所述多路复用器被配置为使用至少一个MSB来交换所述第一精细分辨率DAC和第二精细分辨率DAC的输出的耦合。
22.一种多串多输出数模转换器DAC电路，包括：
共享构件，用于将数字输入流的最高有效位MSB转换为第一模拟信号分量和第二模拟信号分量；
第一精细分辨率构件，用于转换所述数字输入流的最低有效位LSB，所述第一精细分辨率构件具有第一输入以从所述共享构件接收所述第一模拟信号分量用于转换；
第二精细分辨率构件，用于转换所述数字输入流的最低有效位LSB，所述第二精细分辨率DAC具有第二输入以从所述共享构件接收所述第二模拟信号分量用于转换；和
耦合阻抗元件网络部分，耦合到所述共享构件的中点节点附近，其中所述耦合阻抗元件网络部分包括：
中点阻抗元件，耦合在所述共享构件的与所述中点节点耦合的两个阻抗元件之间；
第一开关阻抗元件，耦合到所述中点阻抗元件的第一端子和第一组开关元件的第一开关元件；和
第二开关阻抗元件，耦合到所述中点阻抗元件的第二端子和第二组开关元件的第一开关元件。
23.根据权利要求22所述的多串多输出数模转换器DAC电路，还包括：
构件，用于将用于转换的所述第一精细分辨率构件和所述第二精细分辨率构件的输出多路复用到第一输出端子和第二输出端子，用于多路复用的构件被配置为使用控制信号来交换所述第一精细分辨率DAC和第二精细分辨率DAC的输出的耦合。
CN201810839024.4A 2017-08-03 2018-07-27 多串多输出数模转换器和将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法 Active CN109391271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/668,088 2017-08-03
US15/668,088 US10075179B1 (en) 2017-08-03 2017-08-03 Multiple string, multiple output digital to analog converter

Publications (2)

Publication Number Publication Date
CN109391271A CN109391271A (zh) 2019-02-26
CN109391271B true CN109391271B (zh) 2022-12-23

Family

ID=63014433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810839024.4A Active CN109391271B (zh) 2017-08-03 2018-07-27 多串多输出数模转换器和将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法

Country Status (4)

Country Link
US (1) US10075179B1 (zh)
EP (1) EP3439183A1 (zh)
JP (1) JP6749969B2 (zh)
CN (1) CN109391271B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854411B2 (en) * 2018-06-04 2020-12-01 Qorvo Us, Inc. Microelectromechanical systems (MEMS) switching circuit and related apparatus
US11272854B1 (en) 2020-09-02 2022-03-15 Analog Devices International Unlimited Company Noise cancellation in impedance measurement circuits
CN112886964B (zh) * 2021-01-12 2021-12-14 中国电子科技集团公司第五十八研究所 应用于高速高精度电流舵dac的数字前台校准电路及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103812507A (zh) * 2012-11-14 2014-05-21 亚德诺半导体技术公司 串型dac充电升压系统和方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997892A (en) 1973-07-27 1976-12-14 Trw Inc. Digital to analog converter with improved companding
DE3878973D1 (de) 1987-04-24 1993-04-15 Simmonds Precision Products Bestimmung von elektrischer kapazitaet und elektrischem widerstand.
GB9014679D0 (en) 1990-07-02 1990-08-22 Sarnoff David Res Center Sequential successive approximation a/d converter
US5138319A (en) * 1990-08-30 1992-08-11 Harris Corporation Two stage a/d converter utilizing dual multiplexed converters with a common converter
US5454946A (en) * 1991-07-22 1995-10-03 Lydall, Inc. Filter material for filtering leucocytes from blood
SE500357C2 (sv) 1992-01-31 1994-06-06 Silicon Construction Sweden Ab Arrangemang för analog/digital-omvandling
US5495245A (en) 1994-04-26 1996-02-27 Analog Devices, Inc. Digital-to-analog converter with segmented resistor string
US5801655A (en) * 1995-12-19 1998-09-01 Yokogawa Electric Corporation Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter
US6032109A (en) * 1996-10-21 2000-02-29 Telemonitor, Inc. Smart sensor module
US5969657A (en) 1997-07-22 1999-10-19 Analog Devices, Inc. Digital to analog converter
US6163289A (en) 1997-09-23 2000-12-19 Philips Electronics North America Corp. Differential voltage digital-to-analog converter
JP2000078014A (ja) * 1998-08-28 2000-03-14 Nec Ic Microcomput Syst Ltd Ｄ／ａ変換器
JP2000286707A (ja) * 1999-03-30 2000-10-13 Toshiba Corp デジタル−アナログ変換器およびこれを用いた液晶ディスプレイ装置
US6452405B1 (en) 1999-09-17 2002-09-17 Delphi Technologies, Inc. Method and apparatus for calibrating a current sensing system
US6246351B1 (en) * 1999-10-07 2001-06-12 Burr-Brown Corporation LSB interpolation circuit and method for segmented digital-to-analog converter
US6414616B1 (en) * 2000-06-22 2002-07-02 Analog Devices, Inc. Architecture for voltage scaling DAC
GB0108656D0 (en) * 2001-04-06 2001-05-30 Koninkl Philips Electronics Nv Digital to analogue converter
US6695475B2 (en) 2001-05-31 2004-02-24 Stmicroelectronics, Inc. Temperature sensing circuit and method
KR100497991B1 (ko) 2002-07-29 2005-07-01 세주엔지니어링주식회사 휴대용 가스 검출기 및 그의 재기초화 방법
US7057491B2 (en) 2002-09-23 2006-06-06 Analog Devices, Inc. Impedance network with minimum contact impedance
US20060232365A1 (en) 2002-10-25 2006-10-19 Sumit Majumder Micro-machined relay
US6778122B2 (en) 2002-12-23 2004-08-17 Institute Of Microelectronics Resistor string digital to analog converter with differential outputs and reduced switch count
CN100576748C (zh) * 2003-01-17 2009-12-30 Nxp股份有限公司 模数转换设备、模数转换方法以及应用该转换设备的信号处理系统
CN100338829C (zh) * 2003-06-12 2007-09-19 宇东电浆科技股份有限公司 可改变角度的转接通讯插座
US6924761B2 (en) * 2003-06-19 2005-08-02 Intel Corporation Differential digital-to-analog converter
US7046182B1 (en) * 2003-10-01 2006-05-16 Analog Devices, Inc. DAC having switchable current sources and resistor string
US6914547B1 (en) 2004-05-04 2005-07-05 Analog Devices, Inc. Triple resistor string DAC architecture
US7098834B2 (en) * 2004-10-20 2006-08-29 Raytheon Company Multi-mode analog to digital converter
EP1813020B1 (en) * 2004-11-12 2010-02-17 MediaTek Inc. Balanced dual resistor string digital to analog converter system and method
US7109904B2 (en) 2004-12-21 2006-09-19 Exar Corporation High speed differential resistive voltage digital-to-analog converter
US7136002B2 (en) 2005-04-15 2006-11-14 Analog Devices, Inc. Digital to analog converter
US7504841B2 (en) 2005-05-17 2009-03-17 Analog Devices, Inc. High-impedance attenuator
US8035148B2 (en) 2005-05-17 2011-10-11 Analog Devices, Inc. Micromachined transducer integrated with a charge pump
JP4550143B2 (ja) 2005-07-08 2010-09-22 アナログ デバイシス， インコーポレイテッド Ｍｅｍｓスイッチングデバイスの保護
US7968364B2 (en) 2005-10-03 2011-06-28 Analog Devices, Inc. MEMS switch capping and passivation method
US7339508B2 (en) 2006-06-23 2008-03-04 Analog Devices, Inc. Digital to analog converter with shared calibration
JP4779875B2 (ja) * 2006-08-24 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
US7501970B2 (en) 2006-10-30 2009-03-10 Texas Instruments Incorporated Digital to analog converter architecture and method having low switch count and small output impedance
US7642657B2 (en) 2006-12-21 2010-01-05 Analog Devices, Inc. Stacked MEMS device
KR101084447B1 (ko) 2006-12-22 2011-11-21 아나로그 디바이시즈 인코포레이티드 스위치 구동 방법 및 장치
SE533293C2 (sv) 2008-10-10 2010-08-17 Zoran Corp Analog/digital-omvandlare
US8294539B2 (en) 2008-12-18 2012-10-23 Analog Devices, Inc. Micro-electro-mechanical switch beam construction with minimized beam distortion and method for constructing
US8368490B2 (en) 2008-12-18 2013-02-05 Analog Devices, Inc. Micro-electro-mechanical switch beam construction with minimized beam distortion and method for constructing
US8337082B2 (en) 2009-05-08 2012-12-25 Canon U.S. Life Sciences, Inc. Systems and methods for auto-calibration of resistive temperature sensors
US7952507B2 (en) * 2009-07-09 2011-05-31 Intersil Americas Inc. Programmable segmented digital-to-analog converter (DAC)
US8102637B2 (en) 2009-07-22 2012-01-24 Analog Devices, Inc. Control techniques for electrostatic microelectromechanical (MEM) structure
US7956786B2 (en) * 2009-10-30 2011-06-07 Analog Devices, Inc. Digital-to-analogue converter
US8212697B2 (en) * 2010-06-15 2012-07-03 Csr Technology Inc. Methods of and arrangements for offset compensation of an analog-to-digital converter
US8714816B2 (en) 2010-09-12 2014-05-06 Medisim Ltd. Temperature sensor with calibrated analog resistive output
US8494086B2 (en) * 2011-01-14 2013-07-23 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
US8384577B1 (en) * 2011-04-28 2013-02-26 Rockwell Collins, Inc. Voltage-mode, series-connected, segmented, optically-isolated, power digital-to-analog converter
US9124296B2 (en) 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
WO2014140307A2 (en) 2013-03-15 2014-09-18 Analog Devices Technology Multiple string digital to analog converter
CN103281085B (zh) * 2013-05-20 2016-04-06 中国科学院微电子研究所 数模转换器
US9407178B2 (en) * 2014-11-14 2016-08-02 GM Global Technology Operations LLC Method and apparatus for controlling an electric machine in a six-step mode
CN105720979B (zh) * 2014-12-17 2021-01-19 美国亚德诺半导体公司 具有片内储能电容的sar adc的校准技术
US9614542B2 (en) * 2014-12-17 2017-04-04 Stmicroelectronics, Inc. DAC with sub-DACs and related methods
US9407278B1 (en) * 2015-07-01 2016-08-02 Analog Devices Global Digital to analog converter
US9583241B1 (en) 2015-08-11 2017-02-28 Analog Devices Global Programmable impedance
US9444487B1 (en) 2015-08-27 2016-09-13 Analog Devices Global Multiple stage digital to analog converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103812507A (zh) * 2012-11-14 2014-05-21 亚德诺半导体技术公司 串型dac充电升压系统和方法

Also Published As

Publication number Publication date
EP3439183A1 (en) 2019-02-06
JP2019030001A (ja) 2019-02-21
US10075179B1 (en) 2018-09-11
JP6749969B2 (ja) 2020-09-02
CN109391271A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
US7501970B2 (en) Digital to analog converter architecture and method having low switch count and small output impedance
JP5086449B2 (ja) 電流スイッチ・セルおよびディジタル／アナログ変換器
CN109391271B (zh) 多串多输出数模转换器和将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法
US8941529B2 (en) Capacitive digital to analog and analog to digital converters
US9065479B2 (en) Digital to analog converter with an intra-string switching network
TWI596907B (zh) 數位類比轉換器
CN110247658B (zh) 通过动态元素匹配来线性化传递特性的方法
US8941522B2 (en) Segmented digital-to-analog converter having weighted current sources
US9941894B1 (en) Multiple string, multiple output digital to analog converter
KR100550102B1 (ko) 전류셀 구동 방식의 디지털-아날로그 변환기
US9276597B1 (en) Circuit and method for calibration of analog-to-digital converter
TW200824295A (en) Digital to analog converter with shared calibration
JP2008022301A (ja) Ｄ／ａ変換器
KR101686217B1 (ko) 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
Li et al. High-resolution and high-speed integrated cmos ad converters for low-power applications
CN115296671B (zh) 混合结构的数模转换电路
JP4681622B2 (ja) Ａｄ変換器
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
Vasudeva et al. Two-stage folded resistive string 12-bit digital to analog converter using 22-nm FinFET
US20060244646A1 (en) D/A converter
Chiou A 1.2-V 14-bit 300-MHz current-steering DAC with transimpedance output
JP2007074706A (ja) 容量性デジタル／アナログおよびアナログ／デジタルコンバータ
Lin et al. A 1-GS/s 6-bit folding and interpolating ADC in 0.13-μm CMOS
WO2010079530A1 (ja) デジタル／アナログ変換回路および方法
Chen et al. A low-power 8-bit folding A/D converter with improved accuracy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220107

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

GR01 Patent grant
GR01 Patent grant