JPH08154056A - アナログ−デジタル変換方法及び自動利得調整回路 - Google Patents
アナログ−デジタル変換方法及び自動利得調整回路Info
- Publication number
- JPH08154056A JPH08154056A JP29252394A JP29252394A JPH08154056A JP H08154056 A JPH08154056 A JP H08154056A JP 29252394 A JP29252394 A JP 29252394A JP 29252394 A JP29252394 A JP 29252394A JP H08154056 A JPH08154056 A JP H08154056A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- level
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 少ない素子でＡ／Ｄ変換を実現する自動利得
調整回路を提供する。 【構成】 アナログ信号Ａ１をデジタル信号Ｄ１に変換
して出力するＡ／Ｄ（アナログ−デジタル）変換器１、
アナログ信号Ａ１の振幅レベルに比例した検波信号Ｂ１
を生成するレベル検波器２とを備え、この検波信号Ｂ１
でＡ／Ｄ変換器１のフルスケール入力電圧を変化させる
構成とした。これによりアナログ信号１Ａ１は、そのレ
ベルに拘らず正しくアナログーデジタル変換される。
調整回路を提供する。 【構成】 アナログ信号Ａ１をデジタル信号Ｄ１に変換
して出力するＡ／Ｄ（アナログ−デジタル）変換器１、
アナログ信号Ａ１の振幅レベルに比例した検波信号Ｂ１
を生成するレベル検波器２とを備え、この検波信号Ｂ１
でＡ／Ｄ変換器１のフルスケール入力電圧を変化させる
構成とした。これによりアナログ信号１Ａ１は、そのレ
ベルに拘らず正しくアナログーデジタル変換される。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ入力信号をデ
ジタル信号に変換する方法及びアナログ−デジタル変換
器におけるアナログ入力信号の振幅条件を調整する自動
利得調整回路に関する。
ジタル信号に変換する方法及びアナログ−デジタル変換
器におけるアナログ入力信号の振幅条件を調整する自動
利得調整回路に関する。
【０００２】
【従来の技術】この種の自動利得調整回路の一般的な構
成図を図５に示す。この自動利得調整回路は、アナログ
−デジタル変換器（以下、「Ａ／Ｄ変換器」という）
１、レベル検波器２、基準電圧発生器３、電圧比較器
４、ローパスフィルタ５、及び電圧制御増幅器６から構
成される。類似の技術として特開昭６３−２７２２１０
号公報記載の「ＡＧＣ回路」、特開昭６３−０５９１０
９号公報記載の「自動利得制御回路」、実開昭５９−０
３３３１８号公報記載の「自動利得制御回路」も知られ
ているが、概ね図５と同様の構成となっている。
成図を図５に示す。この自動利得調整回路は、アナログ
−デジタル変換器（以下、「Ａ／Ｄ変換器」という）
１、レベル検波器２、基準電圧発生器３、電圧比較器
４、ローパスフィルタ５、及び電圧制御増幅器６から構
成される。類似の技術として特開昭６３−２７２２１０
号公報記載の「ＡＧＣ回路」、特開昭６３−０５９１０
９号公報記載の「自動利得制御回路」、実開昭５９−０
３３３１８号公報記載の「自動利得制御回路」も知られ
ているが、概ね図５と同様の構成となっている。
【０００３】この自動利得調整回路において、外部から
入力されたアナログ信号Ａ１は、電圧制御増幅器６で利
得制御されて信号Ａ２に増幅された後、Ａ／Ｄ変換器１
及びレベル検波器２にそれぞれ分岐入力される。レベル
検波器２は、信号Ａ２のレベルを検波して検波信号Ｂ１
を生成し、これを電圧比較器４に出力する。電圧比較器
４は、この検波信号Ｂ１と基準電圧発生器３が生成した
所定レベルの基準電圧信号Ｂ２とを比較してレベル誤差
信号Ｂ３を生成する。このレベル誤差信号Ｂ３は、ロー
パスフィルタ５により平滑化された後、制御電圧信号Ｂ
４として電圧制御増幅器６にフィードバック入力され
る。このフィードバックループによって電圧制御増幅器
５から出力される信号Ａ２が一定の振幅値に調整され
る。この信号Ａ２はＡ／Ｄ変換器１によってデジタル信
号Ｄ１に変換されて出力される。
入力されたアナログ信号Ａ１は、電圧制御増幅器６で利
得制御されて信号Ａ２に増幅された後、Ａ／Ｄ変換器１
及びレベル検波器２にそれぞれ分岐入力される。レベル
検波器２は、信号Ａ２のレベルを検波して検波信号Ｂ１
を生成し、これを電圧比較器４に出力する。電圧比較器
４は、この検波信号Ｂ１と基準電圧発生器３が生成した
所定レベルの基準電圧信号Ｂ２とを比較してレベル誤差
信号Ｂ３を生成する。このレベル誤差信号Ｂ３は、ロー
パスフィルタ５により平滑化された後、制御電圧信号Ｂ
４として電圧制御増幅器６にフィードバック入力され
る。このフィードバックループによって電圧制御増幅器
５から出力される信号Ａ２が一定の振幅値に調整され
る。この信号Ａ２はＡ／Ｄ変換器１によってデジタル信
号Ｄ１に変換されて出力される。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来の自動利得調整回路では、フィードバックループに
よってアナログ信号Ａ２の振幅値を一定に制御している
ため、多くの回路素子が必要となり、回路構成が大規模
化して小型軽量化が困難であるという問題があった。近
年、Ａ／Ｄ変換器を用いて入力信号のデジタル処理を行
うことは多くの分野で試みられており、Ａ／Ｄ変換器周
辺の回路構成を必要最低限にして小型軽量化を図ること
も各分野の共通の課題になっている。
従来の自動利得調整回路では、フィードバックループに
よってアナログ信号Ａ２の振幅値を一定に制御している
ため、多くの回路素子が必要となり、回路構成が大規模
化して小型軽量化が困難であるという問題があった。近
年、Ａ／Ｄ変換器を用いて入力信号のデジタル処理を行
うことは多くの分野で試みられており、Ａ／Ｄ変換器周
辺の回路構成を必要最低限にして小型軽量化を図ること
も各分野の共通の課題になっている。
【０００５】そこで、本発明は、上記背景に鑑み、少な
い回路素子でアナログ入力信号を一定レベルのデジタル
信号に変換するアナログ−デジタル変換方法及びこの方
法を実現する自動利得調整回路を提供することを目的と
する。
い回路素子でアナログ入力信号を一定レベルのデジタル
信号に変換するアナログ−デジタル変換方法及びこの方
法を実現する自動利得調整回路を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明が提供するアナロ
グ−デジタル変換方法は、変換対象となるアナログ入力
信号の振幅尖頭値を検出し、この検出した振幅尖頭値に
応じて該アナログ入力信号の量子化レベル範囲を変化さ
せてデジタル信号に変換することを特徴とする。また、
前記量子化レベル範囲内の個々の量子化レベルにそれぞ
れ所定ビット数のデジタルコードを割り当てておき、ア
ナログ入力信号の量子化レベルに対応する前記デジタル
コードを出力するようにする。
グ−デジタル変換方法は、変換対象となるアナログ入力
信号の振幅尖頭値を検出し、この検出した振幅尖頭値に
応じて該アナログ入力信号の量子化レベル範囲を変化さ
せてデジタル信号に変換することを特徴とする。また、
前記量子化レベル範囲内の個々の量子化レベルにそれぞ
れ所定ビット数のデジタルコードを割り当てておき、ア
ナログ入力信号の量子化レベルに対応する前記デジタル
コードを出力するようにする。
【０００７】また、本発明の自動利得調整回路は、基準
信号入力端子に入力された信号レベルに応じてアナログ
入力信号の量子化レベル範囲が変化するＡ／Ｄ変換器
と、アナログ入力信号の振幅尖頭値に比例した検波信号
を生成するレベル検波器とを有し、生成された検波信号
を前記Ａ／Ｄ変換器の基準信号入力端子に導く構成であ
ることを特徴とする。
信号入力端子に入力された信号レベルに応じてアナログ
入力信号の量子化レベル範囲が変化するＡ／Ｄ変換器
と、アナログ入力信号の振幅尖頭値に比例した検波信号
を生成するレベル検波器とを有し、生成された検波信号
を前記Ａ／Ｄ変換器の基準信号入力端子に導く構成であ
ることを特徴とする。
【０００８】
【作用】本発明では、Ａ／Ｄ変換器における基準信号入
力端子の信号レベルがアナログ入力信号の振幅尖頭値に
比例して変化し、これに応じてアナログ入力信号の量子
化レベル範囲が変化する。例えば、アナログ入力信号の
尖頭振幅値が高めの場合には個々のデジタルコードに対
応する量子化レベルの幅が相対的に広くなり、逆にアナ
ログ入力信号の尖頭振幅値が低めの場合は個々の量子化
レベルの幅が相対的に狭くなる。このため、アナログ入
力信号をその尖頭振幅値に応じた量子化レベル範囲で正
しくＡ／Ｄ変換することができ、結果的に、アナログ入
力信号の利得調整が行なわれたのと等価になる。
力端子の信号レベルがアナログ入力信号の振幅尖頭値に
比例して変化し、これに応じてアナログ入力信号の量子
化レベル範囲が変化する。例えば、アナログ入力信号の
尖頭振幅値が高めの場合には個々のデジタルコードに対
応する量子化レベルの幅が相対的に広くなり、逆にアナ
ログ入力信号の尖頭振幅値が低めの場合は個々の量子化
レベルの幅が相対的に狭くなる。このため、アナログ入
力信号をその尖頭振幅値に応じた量子化レベル範囲で正
しくＡ／Ｄ変換することができ、結果的に、アナログ入
力信号の利得調整が行なわれたのと等価になる。
【０００９】
【実施例】次に、図面を参照して本発明の実施例を説明
する。図１は、本発明の一実施例に係る自動利得調整回
路の構成図であり、図５の従来の自動利得調整回路と同
じ部分には同じ符号を付してある。本実施例の自動利得
調整回路は、Ａ／Ｄ変換器１、及びレベル検波器２から
構成される。入力されたアナログ信号Ａ１は、Ａ／Ｄ変
換器１とレベル検波器２にそれぞれ分岐入力される。Ａ
／Ｄ変換器１は、このアナログ信号Ａ１をデジタル信号
Ｄ１に変換して出力する。また、レベル検波器２は、入
力されたアナログ信号Ａ１を検波して検波信号Ｂ１を出
力する。
する。図１は、本発明の一実施例に係る自動利得調整回
路の構成図であり、図５の従来の自動利得調整回路と同
じ部分には同じ符号を付してある。本実施例の自動利得
調整回路は、Ａ／Ｄ変換器１、及びレベル検波器２から
構成される。入力されたアナログ信号Ａ１は、Ａ／Ｄ変
換器１とレベル検波器２にそれぞれ分岐入力される。Ａ
／Ｄ変換器１は、このアナログ信号Ａ１をデジタル信号
Ｄ１に変換して出力する。また、レベル検波器２は、入
力されたアナログ信号Ａ１を検波して検波信号Ｂ１を出
力する。
【００１０】Ａ／Ｄ変換器１は、そのフルスケール入力
電圧、即ちこのＡ／Ｄ変換器１においてデジタル変換可
能な量子化レベル範囲を規定する電圧を決めるための信
号が入力される、基準信号入力端子（Ref IN）を有して
いる。そして、この基準信号入力端子（Ref IN）への入
力信号レベルを変化させることにより、Ａ／Ｄ変換器１
におけるフルスケール入力電圧が可変となる。また、量
子化レベル範囲内の個々の量子化レベルにそれぞれ所定
ビット数のデジタルコードを割り当て、アナログ入力信
号の量子化レベルに対応するデジタルコードを出力する
ように構成されている。
電圧、即ちこのＡ／Ｄ変換器１においてデジタル変換可
能な量子化レベル範囲を規定する電圧を決めるための信
号が入力される、基準信号入力端子（Ref IN）を有して
いる。そして、この基準信号入力端子（Ref IN）への入
力信号レベルを変化させることにより、Ａ／Ｄ変換器１
におけるフルスケール入力電圧が可変となる。また、量
子化レベル範囲内の個々の量子化レベルにそれぞれ所定
ビット数のデジタルコードを割り当て、アナログ入力信
号の量子化レベルに対応するデジタルコードを出力する
ように構成されている。
【００１１】なお、本実施例においては、便宜上、基準
信号入力端子（Ref IN）に入力される信号の電圧の２倍
をＡ／Ｄ変換器１のフルスケール入力電圧とする。つま
り、基準信号入力端子（Ref IN）に１Ｖの電圧が入力さ
れた場合には、Ａ／Ｄ変換器１のフルスケール入力電圧
は２Ｖｐ−ｐとなる。また、レベル検波器２から出力さ
れる検波信号Ｂ１は、図２に示したように、入力された
アナログ信号の振幅尖頭値（Ｖｐ−ｐ））に比例した振
幅の直流電圧からなる信号である。本実施例において
は、便宜上、２Ｖｐ−ｐのアナログ入力信号が１Ｖの直
流電圧に変換されて検波信号Ｂ１として出力されるもの
とする。この検波信号Ｂ１は、Ａ／Ｄ変換器１の基準信
号入力端子（Ref IN）に入力される。
信号入力端子（Ref IN）に入力される信号の電圧の２倍
をＡ／Ｄ変換器１のフルスケール入力電圧とする。つま
り、基準信号入力端子（Ref IN）に１Ｖの電圧が入力さ
れた場合には、Ａ／Ｄ変換器１のフルスケール入力電圧
は２Ｖｐ−ｐとなる。また、レベル検波器２から出力さ
れる検波信号Ｂ１は、図２に示したように、入力された
アナログ信号の振幅尖頭値（Ｖｐ−ｐ））に比例した振
幅の直流電圧からなる信号である。本実施例において
は、便宜上、２Ｖｐ−ｐのアナログ入力信号が１Ｖの直
流電圧に変換されて検波信号Ｂ１として出力されるもの
とする。この検波信号Ｂ１は、Ａ／Ｄ変換器１の基準信
号入力端子（Ref IN）に入力される。
【００１２】次に、上記構成の実施例の自動利得調整回
路の動作を、図３及び図４を参照して説明する。なお、
以下の説明では、便宜上、アナログ信号Ａ１が正弦波で
あり、また、Ａ／Ｄ変換器１の出力が３ビットのデジタ
ルコードであるものとする。図３は、入力されたアナロ
グ信号Ａ１の振幅レベルが２Ｖｐ−ｐと大きい場合を示
したものである。この場合、レベル検波器２からの検波
信号Ｂ１は１Ｖとなり、またＡ／Ｄ変換器１のフルスケ
ール入力電圧は２Ｖｐ−ｐとなる。従って、Ａ／Ｄ変換
器１は、各量子化点において、アナログ信号Ａ１を図３
のように０００〜１１１の３ビットデジタルコードにデ
ジタル変換して出力する。
路の動作を、図３及び図４を参照して説明する。なお、
以下の説明では、便宜上、アナログ信号Ａ１が正弦波で
あり、また、Ａ／Ｄ変換器１の出力が３ビットのデジタ
ルコードであるものとする。図３は、入力されたアナロ
グ信号Ａ１の振幅レベルが２Ｖｐ−ｐと大きい場合を示
したものである。この場合、レベル検波器２からの検波
信号Ｂ１は１Ｖとなり、またＡ／Ｄ変換器１のフルスケ
ール入力電圧は２Ｖｐ−ｐとなる。従って、Ａ／Ｄ変換
器１は、各量子化点において、アナログ信号Ａ１を図３
のように０００〜１１１の３ビットデジタルコードにデ
ジタル変換して出力する。
【００１３】一方、入力信号Ａ１の振幅レベルが例えば
１Ｖｐ−ｐに下がった場合、レベル検波器２からの検波
信号Ｂ１のレベルも１／２、つまり０．５Ｖとなる。そ
して、この場合におけるＡ／Ｄ変換器１のフルスケール
入力電圧は、図３のように、１Ｖｐ−ｐに設定される。
この場合には上述の場合と同様に、各量子化点におい
て、Ａ／Ｄ変換器１は、図４に示したようにアナログ信
号Ａ１を０００〜１１１の３ビットデジタルコードに変
換して出力する。
１Ｖｐ−ｐに下がった場合、レベル検波器２からの検波
信号Ｂ１のレベルも１／２、つまり０．５Ｖとなる。そ
して、この場合におけるＡ／Ｄ変換器１のフルスケール
入力電圧は、図３のように、１Ｖｐ−ｐに設定される。
この場合には上述の場合と同様に、各量子化点におい
て、Ａ／Ｄ変換器１は、図４に示したようにアナログ信
号Ａ１を０００〜１１１の３ビットデジタルコードに変
換して出力する。
【００１４】以上のように、本実施例の自動利得調整回
路では、Ａ／Ｄ変換器１からのデジタル信号Ｄ１の出力
を、入力されたアナログ信号の振幅レベルに拘らず同一
の出力とすることができる。つまり、入力されたアナロ
グ信号の振幅レベルが変化した場合でも一定レベルのデ
ジタル出力を得ることができる。
路では、Ａ／Ｄ変換器１からのデジタル信号Ｄ１の出力
を、入力されたアナログ信号の振幅レベルに拘らず同一
の出力とすることができる。つまり、入力されたアナロ
グ信号の振幅レベルが変化した場合でも一定レベルのデ
ジタル出力を得ることができる。
【００１５】本実施例は以上の通りであるが、本発明が
提供する技術は、上記実施例の記載に限定されるもので
はなく、種々設計変更が可能である。例えば、実施例で
はＡ／Ｄ変換器として３ビットのものを用いたが、４ビ
ット以上のものであっても良い。
提供する技術は、上記実施例の記載に限定されるもので
はなく、種々設計変更が可能である。例えば、実施例で
はＡ／Ｄ変換器として３ビットのものを用いたが、４ビ
ット以上のものであっても良い。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
のアナログ−デジタル変換方法によれば、変換対象とな
るアナログ入力信号の振幅尖頭値に応じて量子化レベル
範囲が変化し、変化した個々の量子化レベルに割り当て
られたデジタルコードが出力されるので、アナログ入力
信号の振幅レベルに拘らず正しくアナログ−デジタル変
換される効果がある。
のアナログ−デジタル変換方法によれば、変換対象とな
るアナログ入力信号の振幅尖頭値に応じて量子化レベル
範囲が変化し、変化した個々の量子化レベルに割り当て
られたデジタルコードが出力されるので、アナログ入力
信号の振幅レベルに拘らず正しくアナログ−デジタル変
換される効果がある。
【００１７】また、本発明の自動利得制御回路によれ
ば、Ａ／Ｄ変換器における基準信号入力端子の信号レベ
ルがアナログ入力信号の振幅尖頭値に比例して変化し、
これに応じてアナログ入力信号の量子化レベル範囲が変
化するので、結果的に、アナログ入力信号の利得調整が
行なわれたのと等価になる効果がある。これにより従来
の問題点を解消した小型軽量の自動利得調整回路を提供
することができる。
ば、Ａ／Ｄ変換器における基準信号入力端子の信号レベ
ルがアナログ入力信号の振幅尖頭値に比例して変化し、
これに応じてアナログ入力信号の量子化レベル範囲が変
化するので、結果的に、アナログ入力信号の利得調整が
行なわれたのと等価になる効果がある。これにより従来
の問題点を解消した小型軽量の自動利得調整回路を提供
することができる。
【図１】本発明の一実施例に係る自動利得調整回路の構
成図。
成図。
【図２】本実施例を構成するレベル検波器の入出力特性
を示したグラフ。
を示したグラフ。
【図３】本実施例において入力されたアナログ信号の信
号レベルに対するデジタル出力信号の変換過程の説明
図。
号レベルに対するデジタル出力信号の変換過程の説明
図。
【図４】本実施例において入力されたアナログ信号の信
号レベルに対するデジタル出力信号の変換過程の説明
図。
号レベルに対するデジタル出力信号の変換過程の説明
図。
【図５】従来の自動利得調整回路の構成図。
１ Ａ／Ｄ変換器 ２ レベル検波器 ３ 基準電圧発生器 ４ 比較器 ５ ローパスフィルタ ６ 電圧制御増幅器
Claims (3)
- 【請求項１】 変換対象となるアナログ入力信号の振幅
尖頭値を検出し、この検出した振幅尖頭値に応じて該ア
ナログ入力信号の量子化レベル範囲を変化させてデジタ
ル信号に変換することを特徴とするアナログ−デジタル
変換方法。 - 【請求項２】 前記量子化レベル範囲内の個々の量子化
レベルにそれぞれ所定ビット数のデジタルコードを割り
当て、アナログ入力信号の量子化レベルに対応するデジ
タルコードを出力することを特徴とする請求項１記載の
アナログ−デジタル変換方法。 - 【請求項３】 基準信号入力端子に入力された信号レベ
ルに応じてアナログ入力信号の量子化レベル範囲が変化
するアナログ−デジタル変換器と、アナログ入力信号の
振幅尖頭値に比例した検波信号を生成するレベル検波器
とを有し、生成された検波信号を前記アナログーデジタ
ル変換器の基準信号入力端子に導く構成であることを特
徴とする自動利得調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29252394A JPH08154056A (ja) | 1994-11-28 | 1994-11-28 | アナログ−デジタル変換方法及び自動利得調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29252394A JPH08154056A (ja) | 1994-11-28 | 1994-11-28 | アナログ−デジタル変換方法及び自動利得調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08154056A true JPH08154056A (ja) | 1996-06-11 |
Family
ID=17782915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29252394A Pending JPH08154056A (ja) | 1994-11-28 | 1994-11-28 | アナログ−デジタル変換方法及び自動利得調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08154056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049626A (ja) * | 2010-08-24 | 2012-03-08 | Sony Corp | Ａｄ変換器及びａｄ変換回路の電圧制御方法 |
| JPWO2013088694A1 (ja) * | 2011-12-15 | 2015-04-27 | 日本電気株式会社 | 光受信器及び光受信器の制御方法 |
-
1994
- 1994-11-28 JP JP29252394A patent/JPH08154056A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049626A (ja) * | 2010-08-24 | 2012-03-08 | Sony Corp | Ａｄ変換器及びａｄ変換回路の電圧制御方法 |
| CN102377433A (zh) * | 2010-08-24 | 2012-03-14 | 索尼公司 | 模数转换器和模数转换器电路电压控制方法 |
| JPWO2013088694A1 (ja) * | 2011-12-15 | 2015-04-27 | 日本電気株式会社 | 光受信器及び光受信器の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382296B2 (en) | System for mixed analog-digital automatic gain control | |
| JPH0254623A (ja) | 多段アナログ・デジタル変換器 | |
| KR940020366A (ko) | 디지탈 서보 회로 | |
| US6617991B2 (en) | Structure for adjusting gain in a flash analog to digital converter | |
| EP0532203B1 (en) | Power controller | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPH08154056A (ja) | アナログ−デジタル変換方法及び自動利得調整回路 | |
| US4724419A (en) | Method and circuit arrangement for converting a measured voltage into a digital value | |
| JP2001013005A (ja) | 光電変換率調節可能な光量検出回路 | |
| US6236898B1 (en) | Error compensation circuit for compensating for parameter errors of an IC chip having a filter and a boost circuit | |
| KR100224513B1 (ko) | 디지탈 제어 시스템 및 디지탈 서브-회로 | |
| US6940344B2 (en) | D-class signal amplification circuit | |
| WO1998025340A1 (fr) | Circuit de commande automatique de dynamique | |
| JPH0534855B2 (ja) | ||
| US7266353B1 (en) | Control loop for digital signals | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| RU2022451C1 (ru) | Устройство автоматической регулировки усиления | |
| US8188900B2 (en) | Analog-digital converter | |
| WO2004068702A1 (ja) | 前置増幅回路及びそれを用いた光受信器 | |
| CN117713831A (zh) | 模数转换器、模数转换方法及无线降噪耳机 | |
| JP2004304738A (ja) | アナログディジタル変換装置 | |
| JPH05308298A (ja) | スケルチ検出回路 | |
| JPH0714217B2 (ja) | 自動利得制御装置 | |
| KR970063911A (ko) | 자동 이득조절장치 |