JPH05308298A - スケルチ検出回路 - Google Patents
スケルチ検出回路Info
- Publication number
- JPH05308298A JPH05308298A JP13574192A JP13574192A JPH05308298A JP H05308298 A JPH05308298 A JP H05308298A JP 13574192 A JP13574192 A JP 13574192A JP 13574192 A JP13574192 A JP 13574192A JP H05308298 A JPH05308298 A JP H05308298A
- Authority
- JP
- Japan
- Prior art keywords
- squelch
- circuit
- digital
- detection circuit
- input level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 一定のヒステリシス特性を維持したまま、ス
ケルチ設定点を任意に選択することを可能とする。 【構成】 信号入力レベルを検波回路２で検出して信号
検波電圧を生成し、この信号検波電圧をアナログ・ディ
ジタル変換回路５でディジタル量に変換する。そして、
このディジタル量をデータ補正回路６にて信号入力レベ
ルの変動に対して一定のステップで変化するように補正
し、その補正されたディジタル量をディジタル比較回路
７で設定値Ｄs と比較することによりスケルチ点を検出
する。これによって、設定値つまりスケルチ点を任意に
選択しても、一定のヒステリシス特性を維持することが
できる。
ケルチ設定点を任意に選択することを可能とする。 【構成】 信号入力レベルを検波回路２で検出して信号
検波電圧を生成し、この信号検波電圧をアナログ・ディ
ジタル変換回路５でディジタル量に変換する。そして、
このディジタル量をデータ補正回路６にて信号入力レベ
ルの変動に対して一定のステップで変化するように補正
し、その補正されたディジタル量をディジタル比較回路
７で設定値Ｄs と比較することによりスケルチ点を検出
する。これによって、設定値つまりスケルチ点を任意に
選択しても、一定のヒステリシス特性を維持することが
できる。
Description
【０００１】
【産業上の利用分野】本発明はスケルチ回路に関し、特
にマイクロ波ディジタル無線送受信装置におけるスケル
チ検出回路に関するものである。
にマイクロ波ディジタル無線送受信装置におけるスケル
チ検出回路に関するものである。
【０００２】
【従来の技術】従来のスケルチ検出回路は、図２に示す
構成になっており、主中間増幅回路１の出力OUT の一部
を検波回路２で検波し信号検波電圧を得るとともに、こ
の信号検波電圧に基づいて利得制御増幅回路３で利得制
御電圧を生成し、この利得制御電圧とスケルチレベルを
設定するための基準電圧Ｖr とを比較回路４で比較する
ことでスケルチ点を検出している。
構成になっており、主中間増幅回路１の出力OUT の一部
を検波回路２で検波し信号検波電圧を得るとともに、こ
の信号検波電圧に基づいて利得制御増幅回路３で利得制
御電圧を生成し、この利得制御電圧とスケルチレベルを
設定するための基準電圧Ｖr とを比較回路４で比較する
ことでスケルチ点を検出している。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のスケルチ検出回路では、信号検波電圧が信号
入力INのレベルに対して線形特性とならないため、一定
のヒステリシス特性を維持したままスケルチ設定点を任
意に選択することが困難であった。
うな従来のスケルチ検出回路では、信号検波電圧が信号
入力INのレベルに対して線形特性とならないため、一定
のヒステリシス特性を維持したままスケルチ設定点を任
意に選択することが困難であった。
【０００４】本発明は上記のような課題を解決するため
になされたものであり、一定のヒステリシス特性を維持
したままスケルチ設定点を任意に選択することを可能と
したスケルチ検出回路を提供することを目的とする。
になされたものであり、一定のヒステリシス特性を維持
したままスケルチ設定点を任意に選択することを可能と
したスケルチ検出回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明のスケルチ検出回路は、信号入力を検出して信
号検波電圧を出力する検出回路と、この信号検波電圧を
ディジタル量に変換するアナログ・ディジタル変換回路
と、変換されたディジタル量を入力レベル変動に対して
一定のステップで変化するディジタル量に補正するデー
タ補正回路と、この補正されたディジタル量と設定値と
を比較してスケルチ点を検出するディジタル比較回路と
を備えている。
め本発明のスケルチ検出回路は、信号入力を検出して信
号検波電圧を出力する検出回路と、この信号検波電圧を
ディジタル量に変換するアナログ・ディジタル変換回路
と、変換されたディジタル量を入力レベル変動に対して
一定のステップで変化するディジタル量に補正するデー
タ補正回路と、この補正されたディジタル量と設定値と
を比較してスケルチ点を検出するディジタル比較回路と
を備えている。
【０００６】
【作用】したがって本発明においては、信号検波電圧が
入力レベルに対し一定のステップで変化するディジタル
量に変換されているため、一定のヒステリシス特性を維
持したままスケルチ点を任意に選択することが可能とな
る。
入力レベルに対し一定のステップで変化するディジタル
量に変換されているため、一定のヒステリシス特性を維
持したままスケルチ点を任意に選択することが可能とな
る。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明によるスケルチ検出回路の一実施例を
示すブロック図である。この実施例において図２に示し
た従来例と異なるのは、検波回路２の信号検波電圧をデ
ィジタル量に変換するアナログ・ディジタル（Ａ／Ｄ）
変換回路５と、このディジタル量を信号入力レベル変動
に対し一定のステップで変化するように補正を行うデー
タ補正回路６と、この補正されたディジタル量と設定値
Ｄs とを比較してスケルチ点を検出するディジタル比較
回路７を備えたことである。
る。図１は本発明によるスケルチ検出回路の一実施例を
示すブロック図である。この実施例において図２に示し
た従来例と異なるのは、検波回路２の信号検波電圧をデ
ィジタル量に変換するアナログ・ディジタル（Ａ／Ｄ）
変換回路５と、このディジタル量を信号入力レベル変動
に対し一定のステップで変化するように補正を行うデー
タ補正回路６と、この補正されたディジタル量と設定値
Ｄs とを比較してスケルチ点を検出するディジタル比較
回路７を備えたことである。
【０００８】このように上記実施例構成のスケルチ検出
回路によると、主中間周波増幅回路１より出力された信
号を検波回路２で検出し信号検波電圧を生成する。この
信号検波電圧は受信入力INのレベルに対して非線形性分
を有するため、線形特性に補正すべく、まず信号検波電
圧をアナログ・ディジタル変換回路５にてディジタル量
に変換し、データ補正回路６にて受信入力レベルに対し
一定ステップで変化するディジタル量に補正する。この
ことにより、信号検波電圧が受信入力レベルに対して線
形特性を有することと等価となる。そして、この補正さ
れたディジタル量をディジタル比較回路６により設定値
Ｄs と比較することによりスケルチ点を検出する。した
がって、設定値つまりスケルチ点を任意に選択しても一
定のヒステリシス特性を維持することが可能となる。
回路によると、主中間周波増幅回路１より出力された信
号を検波回路２で検出し信号検波電圧を生成する。この
信号検波電圧は受信入力INのレベルに対して非線形性分
を有するため、線形特性に補正すべく、まず信号検波電
圧をアナログ・ディジタル変換回路５にてディジタル量
に変換し、データ補正回路６にて受信入力レベルに対し
一定ステップで変化するディジタル量に補正する。この
ことにより、信号検波電圧が受信入力レベルに対して線
形特性を有することと等価となる。そして、この補正さ
れたディジタル量をディジタル比較回路６により設定値
Ｄs と比較することによりスケルチ点を検出する。した
がって、設定値つまりスケルチ点を任意に選択しても一
定のヒステリシス特性を維持することが可能となる。
【０００９】
【発明の効果】以上説明したように本発明のスケルチ検
出回路は、信号検波電圧をアナログ量からディジタル量
に変換し、信号入力レベルの変動に対して一定のステッ
プで変化するように補正をかけることにより、一定のヒ
ステリシス特性を維持したままスケルチ設定点を任意に
選択することが可能となる効果を有する。
出回路は、信号検波電圧をアナログ量からディジタル量
に変換し、信号入力レベルの変動に対して一定のステッ
プで変化するように補正をかけることにより、一定のヒ
ステリシス特性を維持したままスケルチ設定点を任意に
選択することが可能となる効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】従来のスケルチ検出回路のブロック図である。
１ 主中間増幅回路 ２ 検波回路 ３ 利得制御増幅回路 ４ 比較回路 ５ アナログ・ディジタル変換回路 ６ データ補正回路 ７ ディジタル補正回路
Claims (1)
- 【請求項１】 信号入力レベルを検出して信号検波電圧
を得る検出回路と、この信号検波電圧をディジタル量に
変換するアナログ・ディジタル変換回路と、この変換さ
れたディジタル量を信号入力レベルの変動に対し一定の
ステップで変化するように補正を行うデータ補正回路
と、この補正されたディジタル量とスケルチ設定点とを
比較するためのディジタル比較回路を有することを特徴
とするスケルチ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13574192A JPH05308298A (ja) | 1992-04-30 | 1992-04-30 | スケルチ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13574192A JPH05308298A (ja) | 1992-04-30 | 1992-04-30 | スケルチ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308298A true JPH05308298A (ja) | 1993-11-19 |
Family
ID=15158790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13574192A Pending JPH05308298A (ja) | 1992-04-30 | 1992-04-30 | スケルチ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308298A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375234B1 (ko) * | 2001-03-30 | 2003-03-08 | 삼성전자주식회사 | 스퀄치 감지 회로 |
-
1992
- 1992-04-30 JP JP13574192A patent/JPH05308298A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375234B1 (ko) * | 2001-03-30 | 2003-03-08 | 삼성전자주식회사 | 스퀄치 감지 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600317A (en) | Apparatus for the conversion of analog audio signals to a digital data stream | |
| US7382296B2 (en) | System for mixed analog-digital automatic gain control | |
| JPH09321559A (ja) | 自動利得制御回路 | |
| JPS6238062A (ja) | ２値信号検出方法及び装置 | |
| JPH0993059A (ja) | Ａｇｃ装置 | |
| US6353364B1 (en) | Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution | |
| JPH057154A (ja) | Ａ／ｄ変換回路 | |
| US6546234B2 (en) | Apparatus and method for compensating received signal strength indicator according to temperature | |
| JPH1051402A (ja) | 受信電界検出回路 | |
| JPS61133713A (ja) | Ａｇｃ装置 | |
| JPH04266223A (ja) | 無線受信機 | |
| JPH05308298A (ja) | スケルチ検出回路 | |
| JP3468264B2 (ja) | オフセット補償回路および方法 | |
| US5701601A (en) | Receive signal level detection system | |
| US8364109B2 (en) | Receiver | |
| US20170111070A1 (en) | Wireless receiver | |
| JPH09199962A (ja) | ラジオ受信機の電界強度検出回路 | |
| JPH08278796A (ja) | 音声処理装置 | |
| JPS6057768B2 (ja) | 電子選局装置 | |
| US5477183A (en) | Automatic gain and level control circuit and method | |
| JP3152563B2 (ja) | 自動利得制御回路 | |
| US6445909B1 (en) | Radio receiver | |
| KR0168969B1 (ko) | 무선 주파수 신호의 자동 이득 제어 조정 장치 | |
| JP2001211125A (ja) | 検波回路 | |
| JP2973451B2 (ja) | 利得制御回路 |