KR0168969B1 - 무선 주파수 신호의 자동 이득 제어 조정 장치 - Google Patents
무선 주파수 신호의 자동 이득 제어 조정 장치 Download PDFInfo
- Publication number
- KR0168969B1 KR0168969B1 KR1019950041479A KR19950041479A KR0168969B1 KR 0168969 B1 KR0168969 B1 KR 0168969B1 KR 1019950041479 A KR1019950041479 A KR 1019950041479A KR 19950041479 A KR19950041479 A KR 19950041479A KR 0168969 B1 KR0168969 B1 KR 0168969B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- analog
- gain control
- output
- automatic gain
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
본 발명은 자동 이득 제어에 관한 것으로서, 입력되는 무선 주파수 신호를 이득 조절 전압에 대응하여 증폭 출력하는 자동 이득 조절용 증폭기(1)와; 자동 이득 조절용 증폭기(1)의 출력을 디지털 변환시켜 출력하는 아날로그/ 디지털 변환기(2)와; 아날로그/디지털 변환기(2)로부터 입력되는 디지털 신호에 대응하는 전력을 검출하여 출력하는 피크 검출부(5)와; 피크 검출부(5)로부터 인가되는 전력을 소정의 전력 최대 값 및 최소 값과 비교하며, 비교 결과에 따라 출력중인 디지털 이득 조절 전압을 소정의 최대 디지털 이득조절 전압 및 최소 이득 조절 전압과 비교하여 그 결과에 따른 디지털 이득 조절 전압을 변경하여 출력하는 프로세서(6)와; 프로세서(6)의 디지털 이득 조절 전압을 아날로그 신호로 변경하여 상기 자동 이득 조절용 증폭기에 인가하는 디지털/아날로그 변환부(7)를 구비한다.
따라서, 본 발명은 기존의 아날로그 회로로서 자동 이득 제어 장치를 구성하는 경우와는 상이하에 프로세서를 이용하여 디지털 회로로서 구성하므로써 원하는 출력 레벨을 간단히 조정할 수 있으며, 조정할 레벨의 간격도 용이하게 제어할 수 있다는 효과가 있다.
Description
제1도는 본 발명에 따른 무선 주파수 신호의 자동 이득 제어 조정 장치의 블럭도.
제2도는 본 발명에 따른 무선 주파수 신호의 자동 이득 제어 조정 장치에 구성되는 프로세서의 작동흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 자동이득조절용 증폭기 2 : A/D 변환부
3 : 복조부 4 ; 포맷 변환부
5 ; 피크 검출부 6 : 프로세서
7 : D/A 변환부
본 발명은 자동 이득 제어에 관한 것으로 특히 A/D변화기 입력을 적정한 레벨로 제어하는데 적당하도록 한 무선 주파수 신호의 자동 이득 제어 조정 장체 관한 것이다.
이동 통신 환경에서는 전파의 특성상 다중경로 신호가 생성된다. 이러한 다중 경로 신호는 산호 간섭을 일으켜 신호의 세기가 시간 및 거리에 따라 세기가 변화하는 특성을 갖게 된다. 이러한 특성 때문에 수신기에서 문제를 일으킨다. 즉, 다중 경로 현상에 의하여 신호 세기가 떨어지는 경우 수신 동기를 잡아야 될 위치에서 동기를 잡지 못하거나 동기를 잡고 있다가도 신호 세기가 줄어들 경우 수신 불량 상태가 되어 신호의 복구가 어렵다. 이러한 이유로 인해 시간과 위치에 관계없이 일정 크기의 입력 신호 세기를 계속 유지하는 장치가 필요하다. 바로 이 장치가 수신부에 속하는 자동이득제어 장치이다.
기존의 자동 이득 제어 장치(Auto Gain Control)는 아날로그 회로를 이용하여 구성하였으나 그 이득 조절이 부정확하다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 디지털 회로를 이용하여 자동 이득 제어 장치를 구성하므로써 이득 조절을 정확하게 할 수 있는 무선 주파수 신호의 자동 이득 제어 조정 장치를 제공하는데 있다.
본 발명에 따른 무선 주파수 신호의 자동 이득 제어 조정 장치는, 자동 이득 제어 장치로서, 입력되는 무선 주파수 신호를 이득 조절 전압에 대응하여 증폭 출력하는 자동 이득 조절용 증폭기와; 상기 자동 이득 조절용 증폭기의 출력을 디지털 변환시켜 출력하는 아날로그/ 디지털 변화기와; 상기 아날로그/디지털 변화기로부터 입력되는 디지털 신호에 대응하는 전력을 검출하여 출력하는 피크 검출부와; 상기 피크 검출부로부터 인가되는 전력을 소정의 전력 최대 값 및 최소 값과 비교하며, 비교결과에 따라 출력중인 디지털 이득 조절 전압을 소정의 최대 디지털 이득 조절 전압 및 최소 이득 조절 전압과 비교하여 그 결과에 따른 디지털 이득 조절 전압을 변경하여 출력하는 프로세서와; 상기 프로세서의 디지털 이득 조절 전압을 아날로그 신호로 변경하여 상기 자동 이득 조절용 증폭기에 인가하는 디지털/아날로그 변환부를 구비한다.
이하, 본 발명의 일 실시예를 첨부된 도면에 따라 상세히 설명한다.
제1도는 본 발명에 따른 무선 주파수 신호의 자동 이득 제어 조정 장치의 블록도로서, 도시된 자동 이득 조절용 증폭기(1)에는 무선 주파수 신호가 인가된다. 이때, 자동 이득 조절용 증폭기(1)는 후술하는 디지털/아날로그 변환부(이하, D/A 변환부(8)라 함)(8)의 자동 이득 조절 전압에 대응하는 레벨로 무선 주파수 신호를 증폭하여 출력한다.
이러한 증폭기(1)의 출력은 아날로그/디지털 변화부(이하, A/D 변환부라함)(2)에의하여 디지털 신호로 변환되어 복조부(3) 및 포맷 변환부(4)에 각각 인가된다. 이때, 본 실시예에서의 A/.D 변환부(2)는 증폭기(1)의 출력을 8 비트 즉, 256가지의 레벨을 갖도록 디지털 변환하여 출력하게 된다.
한편, A/D 변환부(2)의 출력은 복조부(3)에 인가되어 복조 과정을 거치게 되는 한편, 포맷 변환부(4)에 의하여 포맷 변환 과정을 거치게된다.
즉, 포맷 변환부(4)는 후술하는 과정에 의하여 필요한 연산 과정의 편리성을 위하여 A/D 변환부(2)의 출력 값을 그 2진 보수값으로 변환시키게 된다.
이때, 포맷 변환부(4)는 A/D 변환부(2)의 출력이 무부호화 상태의 2 진수 값을 가지므로 A/D 변환부(2)의 출력을 2진 보수화하기 전에 최상위 비트를 먼저 인버팅하여 변환 값의 절대값을 취한 값이 128 레벨(10000000)이내에 들어갈 수 있도록 조절 한 후에 이 변환 값의 절대 값을 취하여 피크 검출부(5)로 인가한다.
이러한 포맷 변환부(4)는 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 알 수 있는 바와 같이 연산의 필요성에 의하여 구성한 것이며 필요에 따라서는 삭제가 가능하다는 것을 용이하게 알 수 있을 것이다.
피크 검출부(5)는 도시된 바와 같이 제곱기(51)와 적분기(52)로 구성되어 있어 포맷 검출부(4)로부터 인가되는 디지털 전압을 전력으로 변화시켜 출력하게 된다. 즉, 포맷 검출부(4)로부터 인가되는 디지털 신호는 전압을 의미하며, 이 전압을 제곱하여 적분하므로서, 피크 검출부(5)의 출력은 전력을 의미하게 되는 것이다.
본 실시예에서는 연산량의 감소를 위하여 입력되는 8비트의 디지털 신호들중 상위 4 비트만을 취하는 나누기 과정을 거친 후에 이것의 절대 값을 취하고 이값의 제곱을 구한 후(Short)PN 코드의 한주기 동안 적분하여 출력하는 것으로 하였다.
상술한 과정에 의하여 피크 검출부(5)에서 구해진 전력은 프로세서(6)에 인가되며, 프로세서(6)에는 후술하는 설명으로부터 알 수 있는 바와 같이 적정전력의 최대 값 및 최소 값이 저장되어 있는 한편, 출력가능한 디지털 이득 제어 전압의 최대 값 및 최소 값이 각각 저장되어 있다.
이와 같이 구성된 프로세서(6)는 제2도에 도시되는 흐름도에 따라 구동한다. 즉, 프로세서(6)는 타이머 인터럽트마다(예컨대 125 usec 마다) 단계(21)를 수행하여에서 피크 검출부95)의 전력을 읽어오고, 단계(22)에서는 읽어온 전력이 설정된 적정 전력의 최소값보다 작은 가를 판단한다.
단계(22)의 판단 결과 읽어온 전력이 적정 전력의 최소값보다 작은 경우에 프로세서(6)는 단계(23)로 진행하여 읽어온 전력은 리셋트하는 한편 현재 출력중인 이득 조절 전압이 최대 이득 조절 전압보다 작은가를 판단한다(단계24).
단계(24)의 판단 결과, 현재 출력중인 이득 조절 전압이 최대 이득조절 전압보다 작다면 프로세서(6)는 현재 출력중인 이득 조절 전압을 소정 레벨 상승시켜 저장한 후 단계(25,26), 저장된 레벨의 이득 조절 전압을 출력하는 것이다
즉, 프로세서(6)는 피크검출부(5)의 전력이 적절 전력의 최소 값보다 적은 경우에는 증폭기(1)의 출력이 작은 경우인바, 출력중인 이득 조절 전압의 레벨을 상승시켜 출력하는 것이다.
한편, 단계(22)의 판단 결과, 읽어온 전력이 적정 전력의 최소값보다 큰 경우에프로세서(6)는 단계(28)로 진행하여 읽어온 전력이 적정 전력의 최대값보다 작은 가를 판단하여, 읽어온 전력이 적정 전력의 최대값보다 크거나 같다면 단계(29)로 진행한다.
단계(29)에서 프로세서(6)는 읽어온 전력을 리셋트하는 한편 현재 출력중인 이득 조절 전압이최소 이득 조절 전압보다 큰가를 판단하여(단계30) 큰 경우에 단계(31)로 진행한다. 단계(31)로 진행한 프로세서(6)는 현재 출력 중인 이득 조절 전압을 소정 레벨 하강시켜 저장한 후(단계(32,26), 저장된 레벨의 이득 조절 전압을 출력하는 것이다(단계33).
즉, 프로세서(6)는 피크검출부(5)의 전력이 적절 전력의 최대 값보다 큰 경우에는 증폭기(1)의 출력이 적정치 이상인 바, 출력중인 이득 조절 전압의 레벨을 하강시켜 출력하는 것이다.
이때, 프로세서(6)는 상술한 과정에서 설정된 이득 조절 전압을 디지털 신호로 출력하는바, D/A 변환부(87는 이 디지털 형태의 이득 조절 전압을 아날로그 신호로 변환시켜 증폭기(1)에 인가하게 된다. 따라서, 증폭기(1)는 프로세서(6)로부터 인가되는 이득조절 전압에 의하여 출력 전압의 레벨이 소정 범위내에 한정될 수 있는 것이다.
이와 같이 본 발명은 기존의 아날로그 회로로서 자동 이득 제어 장치를 구성하는 경우와는 상이하에 프로세서를 이용하여 디지털 회로로서 구성하므로써 원하는 출력 레벨을 간단히 조정할 수 있으며, 조정할 레벨의 간격도 용이하게 제어할 수 있다는 효과가 있다.
Claims (3)
- 자동 이득 제어 장치로서, 입력되는 무선 주파수 신호를 이득 조절 전압에 대응하여 증폭 출력하는 자동 이득 조절용 증폭기와; 상기 자동 이득 조절용 증폭기의 출력을 디지털 변환시켜 출력하는 아날로그/디지털 변환기와; 상기 아날로그/디지털 변환기로부터 입력되는 디지털 신호에 대응하는 전력을 검출하여 출력하는 피크 검출부와; 상기 피크 검출부로부터 인가되는 전력을 소정의 전력 최대 값 및 최소값과 비교하며, 비교 결과에 따라 출력중인 디지털 이득 조절 전압을 소정의 최대 디지털 이득 조절 전압 및 최소 이득 조절 전압과 비교하여 그 결과에 따른 디지털 이득 조절 전압을 변경하여 출력하는 프로세서와; 상기 프로세서의 디지털 이득 조절 전압을 아날로그 신호로 변경하여 상기 자동 이득 조절용 증폭기에 인가하는 디지털/아날로그 변환부를 구비하는 무선 주파수 신호의 자동 이득 제어 조정 장치.
- 제1항에 있어서, 상기 아날로그/디티잘 변환부 및 피크 검출부사이에 상기 아날로그/디지털 변환부의 디지털 신호를 2 진 보수화하여 출력하는 포맷 변환부를 더구비하는 무선 주파수 신호의 자동 이득 제어 장치.
- 제1항 또는 제2항에 있어서, 상기 피크 검출부는, 상기 포맷 변환부의 출력을 제곱하여 출력하는 제곱기와; 상기 제곱기의 출력을 적분하여 출력하는 적분기를 구비하는 무선 주파수 신호의 자동 이득 제어 조정 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950041479A KR0168969B1 (ko) | 1995-11-15 | 1995-11-15 | 무선 주파수 신호의 자동 이득 제어 조정 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950041479A KR0168969B1 (ko) | 1995-11-15 | 1995-11-15 | 무선 주파수 신호의 자동 이득 제어 조정 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970031250A KR970031250A (ko) | 1997-06-26 |
KR0168969B1 true KR0168969B1 (ko) | 1999-03-20 |
Family
ID=19434207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950041479A KR0168969B1 (ko) | 1995-11-15 | 1995-11-15 | 무선 주파수 신호의 자동 이득 제어 조정 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0168969B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100548763B1 (ko) * | 2000-07-20 | 2006-02-06 | 엘지전자 주식회사 | 피드포워드 방식의 선형화기를 갖는 기지국 송신장치 |
KR102287683B1 (ko) | 2019-09-30 | 2021-08-10 | 주식회사 씨엘 | 컴퓨터 비전을 이용한 승객 계수 장치 및 승객 모니터링 시스템 |
-
1995
- 1995-11-15 KR KR1019950041479A patent/KR0168969B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970031250A (ko) | 1997-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5301364A (en) | Method and apparatus for digital automatic gain control in a receiver | |
KR100615022B1 (ko) | 무선수신기 및 무선신호 처리방법 | |
CA2047870C (en) | Automatic power control apparatus | |
KR0184993B1 (ko) | 이동 무선 유닛 및 이를 자동적으로 이득 제어하는 방법 | |
KR100506217B1 (ko) | 자동 이득 제어 회로 및 그 동작 방법 | |
KR100452657B1 (ko) | 자동 이득 제어 방법 및 자동 이득 제어용 프로세서 및복조 장치 | |
CA2232754A1 (en) | Gain control method and receiver | |
US6057732A (en) | Transmission power control circuit and method for CDMA system | |
EP0785632B1 (en) | Spread spectrum signal receiver | |
US7149263B2 (en) | AGC method and circuit for digital radio receiver | |
US7212795B2 (en) | Automatic gain control and antenna selection method for a radio communication system | |
KR950009559B1 (ko) | 디지탈 자동 이득 제어 방법 및 그 장치 | |
CA2243133C (en) | S/n measuring circuit and method, transmitting electric power control apparatus and digital communicating system | |
JP4422116B2 (ja) | Agc制御方法及びagc回路 | |
KR20090107560A (ko) | 무선 통신에서 사용하기 위한 이득 제어 루프를 갖는 무선 송수신 유닛(wtru) | |
KR0168969B1 (ko) | 무선 주파수 신호의 자동 이득 제어 조정 장치 | |
US6295445B1 (en) | Automatic gain controlling method, automatic gain controlling apparatus, and communication receiving apparatus | |
JP2008546241A (ja) | デジタル自動利得制御方法およびデバイス | |
US7103335B2 (en) | Receiver used in spread spectrum communication system | |
JP4171191B2 (ja) | Agc制御方法及びagc回路 | |
US20070047670A1 (en) | High-frequency detection mechanism and automatic gain control system utilizing the same | |
JPH08181554A (ja) | 自動利得制御回路を備えたディジタル無線通信装置 | |
WO2004059885A1 (ja) | 無線通信装置 | |
JP2004515148A (ja) | 信号レベル制御 | |
JP3105825B2 (ja) | 自動利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011009 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |