JP4171191B2 - Ａｇｃ制御方法及びａｇｃ回路 - Google Patents
Ａｇｃ制御方法及びａｇｃ回路 Download PDFInfo
- Publication number
- JP4171191B2 JP4171191B2 JP2001193770A JP2001193770A JP4171191B2 JP 4171191 B2 JP4171191 B2 JP 4171191B2 JP 2001193770 A JP2001193770 A JP 2001193770A JP 2001193770 A JP2001193770 A JP 2001193770A JP 4171191 B2 JP4171191 B2 JP 4171191B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- time
- agc
- average
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は受信機に関わり、特に受信信号のレベルを制御する AGC（ Automatic Gain Control ）回路の制御を高速に引き込むか否かを判断する方法に関わる。
【０００２】
【従来の技術】
デジタル無線通信に用いる受信機において、受信機が受信する信号のレベルは伝搬路特性により変動するため、入力信号レベルの変動があっても復調器に入力する信号レベルを一定に保つように制御するために、AGC（ Automatic Gain Control ）回路が必要となる。一般に、AGC 回路は可変増幅器を使用し、入力信号を増幅する可変増幅器の増幅率を変更することによって受信信号のレベルを調整する。その増幅率を変更して利得制御するため、入力する受信信号を対数増幅し包絡線検波して得た RSSI（ Received Signal Strength Indicator ）信号を用いる方法が広く知られている。
【０００３】
図２により、RSSI 信号の区間平均を用いた AGC 制御方法を説明する。
図２は、RSSI 信号の区間平均を用いて制御を行う従来の AGC 回路の構成例を示すブロック図である。101 は入力端子、102 は可変増幅器、103 は RSSI 回路、104 は A/D（アナログ-デジタル）変換器、105 は長区間平均演算回路、110 はゲイン制御部、111 は D/A（デジタル-アナログ）変換器、112は復調回路である。
【０００４】
図２において、受信機が受信した受信信号が入力端子 101 を介して、可変増幅器 102 と RSSI 回路 103 とに与えられる。
【０００５】
図９は、RSSI 回路 103 の一例の詳細を示したブロック図である。図２において、入力端子 101 からの受信信号が包絡線検波器 103a に入力され、その包絡線検波器 103a からの出力信号は対数増幅器 103b に入力され、対数増幅される。
対数増幅された信号は、更に、ローパスフィルタ（ LPF ）103c により、変調による振幅変動が除去され、RSSI 信号として出力される。ローパスフィルタは、変調による振幅変動の除去が目的であり、その時定数は、例えば、2 シンボル以上 10 シンボル程度以下が望ましい。尚、以下の説明及び実施例では、このローパスフィルタの時定数を、例えば、2 シンボルとする。
図１０は、受信信号の電力に対する RSSI 回路 103 の出力 RSSI 信号の電圧を示す特性図であり、横軸の受信信号電力は対数スケールであるため、RSSI の出力電圧は、受信信号電力の対数に比例する。
【０００６】
RSSI 回路 103 の出力 RSSI 信号は、A/D 変換器 104 に与えられてデジタル信号に変換され、区間平均演算回路 105 に与えられる。RSSI 信号は、例えば、時定数 2 シンボルの LPF 103c を通っているため、A/D 変換器 104 でサンプリングする周期を 2 シンボルとする。このようにサンプリングされ、デジタル信号に変換された RSSI 信号を、以下、RSSI 信号の瞬時値 r とする。
以下、A/D 変換器 104 から D/A 変換器 111 までの信号路は、デジタル信号処理によって行われ、それらの動作クロックタイミングは、全て 2 シンボルである。デジタル無線システムでは、一般的に、信号を一定データ長のフレームに区切って送受信するが、例えば、1 フレームを 40 mSec 、192 シンボルの構成とすると、2 シンボルとは、約 0.42 mSec となる。
【０００７】
区間平均演算回路 105 は、入力する RSSI 信号（ RSSI 信号の瞬時値 r ）を、数十シンボル周期以上の長い時定数（時間 tX ）で演算し、演算した結果である RSSI 信号の瞬時値 r の長区間平均 rX をゲイン制御部 110 に与える。
ゲイン制御部 110 では、入力する長区間平均 rX の値に基づいて、可変増幅器 102 の増幅率を制御するための制御信号 g を生成し、D/A 変換器 111 を介して可変増幅器 102 に与える。
可変増幅器 102 は、入力端子 101 から入力する受信信号を、D/A 変換器 111を介して入力する制御信号 g に対応する増幅率によって増幅し、増幅した信号を復調回路 112 に与える。
可変増幅器 102 から出力される信号は変調波であり、復調回路 112 はこの信号に対して周波数変換、検波、信号点判定等を行い、変調波に含まれる情報を取り出す。
【０００８】
尚、受信機が受信する受信信号はフレーム毎に区切られており、各フレームは大別して、同期データを含む制御情報部とデータ部とで構成される。例えば図６は、FDMA（ Frequency Division Multiple Access ）方式の標準規格である ARIB STD−T61 による同期バーストフレームのフレーム構造を説明するための図であり、図７は同規格の通信用チャネルのフレーム構造を説明するための図である。
図６と図７において、“ LP+R ”はリニアライザプリアンブル・ランプアップ部、“ Pb ”はプリアンブル部、“ RI ”は通信情報チャネル部、“ SW ”は同期ワードパターン部、“ PI ”はパラメータ情報チャネル部、“ G ”はガードタイム部、“ Tch ”は通信チャネル部、“ UD ”は未定義部である。それぞれの記号の下に記した数値はそれぞれの領域のビット（ bit ）数を表す。
リニアライザプリアンブル・ランプアップ部とプリアンブル部が制御情報部であり、その他がデータ部である。AGC 制御は、リニアライザプリアンブル・ランプアップ部またはプリアンブル部の一部を用いて行われる。
この図６の規格は、変調方式がπ/4 シフト QPSK（ Quaternary Phase Shift Keying ）、変調レートが 4.8 kbaud 、フレーム長が 40 msec であり、1 フレームが 192 シンボル（ 384 bit：1 シンボル＝ 2 bit ）で構成される。
【０００９】
図８は、送信パターンの一例を示す図である。図８中の“ SB0 ”と“ SB1 ”は図６に示す同期バーストのフレーム、“ TCHN ”（Nは自然数）の部分は図７に示す通信用チャネルのフレームである。図８の例では、同期バーストのフレームが 2 フレーム送信された後に、通信チャネルのフレームが N+1 個送信される。以下、図８に示す送信パターンの信号が受信機に受信される場合について説明する。
【００１０】
図３は、フレーム n からフレーム n+k まで（ n と k は整数）、受信機に信号が入力された場合に、図２のブロック図で示される AGC 回路を用い、RSSI 信号の長区間平均 rX により AGC 制御を行った場合の各部の信号波形を示すタイムチャートである。(a) は受信信号、(b) は RSSI 信号の瞬時値 r 、(c) は RSSI 信号の長区間平均 rX 、(d) は制御信号 g 、(e) は復調回路 112 の入力信号である。図３ (a) と (e) において、実際の信号は変調波であるが、包絡線だけを実線で描き変調波信号は省略している。
【００１１】
RSSI信号の区間平均 rX を用いた場合の AGC 制御の動作を、図３を用いて説明する。
図３において、図３(a) に示すように、フレーム n−1 と n+k+1 との時間内−で、受信信号としてはフレーム n 〜 n+k が入力されている。このため、受信信号が入力されないフレーム n−1 と n+k+1 では RSSI 信号の瞬時値 r が最小レベルとなり、受信信号が入力されるフレーム n 〜 n+k では RSSI 信号の瞬時値 r は、図３(b)、に示す、R、のレベルとなる。
ここで、最も単純なフレーム構造としては、フレーム n については図１１(a)に示すように、プリアンブル + データで構成され、フレーム n+1 〜 n+k の各々については図１１(b) に示すように、データのみで構成されても良い。プリアンブル、データの具体例としては、例えば、Nf = 192 シンボル、NP = 44 シンボルである。
【００１２】
図３(c) に示すように、区間平均演算回路 105 は、数十シンボル以上の長い時定数で RSSI 信号の瞬時値 r の区間平均値（即ち、時間長 tX の間の RSSI 信号の瞬時値 r の平均値）を求めているため、区間平均 rX は立ち上がりに時間がかかる。ここで、区間平均とは、検出された i 番目の瞬時値 ri（ i は任意の自然数）以前の所定の時間長 tX における瞬時値の平均値であり、瞬時値 rの検出時点毎（ここでは、2 シンボル毎）に求める。
従って、図３(d) に示すように、制御信号 g はフレーム n の先頭では最大利得となりその後徐々に減衰する。このため、図３(e) に示すように、復調回路 112 に与えられる信号は、フレーム n の先頭部分で過入力となる。
【００１３】
従って、受信信号レベルの立ち上がり時においては、AGC制御を高速に行なう必要がある。
即ち、受信信号を連続的に受信している場合は、図３の(c) 、(d) 、(e) のフレーム n の後の部分（前述の先頭部分に続く）とフレーム n＋1 〜 n＋k に示すように、変調波に含まれる振幅成分の抑圧を防止するため、RSSI 信号の長区間平均 rX で AGC 制御を低速で行う必要があるが、受信信号レベルの立ち上がり時には AGC 制御を低速で行うと、急峻なレベルの立ち上がりに追従できないため、AGC 制御を高速に行なう必要がある。
【００１４】
【発明が解決しようとする課題】
RSSI 信号は、受信信号レベルの対数に比例するため、RSSI 信号の瞬時値または短区間平均（例えば、数シンボル周期以下の時定数）を用いて AGC 制御を行えば急峻なレベル変動に追従できる。しかし、振幅が一定でない、例えば、PSK（ Phase Shift Keying ）、QAM（ Quadrature Amplitude Modulation ）等の変調方式を用いる場合には、その変調による振幅成分が RSSI 信号に含まれるため、RSSI 信号の瞬時値または短区間平均した値によって AGC 制御を行うと、変調による振幅成分を抑圧することになる。従ってこのような抑圧を防ぐため、AGC 制御は RSSI 信号の長区間平均（数十シンボル周期以上の時定数）を用いて行う必要がある。
【００１５】
尚、固定局と基地局との通信においても、伝搬路中に存在する自動車等が移動することにより、伝搬路特性が変動するため、AGC 制御が必要である。また、業務用無線や防災無線のように、移動局と基地局との通信においては、移動局の移動中に伝搬路特性や受信信号のレベルが変化するばかりでなく移動局の移動後においても移動前とで基地局との伝搬路特性や受信信号のレベルが変化する。従って、受信信号の受信を行なうたびに AGC 制御を行なう必要がある。また、受信信号は極めて短い場合があり、1 フレームのみの場合もある。そして、防災無線等においては、その 1 フレームの信号であっても重要であるため、確実に受信する必要がある。従って、必ず、確実に、受信信号の最初の 1 フレームを検出できるように AGC 制御を行なう必要がある。本発明の目的は、受信信号レベルの立ち上がり時の急峻なレベルの立ち上がりに追従できないという従来技術の欠点を除去し、受信信号の連続受信時および立ち上がり時のそれぞれにおいて、最適な AGC 制御を行いうる AGC 制御方法及びAGC 制御回路を提供することにある。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の AGC 制御方法は、デジタル無線通信に用いる受信機の AGC 回路において、受信信号の包絡線（例えば、RSSI 信号）を検出し、受信信号の立ち上がりを検出した場合には、AGC の制御を高速に行なうようにしたものである。
【００１７】
即ち、本発明の一面によれば、受信機の受信入力信号レベルに応じて、受信機の増幅器の利得を自動的に制御する方法において、受信入力信号の包絡線の瞬時値を順次所定周期で検出し、検出された瞬時値について、長区間平均値及び短区間平均値を求め、所定の瞬時値と長区間平均値との差値を求め、差値が所定のしきい値を超えた時点から第１の所定時間の経過時まで、増幅器の増幅率を長区間平均値に対応する増幅率に設定するものである。
更に、第１の所定時間経過時点及び第１の所定時間経過時点から第２の所定時間の間、増幅率を短区間平均値に対応する増幅率に設定するものである。
【００１８】
即ち、本発明の一面によれば、受信機が受信した受信信号を入力し、入力した受信信号の信号レベルに応じて、自動的に増幅率を可変して利得制御する可変増幅器を備える AGC 回路において、入力した受信信号の包絡線の瞬時値 r を検出し、検出した瞬時値 r の所定の時間長 tL の平均値である長区間平均 rL を算出し、瞬時値 r と長区間平均 rL との差信号△r（△r＝r−rL ）を算出し、差信号△r が所定のしきい値△rth を超えた場合に、差信号△r が所定のしきい値△rth を超えてから所定時間 t1 を経過してから、可変増幅器の増幅率を瞬時値 r に対応する増幅率に変更し、変更した増幅率によって所定時間 t2 の間可変増幅器を動作させ、所定時間 t2 経過後は可変増幅器の増幅率を長区間平均 rL に基づいて可変する。
【００１９】
また、本発明の AGC 制御方法の他の方法では、更に瞬時値 r の所定の時間長tSの平均値である短区間平均rSを算出し、差信号△r が所定のしきい値△rthを超えた場合に、差信号△rが所定のしきい値△rthを超えてから所定時間t1を経過してから、可変増幅器の増幅率を短区間平均rSに対応する増幅率に変更し、変更した増幅率によって所定時間t2の間可変増幅器を動作させ、所定時間t2経過後は可変増幅器の増幅率を長区間平均rLに基づいて可変する。
【００２０】
また、本発明のAGC制御方法の差信号△rが所定のしきい値△rthを超えてから所定時間t1を経過するまでの時間は、短区間平均rSが収束するのに十分な時間である。
更に、差信号△rが所定のしきい値△rthを超えてから所定時間t1と所定時間t2とを経過するまでの時間は、長区間平均rLが収束するのに十分な時間である。
また更に、本発明のAGC制御方法は、RSSI信号を検出し、検出したRSSI信号の瞬時値を受信信号の包絡線の瞬時値rとする。
【００２１】
本発明のAGC回路は、受信機が受信した受信信号を入力し、入力した受信信号の信号レベルに応じて、自動的に増幅率を可変して利得制御する可変増幅器を備えるAGC回路において、入力した受信信号の包絡線の瞬時値rを検出する検出回路と、検出した瞬時値rから、瞬時値rの所定の時間長tLの平均値である長区間平均rLを算出する長区間平均演算回路と、瞬時値rと長区間平均rLとの差信号△r（△r＝r−rL）を算出する差信号算出部と、長区間平均rLと瞬時値rとをそれぞれ入力し、いずれかを選択して出力する切替え器と、算出した差信号△rが、予め定めた所定のしきい値△rthを超えてから所定時間t1経過した場合には、切替え器の出力として瞬時値rを選択するように制御する切替え制御部と、切替え器の出力に結合し、切替え器の出力に応じて可変増幅器の増幅率を可変する信号を出力するゲイン制御部とを有し、差信号△rが予め定めた所定のしきい値△rthを超えてから所定時間t1経過した場合には、所定時間t2可変増幅器の増幅率を瞬時値rに応じて変更し、変更した増幅率によって所定時間t2の間可変増幅器を動作させ、所定時間t2以外は可変増幅器の増幅率を長区間平均rLに基づいて可変する。
【００２２】
また、本発明の別のAGC回路では、瞬時値rから、瞬時値rの所定の短区間tSの平均値である短区間平均rSを算出する短区間平均演算回路を備え、差信号△rが予め定めた所定のしきい値△rthを超えてから所定時間t1経過した場合には、所定時間t2可変増幅器の増幅率を短区間平均rSに応じて変更し、変更した増幅率によって所定時間t2の間可変増幅器を動作させ、所定時間t2以外は可変増幅器の増幅率を長区間平均rLに基づいて可変する。
【００２３】
更に、本発明の一面によれば、受信機のAGC（Automatic Gain Control）回路は、受信入力信号が印加される入力端子と、入力端子に結合される増幅器と、増幅器に結合される復調器と、受信入力端子に結合され、受信入力信号の包絡線の瞬時値を順次所定周期で検出する検出器と、検出器に結合され、瞬時値の第１の所定区間の短区間平均値を求める短区間平均演算器と、検出器に結合され、瞬時値の第２の所定区間の長区間平均値を求める長区間平均演算器と、増幅器に結合され、増幅器の利得を制御するゲイン制御器と、長区間平均演算器に結合される切替制御ユニットと、切替制御ユニットの出力に基づいて、長区間平均演算器または短区間平均演算器の出力信号をゲイン制御器に選択的に切り替えるものである。
また、切替制御ユニットは更に、検出器からの瞬時値と長区間平均演算器からの平均値との差値を求める演算器と、差値と所定のしきい値とを比較する比較器を備えるものである。
更に、ゲイン制御器は、サンプルホールド部を有し、短区間平均演算器の出力を保持するものである。
【００２４】
【発明の実施の形態】
本発明の AGC 回路の実施例をテンプ図面を参照して以下に説明する。
図１は、本発明の AGC 制御方法を実現する AGC 回路の一構成例を示すブロック図である。図２で説明した構成要素と同一の機能の構成要素には同一の番号を付した。その他、115 は長区間平均演算回路、116 は短区間平均演算回路、117 は加算器、119 は長区間平均演算回路 115 の出力と短区間平均演算回路 116 の出力等を選択的にゲイン制御部 110 に与えるスイッチ（SW）、118 は SW 119 の切り替えを行う切替制御部である。以下、図１を用いて本実施例の AGC 制御動作を説明する。尚、本発明における信号は、例えば、図６〜図８に示すようなフレーム構造の信号でも、図１１に示すような単純なフレーム構造の信号でも良い。
【００２５】
図１において、受信機が受信した受信信号が入力端子 101 を介して、可変増幅器 102 と RSSI 回路 103 に与えられ、可変増幅器 102 の出力が復調回路 112 に与えられ復調する部分の機能、及び、RSSI 回路 103 と A/D 変換器 104 、並びに、ゲイン制御部 110 と D/A 変換器 111 の機能は、従来技術と同じであるので説明を省略する。
そして、A/D 変換器 104 でデジタル信号に変換された RSSI 信号 r は、長区間平均演算回路 115 及び短区間平均演算回路 116 並びに加算器 117 の +（プラス）側入力端子に与えられる。
【００２６】
長区間平均演算回路 115 では、図２の区間平均演算回路 105 と同様に、 A/D変換器 104 から入力する RSSI 信号（ RSSI 信号の瞬時値 r ）の検出時点毎に瞬時値 r を、数十シンボル周期以上の長い時定数で演算し、RSSI 信号の瞬時値 r の長区間平均値 rL（即ち、時間長tLの間の RSSI 信号の瞬時値 r の平均値）を求めて出力する。より具体的には、長区間平均演算回路 115 は、i 番目の瞬時値 ri （ i は任意の自然数）が入力される毎に、瞬時値 ri 以前の所定の時間長 tL における瞬時値 r の平均値を長区間平均 rLi として算出する。そして、長区間平均演算回路 115 から出力された RSSI 信号 r の長区間平均rL は、SW 119 の端子 a に与えられると共に、加算器 117 の −（マイナス）側入力端子に与えられる。
【００２７】
短区間平均演算回路 116 では、A/D 変換器 104 から入力する RSSI 信号の瞬時値 r を、数シンボル周期程度の短い時定数で演算しRSSI 信号の瞬時値 r の短区間平均値 rS（即ち、時間長 tS の間の RSSI 信号の瞬時値 r の平均値）を求めて SW 119 の端子 b に与える。より具体的には、短区間演算回路 116 は、i 番目の瞬時値 ri が出力される毎に、瞬時値 ri 以前の所定の時間長 tS における瞬時値 r の平均値を短区間平均 rSi として算出する。
【００２８】
図１２は、長区間平均演算回路 115 の一構成例を示したブロック図であり、乗算器 120 、122 、加算器 121 、遅延素子 123 とで構成される。図中、r(m)は A/D 変換器 104 より出力される RSSI 信号で、上記したように、所定周期、例えば、2 シンボル毎にサンプリングされた信号であり、rL(m) は演算された長区間平均値 rL である。m はそのサンプル番号であり、a は定数で、a = 0.03とする。図１２を数式で表すと、次式のように、出力 rL(m) は r(m) に a を乗じた値と、2 シンボル前の平滑出力 rL(m-1) に ( 1-a ) を乗じたものとの和となる。尚、図中の遅延素子 123 は、1 サンプル、即ち 2 シンボルの遅延を与えるものである。
rL(m) = a・r(m) + ( 1-a )・rL(m-1)
RSSI 信号のサンプル周期が、2 シンボル、a = 0.03 の場合、長区間平均値は、120 シンボル（ 60 サンプル）で約 80 ％収束する。短区間平均演算回路 116 は、図１２に示す長区間平均演算回路 115 と同様の構成であるが、定数 a が異なっている。即ち、例えば、a を a = 0.3 としたものである。短区間平均演算回路 116 の出力 rS(m) は、SW 119 の端子 b に与えられ、出力 rS(m) は、8 シンボル（ 4 サンプル）で約 75 ％に収束する。
【００２９】
SW 119 は、切替制御部 118 からの信号に応答して、端子 d を端子 a 、b 、c のいずれかに接続する。端子 d が端子 a に接続されると、長区間平均演算回路 115 から入力する長区間平均 rL がゲイン制御部 110 に与えられ、端子 d が端子 b に接続されると、短区間平均演算回路 116 から入力する短区間平均 rS がゲイン制御部 110 に与えられる。端子 d が端子 c に接続されると、ゲイン制御部 110 は端子 d が端子 c に接続される直前のその出力を保持する。尚、SW119 の端子 c には信号を何も与えていない。
即ち、ゲイン制御部 110 は、信号が入力しない状態では、直前の入力信号（例えば、短区間平均 rS ）を保持するよう、例えば、サンプルホールド部を備えている。
【００３０】
加算器（差値算出部）117 は、A/D 変換器 104 から入力する RSSI 信号の i 番目の瞬時値 ri と、長区間平均演算回路 115 から入力する RSSI 信号の長区間平均値 rLi（即ち、瞬時値 ri 以前の所定の時間長 tL における瞬時値の平均値）との差信号△ri（△ri = r−rLi ）を算出し、算出した差値△ri を切替制御部 118 に与える。
【００３１】
切替制御部 118 は差値Δri と、予め設定したしきい値Δrthとの比較を行い、以下の判定動作(1) 、(2) 、(3) を行い、これら判定動作に従って SW 119 の接続を切替える。このときの AGC 回路の制御動作は、図５(J) に示すようなクロックタイミングで動作する。但し、AGC 回路が受信信号入力待ち状態のときは、通常、SW 119 は、端子 a が端子 d に接続している。判定動作(1)：差値Δriがしきい値Δrth を越える時点までは、SW 119 の端子 a を端子 d へ接続し、長区間平均回路 115 より出力される長区間平均値 rLi をゲイン制御部 110 に与える。（低速処理）。差値Δri がしきい値Δrth を超えた時点から所定の時間 t1 経過した時点で、スイッチ 119 の端子 b を端子 d に接続し、短区間平均回路 116 から出力される短区間平均値 rSiをゲイン制御部 110 に与え、その値 rSi によってゲイン制御部 110 の状態をプリセットする（高速処理の開始）。判定動作(2)：短区間平均値 rSi によってゲイン制御部 110 の状態をプリセットした後、次の動作クロックタイミングに、スイッチ 119 の端子 c を端子 dに接続し、ゲイン制御部 110 の状態を保持する（高速処理）。判定動作(3)：差値Δri がしきい値Δrth を越えた時点から所定の時間 t1+t2経過した時点で、スイッチ 119 の端子 a を端子 d へ接続し、長区間平均演算回路 115 より出力される長区間平均値 rL をゲイン制御部 110 に与える（低速処理）。ここで、所定の時間 t1+t2 は、長区間平均演算回路 115 が演算を始めて、演算が収束して、長区間平均値 rL が収束するまでの時間である。尚、長区間平均演算回路 115 と短区間平均演算回路 116 は、常に、入力される RSSI 信号の瞬時値 r 毎に動作クロックタイミングで応答して動作して長区間平均値 rL と短区間平均値 rS とをそれぞれ算出及び出力している。ゲイン制御部 110 は、SW 119 から、長区間平均値 rLまたは短区間平均値 rS が与えられる場合には、与えられた値により制御信号 g を演算して出力している。一方、スイッチ 119 の端子 c と端子 d が接続された場合には、直前に算出した制御信号 g の値を保持し、出力する。
【００３２】
ゲイン制御部 110 から出力される制御信号 g は、D/A 変換器 111 を介してアナログ信号に変換され、可変増幅器 102 の制御端子に与えられ、公知の方法で可変増幅器 102 の増幅率を制御する。
可変増幅器 102 は、D/A 変換器 111 から与えられる制御信号の値に応じて増幅率を変えて、入力端子 101 から入力する受信信号を増幅し、増幅した信号を復調回路 112 に与える。
【００３３】
図４は、図３と同様に、フレーム n からフレーム n+k まで（ n と k は整数）受信機に信号が受信された場合に、図１に示した AGC 回路によって AGC 制御を行った場合の信号動作を示すタイムチャートである。また、図５は、図４のフレーム n の先頭から数十シンボル周期の期間を拡大して描いたタイムチャートである。以下、図４と図５を用いて、図１に示す AGC 回路の動作を説明する。図４と図５においては、図３と同様に、(a) は受信信号、(b) は RSSI 信号の瞬時値r 、(c) は RSSI の長区間平均 rL 、(d) は RSSI 信号の短区間平均 rS 、(e) は差値△r（△r = r − rL ）、(f) は制御信号 g 、(g) は復調回路 112 の入力信号、(h) は切替制御部 118 による SW 119 の制御状態、(i) はゲイン制御部 110 への入力信号である。また、図５(j) は動作クロックタイミングである。同様に、(a) と(g) において、実際の信号は変調波であるが、包絡線だけを実線で描き変調波信号は省略している。
図４と図５においては、フレーム n とフレーム n+k までの信号を受信しており、図４と図５の (b) に示すように、RSSI 信号の瞬時値 r はフレーム n からフレーム n+k までレベル R となり、その他のフレームでは最小レベル R0 となる。尚、図５においては、フレーム n+k+2 においても信号を受信している。
【００３４】
長区間平均演算回路 115 により演算される RSSI 信号の長区間平均 rL は、図４と図５の (c) に示すように、数十シンボル周期の時定数で長区間平均を行っているため、立ち上がりに数十シンボル周期かかる。
RSSI 信号の瞬時値 r と長区間平均 rL との差信号△r （ = r−rL ）は、図４と図５の (e) に示すように、立ち上がり時間の異なる２つの信号の差を取っているため、受信信号レベルの立ち上がり時に正の値を示し、立ち下がり時に負の値を示す。
【００３５】
図１に示す AGC 回路は、差信号△r のこのような特性を利用して受信信号レベルの立ち上がりを検出し、最適な AGC 制御方法を選択する。即ち、受信信号を連続的に受信している時には RSSI 信号の長区間平均 rL による AGC 制御を行い、受信信号の立ち上がり時には短区間平均 rS による AGC制御 を行なう。
【００３６】
図を参照して AGC 動作を詳細に説明する。
図５において、RSSI 信号の受信が開始されて、フレーム n で信号が受信された時点 400 の直後まで（区間 401 ）は、長区間平均値 rL により AGC 制御を行なっている。ここで、上記のように、i 番目の瞬時値 ri（i は任意の自然数）が入力された時点の長区間平均値 rLi は、瞬時値 ri 以前の所定の時間長 tLにおける瞬時値 r の平均値であるため、フレーム n が受信される時点 400 までの長区間平均値 rLi は R0 であり、時点 400 以後は徐々に増加する（図５(c) 参照）。従って、差値△r（ = r − rL ）はフレーム n が時点 400 まで 0 であり、その後、徐々に増加する（図５(e) 参照）。
【００３７】
差値△r が予め設定したしきい値△rth を超え（時点 402 ）、更に規定の時間 t1 経過する時点 403 までは、SW 119 の端子 d は端子 b と接続され、RSSI信号の長区間平均値 rL により AGC 制御が行なわれる。従って、ゲイン制御部 110 への入力信号は図５(i) に示すように時点 400 から時点 403 までは長区間平均値 rL に従って徐々に増加し、従って、復調回路 112 への入力信号は図５(g) のように変化する。
差値△r が予め設定したしきい値△rth を超えた時点 402 から規定の時間 t1を経過する時点 403 において、SW 119 の端子 d は端子 b に接続され、制御信号 g の値を短区間平均 rS に基づいた値にプリセットする。プリセット後は、規定の時間 t2 の間（図中 RSSI 信号の長区間平均値により AGC 制御を再開する時点 404 まで）制御信号 g の値を固定し（ SW 119 の端子 d を端子 c に接続）、時点 404 において長区間平均 rL による AGC 制御（ SW 119 の端子 d
を端子 a に接続）に戻る。
【００３８】
ここで、受信信号入力後、差値△r が所定のしきい値△rth を超えてから所定時間 t1 を経過するまでの時間は、短区間平均値 rs が、収束するのに充分な時間である。
更に、受信信号入力後、差値△r が所定のしきい値△rth を超えてから所定時間 t1 と所定時間 t2 とを経過するまでの時間は、長区間平均値 rL が、収束するのに充分な時間である。
このように、フレーム n の受信信号を受信後、情報を含まない区間内で、差値△r が所定のしきい値△rth を超えて短区間平均値 rs が安定した時点 403 で、短区間平均値 rs に基づき制御信号 g をプリセットして AGC 制御し、その後、長区間平均値 rL が安定した時点 404 で、長区間平均値 rL に基づく AGC 制御に切り替えている。
従って、受信信号レベルの立ち上がり時には、フレーム内の情報を含まない区間で AGC 制御を高速に行う。また、受信信号を連続的に受信している状態では、変調波に含まれる振幅成分の抑圧を防止するために、RSSI 信号の長区間平均で AGC の制御を低速に行う。これにより、受信状態によって適切な AGC 制御方法を選択することができる。
尚、フレーム n+k では信号を受信した後、次のフレーム n+k+1 で信号を受信せず、更に次のフレーム n+k+2 で信号を受信した場合について図５を参照している。この場合、フレーム n の終了時点 405 からフレーム n+k+2 おける時点 408 間（即ち、差値△r がしきい値△rth を超え（時点 407 ）、更に規定の時間 t1 経過する時点）までは SW 119 の端子 d は端子 a に接続されたままであり、時点 408 において、SW 119 の端子 d は端子 b に切り替えられ、制御信号 g の値を短区間平均値 rS に基づいた値にプリセットする。
【００３９】
この高速処理は、AGC 制御が完了（復調回路 112 の入力信号（図５(g) の振幅が収束））した後、受信フレーム中の伝送情報を含まない通信方式に固有の定められたデータの区間（受信フレーム中の情報を含まない区間、例えば、図６、７のリニアライザプリアンブル・ランプアップ部、プリアンブル）が終了するまでの間に行なうと受信しようとする情報に無駄がなくなる。即ち、図５のフレーム n 内の情報を含まない区間内で、AGC 制御と高速処理を行なう。このため、高速処理のための短区間平均 rS を求めるときの時定数（平均値をとる時間長 tS ）は、受信フレーム中の情報を含まない区間の時間長から、AGC 制御に必要な時間（制御信号 g をプリセットしてから復調回路 112 の入力信号（図５(g) ）の振幅が収束するまでの時間）と高速処理に必要な時間を差し引いた時間より短い時間に設定する必要がある。この例を更に、図６によって説明する。
【００４０】
図６に示す同期バーストのフレームの場合、フレームの先頭でリニアライザプリアンブル・ランプアップ（ LR＋R ）とプリアンブル（ Pb ）を受信する。
図６の規格では、リニアライザプリアンブル・ランプアップ（ LR＋R ）は送信機側から出力してもしなくてもよいことになっているため、受信信号に含まれているか否か不定であり、また、プリアンブル（ Pb ）は固定のパターンが 44 シンボル含まれている。これら２つは、いずれも伝達したい情報が含まれていないが、場合によってはプリアンブル（ Pb ）だけが受信されることになる。以下、受信フレーム中の情報を含まない区間として、プリアンブル（ Pb ）だけが受信される状態を考える。
【００４１】
制御信号 g をプリセットしてから、復調回路 112 の入力信号の振幅が収束するまでの約 6 シンボル周期かかり、更に高速処理に約 15 シンボル周期必要である。従って、図６の同期バーストのフレームにおいては、プリアンブル期間は 44 シンボル（ 88 ビット）であるため、短区間平均の時定数は 23 シンボル周期より小さい必要がある。即ち、短区間平均値が収束するのに十分な時間は 23 シンボル周期より小さい必要がある。
また、既に述べたように、RSSI 信号には変調による振幅成分が含まれており、伝送される情報により RSSI 信号のレベルが変化する。RSSI 信号の長区間平均 rL に従って AGC 制御を行なう場合、変調による振幅成分の抑圧を防ぐため、長区間平均 rL の時定数（平均値をとる時間長 tL ）は数十シンボル周期以上にする必要がある。
【００４２】
従って、信号の受信が始まった直後から、図５(e) の差値△r がしきい値△rth に達して（図中 402 の時点）、それから時間t1を経過するまでの時間は、短区間平均 rS が収束するのに十分な時間 tS （ tS ＜“信号の受信が始まった直後から時点 402 までに至る時間 ＋t1 ”）に設定する。また信号の受信が始まった直後から、図中の時点 403 に達し、更に時間t2を経過するまでの時間は、長区間平均 rL が収束するのに十分な時間 tL （ tL ＜“信号の受信が始まった直後から時点 402 までに至る時間 t1＋t2 ”）を設定する。図５(e) の差信号△r がしきい値△rth に達するまでの時間は、1 乃至 2 シンボル周期程度であり、例えば、短区間平均の時定数を 6 シンボル周期、長区間平均の時定数を 30シンボル周期に設定した場合、時間 t1 は 5 シンボル周期、時間 t2 は 24 シンボル周期に設定する。
このように、上述の実施例によれば、RSSI 信号の瞬時値 r と長区間平均 rL との差信号△r=r−rL をしきい値△rth と比較することにより、受信信号レベルの立ち上がりを検出でき、受信信号レベルの立ち上がり時においても、急峻な受信信号レベルの立ち上がりに AGC 制御を追従させることができる。
【００４３】
上述の実施例では、受信信号の立ち上がり時には、RSSI 信号を数シンボル周期程度の時定数で演算して短区間平均値を算出し、短区間平均値が安定した時点で短区間平均値により制御信号 g をプリセットした。しかし、本発明においては、短区間平均演算回路 116 を用いず、SW 119 の端子 b も直接 A/D 変換器 104 に接続しても良い。この場合、切替制御部 118 は、差値△r がしきい値△rth に達した時点（即ち、立ち上がりを検出した時点）SW 119 の端子 d を端子 aから端子 b に切り替え、RSSI 信号の瞬時値 r により制御信号 g をプリセットし、その直後に端子 d を端子 b に切り替える。また、制御信号 g のプリセット後、時間 t1+t2 経過後に SW 119 の端子 d を端子 c から端子 a に切り替えるえ、RSSI 信号の長区間平均値 rL に従って AGC 制御を行うようにする。
【００４４】
また、上述の実施例の判定動作（２）では、SW 119 に信号を何も与えない端子 c を設け、端子 c と端子 d とを接続することによって、入力信号が入らない状態にしたが、これ以外にも、切替制御部 118 からの信号によって SW 119 の接続を切断する手段であれば、何でも良いことは自明である。更に、別の方法として、判定動作（２）の場合は、ゲイン制御部 110 からの制御信号 g を可変増幅器 102 に与えないように、例えば切断して、直前に設定された可変増幅器 102 の増幅率を維持するようにしてもよい。
【００４５】
また、図１の実施例において、長区間平均演算回路 115 、短区間平均演算回路 116 、加算器 117 、切替制御部 118 、SW 119 、ゲイン制御部 110 をマイコン、例えば、DSP により処理するようにしても良い。図１３は、そのように構成した本発明の AGC 回路の別の実施例の構成を示すブロック図であり、図１の構成要素 115 〜 119 の機能をマイコン、例えば、DSP 200 で実現するものである。
【００４６】
マイコン 200 の処理動作を図１４のフローチャートで説明する。図１４は本発明の一実施例のマイコン処理動作の一例を示すフローチャートである。まず、ステップ 140 では、A/D 変換器 104 から入力される最新の瞬時値 riに対応する長区間平均値 rLi 、短区間平均値 rSi を求める。次いで、瞬時値 ri と長区間平均値 rLi との差値△r （△r = ri - rLi ）を算出し（ステップ 142 ）、差値△ri が所定のしきい値△rth を超えたかどうか判定し（ステップ 144 ）、超えた場合は、ステップ 150 に進み、超えていない場合にはステップ 146 に進む。ステップ 146 においては、i を 1 だけ更新してステップ 140 に戻る。ステップ 150 においては、差値△ri がしきい値△rth を超えてから所定時間 t1 経過するまでは、制御信号 g の値を最新の長区間平均値 rLi に基づいた値とする。次いで、ステップ 152 において、所定時間 t1 経過後に、制御信号 g の値を最新の短区間平均値 rSi に基づいた値にプリセットし、その値を保持する。次いで、ステップ 154 において、所定時間 t1経過後、更に所定時間 t2 経過した後は、制御信号 g の値を最新の長区間平均 rLi に基づいた値とする。その後、処理はステップ 140 に戻る。また、図１の実施例において、切替制御部 118 のみをマイコン、例えば、DSPにより処理するようにしても良い。
【００４７】
【発明の効果】
以上のように本発明によれば、受信信号レベルを検出することにより、受信信号レベルの立ち上がり時には AGC 制御を高速に引き込み、受信信号を連続的に受信している場合には、変調波に含まれる振幅成分の抑圧を防止するため、 RSSI 信号の長区間平均で AGC の制御を低速で行う。これにより受信状態によって適切な AGC 制御方法を選択できる。
【図面の簡単な説明】
【図１】 本発明の AGC 回路の一実施例の構成を示すブロック図。
【図２】 従来の AGC 回路の構成例を示すブロック図。
【図３】 従来の AGC 回路の信号波形を示すタイムチャート。
【図４】 本発明の AGC 回路の動作を示すタイムチャート。
【図５】 図４のフレーム n の先頭から数十シンボル周期の期間を拡大して描いたタイムチャート。
【図６】 同期バーストフレームのフレーム構造を説明するための図。
【図７】 通信用チャネルのフレーム構造を説明するための図。
【図８】 送信パターンの一例を示す図。
【図９】 RSSI 回路の一例の詳細を示したブロック図。
【図１０】 受信信号の電力に対する RSSI 回路 103 の出力 RSSI 信号の電圧を示す特性図。
【図１１】 簡単なフレーム構造を説明するための図。
【図１２】 本発明の長区間平均演算回路の一構成例を示したブロック図
【図１３】 本発明の AGC 回路の別の実施例の構成を示すブロック図。
【図１４】 本発明の一実施例のマイコン処理動作の一例を示すフローチャート。
【符号の説明】
101：入力端子、 102：可変増幅器、 103：RSSI回路、 104：A/D変換器、 105：長区間平均演算回路、 106：短区間平均演算回路、 107：加算器、 108：切替制御部、 109：SW、 110：ゲイン制御部、 111：D/A変換器、 112：復調回路。
【発明の属する技術分野】
本発明は受信機に関わり、特に受信信号のレベルを制御する AGC（ Automatic Gain Control ）回路の制御を高速に引き込むか否かを判断する方法に関わる。
【０００２】
【従来の技術】
デジタル無線通信に用いる受信機において、受信機が受信する信号のレベルは伝搬路特性により変動するため、入力信号レベルの変動があっても復調器に入力する信号レベルを一定に保つように制御するために、AGC（ Automatic Gain Control ）回路が必要となる。一般に、AGC 回路は可変増幅器を使用し、入力信号を増幅する可変増幅器の増幅率を変更することによって受信信号のレベルを調整する。その増幅率を変更して利得制御するため、入力する受信信号を対数増幅し包絡線検波して得た RSSI（ Received Signal Strength Indicator ）信号を用いる方法が広く知られている。
【０００３】
図２により、RSSI 信号の区間平均を用いた AGC 制御方法を説明する。
図２は、RSSI 信号の区間平均を用いて制御を行う従来の AGC 回路の構成例を示すブロック図である。101 は入力端子、102 は可変増幅器、103 は RSSI 回路、104 は A/D（アナログ-デジタル）変換器、105 は長区間平均演算回路、110 はゲイン制御部、111 は D/A（デジタル-アナログ）変換器、112は復調回路である。
【０００４】
図２において、受信機が受信した受信信号が入力端子 101 を介して、可変増幅器 102 と RSSI 回路 103 とに与えられる。
【０００５】
図９は、RSSI 回路 103 の一例の詳細を示したブロック図である。図２において、入力端子 101 からの受信信号が包絡線検波器 103a に入力され、その包絡線検波器 103a からの出力信号は対数増幅器 103b に入力され、対数増幅される。
対数増幅された信号は、更に、ローパスフィルタ（ LPF ）103c により、変調による振幅変動が除去され、RSSI 信号として出力される。ローパスフィルタは、変調による振幅変動の除去が目的であり、その時定数は、例えば、2 シンボル以上 10 シンボル程度以下が望ましい。尚、以下の説明及び実施例では、このローパスフィルタの時定数を、例えば、2 シンボルとする。
図１０は、受信信号の電力に対する RSSI 回路 103 の出力 RSSI 信号の電圧を示す特性図であり、横軸の受信信号電力は対数スケールであるため、RSSI の出力電圧は、受信信号電力の対数に比例する。
【０００６】
RSSI 回路 103 の出力 RSSI 信号は、A/D 変換器 104 に与えられてデジタル信号に変換され、区間平均演算回路 105 に与えられる。RSSI 信号は、例えば、時定数 2 シンボルの LPF 103c を通っているため、A/D 変換器 104 でサンプリングする周期を 2 シンボルとする。このようにサンプリングされ、デジタル信号に変換された RSSI 信号を、以下、RSSI 信号の瞬時値 r とする。
以下、A/D 変換器 104 から D/A 変換器 111 までの信号路は、デジタル信号処理によって行われ、それらの動作クロックタイミングは、全て 2 シンボルである。デジタル無線システムでは、一般的に、信号を一定データ長のフレームに区切って送受信するが、例えば、1 フレームを 40 mSec 、192 シンボルの構成とすると、2 シンボルとは、約 0.42 mSec となる。
【０００７】
区間平均演算回路 105 は、入力する RSSI 信号（ RSSI 信号の瞬時値 r ）を、数十シンボル周期以上の長い時定数（時間 tX ）で演算し、演算した結果である RSSI 信号の瞬時値 r の長区間平均 rX をゲイン制御部 110 に与える。
ゲイン制御部 110 では、入力する長区間平均 rX の値に基づいて、可変増幅器 102 の増幅率を制御するための制御信号 g を生成し、D/A 変換器 111 を介して可変増幅器 102 に与える。
可変増幅器 102 は、入力端子 101 から入力する受信信号を、D/A 変換器 111を介して入力する制御信号 g に対応する増幅率によって増幅し、増幅した信号を復調回路 112 に与える。
可変増幅器 102 から出力される信号は変調波であり、復調回路 112 はこの信号に対して周波数変換、検波、信号点判定等を行い、変調波に含まれる情報を取り出す。
【０００８】
尚、受信機が受信する受信信号はフレーム毎に区切られており、各フレームは大別して、同期データを含む制御情報部とデータ部とで構成される。例えば図６は、FDMA（ Frequency Division Multiple Access ）方式の標準規格である ARIB STD−T61 による同期バーストフレームのフレーム構造を説明するための図であり、図７は同規格の通信用チャネルのフレーム構造を説明するための図である。
図６と図７において、“ LP+R ”はリニアライザプリアンブル・ランプアップ部、“ Pb ”はプリアンブル部、“ RI ”は通信情報チャネル部、“ SW ”は同期ワードパターン部、“ PI ”はパラメータ情報チャネル部、“ G ”はガードタイム部、“ Tch ”は通信チャネル部、“ UD ”は未定義部である。それぞれの記号の下に記した数値はそれぞれの領域のビット（ bit ）数を表す。
リニアライザプリアンブル・ランプアップ部とプリアンブル部が制御情報部であり、その他がデータ部である。AGC 制御は、リニアライザプリアンブル・ランプアップ部またはプリアンブル部の一部を用いて行われる。
この図６の規格は、変調方式がπ/4 シフト QPSK（ Quaternary Phase Shift Keying ）、変調レートが 4.8 kbaud 、フレーム長が 40 msec であり、1 フレームが 192 シンボル（ 384 bit：1 シンボル＝ 2 bit ）で構成される。
【０００９】
図８は、送信パターンの一例を示す図である。図８中の“ SB0 ”と“ SB1 ”は図６に示す同期バーストのフレーム、“ TCHN ”（Nは自然数）の部分は図７に示す通信用チャネルのフレームである。図８の例では、同期バーストのフレームが 2 フレーム送信された後に、通信チャネルのフレームが N+1 個送信される。以下、図８に示す送信パターンの信号が受信機に受信される場合について説明する。
【００１０】
図３は、フレーム n からフレーム n+k まで（ n と k は整数）、受信機に信号が入力された場合に、図２のブロック図で示される AGC 回路を用い、RSSI 信号の長区間平均 rX により AGC 制御を行った場合の各部の信号波形を示すタイムチャートである。(a) は受信信号、(b) は RSSI 信号の瞬時値 r 、(c) は RSSI 信号の長区間平均 rX 、(d) は制御信号 g 、(e) は復調回路 112 の入力信号である。図３ (a) と (e) において、実際の信号は変調波であるが、包絡線だけを実線で描き変調波信号は省略している。
【００１１】
RSSI信号の区間平均 rX を用いた場合の AGC 制御の動作を、図３を用いて説明する。
図３において、図３(a) に示すように、フレーム n−1 と n+k+1 との時間内−で、受信信号としてはフレーム n 〜 n+k が入力されている。このため、受信信号が入力されないフレーム n−1 と n+k+1 では RSSI 信号の瞬時値 r が最小レベルとなり、受信信号が入力されるフレーム n 〜 n+k では RSSI 信号の瞬時値 r は、図３(b)、に示す、R、のレベルとなる。
ここで、最も単純なフレーム構造としては、フレーム n については図１１(a)に示すように、プリアンブル + データで構成され、フレーム n+1 〜 n+k の各々については図１１(b) に示すように、データのみで構成されても良い。プリアンブル、データの具体例としては、例えば、Nf = 192 シンボル、NP = 44 シンボルである。
【００１２】
図３(c) に示すように、区間平均演算回路 105 は、数十シンボル以上の長い時定数で RSSI 信号の瞬時値 r の区間平均値（即ち、時間長 tX の間の RSSI 信号の瞬時値 r の平均値）を求めているため、区間平均 rX は立ち上がりに時間がかかる。ここで、区間平均とは、検出された i 番目の瞬時値 ri（ i は任意の自然数）以前の所定の時間長 tX における瞬時値の平均値であり、瞬時値 rの検出時点毎（ここでは、2 シンボル毎）に求める。
従って、図３(d) に示すように、制御信号 g はフレーム n の先頭では最大利得となりその後徐々に減衰する。このため、図３(e) に示すように、復調回路 112 に与えられる信号は、フレーム n の先頭部分で過入力となる。
【００１３】
従って、受信信号レベルの立ち上がり時においては、AGC制御を高速に行なう必要がある。
即ち、受信信号を連続的に受信している場合は、図３の(c) 、(d) 、(e) のフレーム n の後の部分（前述の先頭部分に続く）とフレーム n＋1 〜 n＋k に示すように、変調波に含まれる振幅成分の抑圧を防止するため、RSSI 信号の長区間平均 rX で AGC 制御を低速で行う必要があるが、受信信号レベルの立ち上がり時には AGC 制御を低速で行うと、急峻なレベルの立ち上がりに追従できないため、AGC 制御を高速に行なう必要がある。
【００１４】
【発明が解決しようとする課題】
RSSI 信号は、受信信号レベルの対数に比例するため、RSSI 信号の瞬時値または短区間平均（例えば、数シンボル周期以下の時定数）を用いて AGC 制御を行えば急峻なレベル変動に追従できる。しかし、振幅が一定でない、例えば、PSK（ Phase Shift Keying ）、QAM（ Quadrature Amplitude Modulation ）等の変調方式を用いる場合には、その変調による振幅成分が RSSI 信号に含まれるため、RSSI 信号の瞬時値または短区間平均した値によって AGC 制御を行うと、変調による振幅成分を抑圧することになる。従ってこのような抑圧を防ぐため、AGC 制御は RSSI 信号の長区間平均（数十シンボル周期以上の時定数）を用いて行う必要がある。
【００１５】
尚、固定局と基地局との通信においても、伝搬路中に存在する自動車等が移動することにより、伝搬路特性が変動するため、AGC 制御が必要である。また、業務用無線や防災無線のように、移動局と基地局との通信においては、移動局の移動中に伝搬路特性や受信信号のレベルが変化するばかりでなく移動局の移動後においても移動前とで基地局との伝搬路特性や受信信号のレベルが変化する。従って、受信信号の受信を行なうたびに AGC 制御を行なう必要がある。また、受信信号は極めて短い場合があり、1 フレームのみの場合もある。そして、防災無線等においては、その 1 フレームの信号であっても重要であるため、確実に受信する必要がある。従って、必ず、確実に、受信信号の最初の 1 フレームを検出できるように AGC 制御を行なう必要がある。本発明の目的は、受信信号レベルの立ち上がり時の急峻なレベルの立ち上がりに追従できないという従来技術の欠点を除去し、受信信号の連続受信時および立ち上がり時のそれぞれにおいて、最適な AGC 制御を行いうる AGC 制御方法及びAGC 制御回路を提供することにある。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の AGC 制御方法は、デジタル無線通信に用いる受信機の AGC 回路において、受信信号の包絡線（例えば、RSSI 信号）を検出し、受信信号の立ち上がりを検出した場合には、AGC の制御を高速に行なうようにしたものである。
【００１７】
即ち、本発明の一面によれば、受信機の受信入力信号レベルに応じて、受信機の増幅器の利得を自動的に制御する方法において、受信入力信号の包絡線の瞬時値を順次所定周期で検出し、検出された瞬時値について、長区間平均値及び短区間平均値を求め、所定の瞬時値と長区間平均値との差値を求め、差値が所定のしきい値を超えた時点から第１の所定時間の経過時まで、増幅器の増幅率を長区間平均値に対応する増幅率に設定するものである。
更に、第１の所定時間経過時点及び第１の所定時間経過時点から第２の所定時間の間、増幅率を短区間平均値に対応する増幅率に設定するものである。
【００１８】
即ち、本発明の一面によれば、受信機が受信した受信信号を入力し、入力した受信信号の信号レベルに応じて、自動的に増幅率を可変して利得制御する可変増幅器を備える AGC 回路において、入力した受信信号の包絡線の瞬時値 r を検出し、検出した瞬時値 r の所定の時間長 tL の平均値である長区間平均 rL を算出し、瞬時値 r と長区間平均 rL との差信号△r（△r＝r−rL ）を算出し、差信号△r が所定のしきい値△rth を超えた場合に、差信号△r が所定のしきい値△rth を超えてから所定時間 t1 を経過してから、可変増幅器の増幅率を瞬時値 r に対応する増幅率に変更し、変更した増幅率によって所定時間 t2 の間可変増幅器を動作させ、所定時間 t2 経過後は可変増幅器の増幅率を長区間平均 rL に基づいて可変する。
【００１９】
また、本発明の AGC 制御方法の他の方法では、更に瞬時値 r の所定の時間長tSの平均値である短区間平均rSを算出し、差信号△r が所定のしきい値△rthを超えた場合に、差信号△rが所定のしきい値△rthを超えてから所定時間t1を経過してから、可変増幅器の増幅率を短区間平均rSに対応する増幅率に変更し、変更した増幅率によって所定時間t2の間可変増幅器を動作させ、所定時間t2経過後は可変増幅器の増幅率を長区間平均rLに基づいて可変する。
【００２０】
また、本発明のAGC制御方法の差信号△rが所定のしきい値△rthを超えてから所定時間t1を経過するまでの時間は、短区間平均rSが収束するのに十分な時間である。
更に、差信号△rが所定のしきい値△rthを超えてから所定時間t1と所定時間t2とを経過するまでの時間は、長区間平均rLが収束するのに十分な時間である。
また更に、本発明のAGC制御方法は、RSSI信号を検出し、検出したRSSI信号の瞬時値を受信信号の包絡線の瞬時値rとする。
【００２１】
本発明のAGC回路は、受信機が受信した受信信号を入力し、入力した受信信号の信号レベルに応じて、自動的に増幅率を可変して利得制御する可変増幅器を備えるAGC回路において、入力した受信信号の包絡線の瞬時値rを検出する検出回路と、検出した瞬時値rから、瞬時値rの所定の時間長tLの平均値である長区間平均rLを算出する長区間平均演算回路と、瞬時値rと長区間平均rLとの差信号△r（△r＝r−rL）を算出する差信号算出部と、長区間平均rLと瞬時値rとをそれぞれ入力し、いずれかを選択して出力する切替え器と、算出した差信号△rが、予め定めた所定のしきい値△rthを超えてから所定時間t1経過した場合には、切替え器の出力として瞬時値rを選択するように制御する切替え制御部と、切替え器の出力に結合し、切替え器の出力に応じて可変増幅器の増幅率を可変する信号を出力するゲイン制御部とを有し、差信号△rが予め定めた所定のしきい値△rthを超えてから所定時間t1経過した場合には、所定時間t2可変増幅器の増幅率を瞬時値rに応じて変更し、変更した増幅率によって所定時間t2の間可変増幅器を動作させ、所定時間t2以外は可変増幅器の増幅率を長区間平均rLに基づいて可変する。
【００２２】
また、本発明の別のAGC回路では、瞬時値rから、瞬時値rの所定の短区間tSの平均値である短区間平均rSを算出する短区間平均演算回路を備え、差信号△rが予め定めた所定のしきい値△rthを超えてから所定時間t1経過した場合には、所定時間t2可変増幅器の増幅率を短区間平均rSに応じて変更し、変更した増幅率によって所定時間t2の間可変増幅器を動作させ、所定時間t2以外は可変増幅器の増幅率を長区間平均rLに基づいて可変する。
【００２３】
更に、本発明の一面によれば、受信機のAGC（Automatic Gain Control）回路は、受信入力信号が印加される入力端子と、入力端子に結合される増幅器と、増幅器に結合される復調器と、受信入力端子に結合され、受信入力信号の包絡線の瞬時値を順次所定周期で検出する検出器と、検出器に結合され、瞬時値の第１の所定区間の短区間平均値を求める短区間平均演算器と、検出器に結合され、瞬時値の第２の所定区間の長区間平均値を求める長区間平均演算器と、増幅器に結合され、増幅器の利得を制御するゲイン制御器と、長区間平均演算器に結合される切替制御ユニットと、切替制御ユニットの出力に基づいて、長区間平均演算器または短区間平均演算器の出力信号をゲイン制御器に選択的に切り替えるものである。
また、切替制御ユニットは更に、検出器からの瞬時値と長区間平均演算器からの平均値との差値を求める演算器と、差値と所定のしきい値とを比較する比較器を備えるものである。
更に、ゲイン制御器は、サンプルホールド部を有し、短区間平均演算器の出力を保持するものである。
【００２４】
【発明の実施の形態】
本発明の AGC 回路の実施例をテンプ図面を参照して以下に説明する。
図１は、本発明の AGC 制御方法を実現する AGC 回路の一構成例を示すブロック図である。図２で説明した構成要素と同一の機能の構成要素には同一の番号を付した。その他、115 は長区間平均演算回路、116 は短区間平均演算回路、117 は加算器、119 は長区間平均演算回路 115 の出力と短区間平均演算回路 116 の出力等を選択的にゲイン制御部 110 に与えるスイッチ（SW）、118 は SW 119 の切り替えを行う切替制御部である。以下、図１を用いて本実施例の AGC 制御動作を説明する。尚、本発明における信号は、例えば、図６〜図８に示すようなフレーム構造の信号でも、図１１に示すような単純なフレーム構造の信号でも良い。
【００２５】
図１において、受信機が受信した受信信号が入力端子 101 を介して、可変増幅器 102 と RSSI 回路 103 に与えられ、可変増幅器 102 の出力が復調回路 112 に与えられ復調する部分の機能、及び、RSSI 回路 103 と A/D 変換器 104 、並びに、ゲイン制御部 110 と D/A 変換器 111 の機能は、従来技術と同じであるので説明を省略する。
そして、A/D 変換器 104 でデジタル信号に変換された RSSI 信号 r は、長区間平均演算回路 115 及び短区間平均演算回路 116 並びに加算器 117 の +（プラス）側入力端子に与えられる。
【００２６】
長区間平均演算回路 115 では、図２の区間平均演算回路 105 と同様に、 A/D変換器 104 から入力する RSSI 信号（ RSSI 信号の瞬時値 r ）の検出時点毎に瞬時値 r を、数十シンボル周期以上の長い時定数で演算し、RSSI 信号の瞬時値 r の長区間平均値 rL（即ち、時間長tLの間の RSSI 信号の瞬時値 r の平均値）を求めて出力する。より具体的には、長区間平均演算回路 115 は、i 番目の瞬時値 ri （ i は任意の自然数）が入力される毎に、瞬時値 ri 以前の所定の時間長 tL における瞬時値 r の平均値を長区間平均 rLi として算出する。そして、長区間平均演算回路 115 から出力された RSSI 信号 r の長区間平均rL は、SW 119 の端子 a に与えられると共に、加算器 117 の −（マイナス）側入力端子に与えられる。
【００２７】
短区間平均演算回路 116 では、A/D 変換器 104 から入力する RSSI 信号の瞬時値 r を、数シンボル周期程度の短い時定数で演算しRSSI 信号の瞬時値 r の短区間平均値 rS（即ち、時間長 tS の間の RSSI 信号の瞬時値 r の平均値）を求めて SW 119 の端子 b に与える。より具体的には、短区間演算回路 116 は、i 番目の瞬時値 ri が出力される毎に、瞬時値 ri 以前の所定の時間長 tS における瞬時値 r の平均値を短区間平均 rSi として算出する。
【００２８】
図１２は、長区間平均演算回路 115 の一構成例を示したブロック図であり、乗算器 120 、122 、加算器 121 、遅延素子 123 とで構成される。図中、r(m)は A/D 変換器 104 より出力される RSSI 信号で、上記したように、所定周期、例えば、2 シンボル毎にサンプリングされた信号であり、rL(m) は演算された長区間平均値 rL である。m はそのサンプル番号であり、a は定数で、a = 0.03とする。図１２を数式で表すと、次式のように、出力 rL(m) は r(m) に a を乗じた値と、2 シンボル前の平滑出力 rL(m-1) に ( 1-a ) を乗じたものとの和となる。尚、図中の遅延素子 123 は、1 サンプル、即ち 2 シンボルの遅延を与えるものである。
rL(m) = a・r(m) + ( 1-a )・rL(m-1)
RSSI 信号のサンプル周期が、2 シンボル、a = 0.03 の場合、長区間平均値は、120 シンボル（ 60 サンプル）で約 80 ％収束する。短区間平均演算回路 116 は、図１２に示す長区間平均演算回路 115 と同様の構成であるが、定数 a が異なっている。即ち、例えば、a を a = 0.3 としたものである。短区間平均演算回路 116 の出力 rS(m) は、SW 119 の端子 b に与えられ、出力 rS(m) は、8 シンボル（ 4 サンプル）で約 75 ％に収束する。
【００２９】
SW 119 は、切替制御部 118 からの信号に応答して、端子 d を端子 a 、b 、c のいずれかに接続する。端子 d が端子 a に接続されると、長区間平均演算回路 115 から入力する長区間平均 rL がゲイン制御部 110 に与えられ、端子 d が端子 b に接続されると、短区間平均演算回路 116 から入力する短区間平均 rS がゲイン制御部 110 に与えられる。端子 d が端子 c に接続されると、ゲイン制御部 110 は端子 d が端子 c に接続される直前のその出力を保持する。尚、SW119 の端子 c には信号を何も与えていない。
即ち、ゲイン制御部 110 は、信号が入力しない状態では、直前の入力信号（例えば、短区間平均 rS ）を保持するよう、例えば、サンプルホールド部を備えている。
【００３０】
加算器（差値算出部）117 は、A/D 変換器 104 から入力する RSSI 信号の i 番目の瞬時値 ri と、長区間平均演算回路 115 から入力する RSSI 信号の長区間平均値 rLi（即ち、瞬時値 ri 以前の所定の時間長 tL における瞬時値の平均値）との差信号△ri（△ri = r−rLi ）を算出し、算出した差値△ri を切替制御部 118 に与える。
【００３１】
切替制御部 118 は差値Δri と、予め設定したしきい値Δrthとの比較を行い、以下の判定動作(1) 、(2) 、(3) を行い、これら判定動作に従って SW 119 の接続を切替える。このときの AGC 回路の制御動作は、図５(J) に示すようなクロックタイミングで動作する。但し、AGC 回路が受信信号入力待ち状態のときは、通常、SW 119 は、端子 a が端子 d に接続している。判定動作(1)：差値Δriがしきい値Δrth を越える時点までは、SW 119 の端子 a を端子 d へ接続し、長区間平均回路 115 より出力される長区間平均値 rLi をゲイン制御部 110 に与える。（低速処理）。差値Δri がしきい値Δrth を超えた時点から所定の時間 t1 経過した時点で、スイッチ 119 の端子 b を端子 d に接続し、短区間平均回路 116 から出力される短区間平均値 rSiをゲイン制御部 110 に与え、その値 rSi によってゲイン制御部 110 の状態をプリセットする（高速処理の開始）。判定動作(2)：短区間平均値 rSi によってゲイン制御部 110 の状態をプリセットした後、次の動作クロックタイミングに、スイッチ 119 の端子 c を端子 dに接続し、ゲイン制御部 110 の状態を保持する（高速処理）。判定動作(3)：差値Δri がしきい値Δrth を越えた時点から所定の時間 t1+t2経過した時点で、スイッチ 119 の端子 a を端子 d へ接続し、長区間平均演算回路 115 より出力される長区間平均値 rL をゲイン制御部 110 に与える（低速処理）。ここで、所定の時間 t1+t2 は、長区間平均演算回路 115 が演算を始めて、演算が収束して、長区間平均値 rL が収束するまでの時間である。尚、長区間平均演算回路 115 と短区間平均演算回路 116 は、常に、入力される RSSI 信号の瞬時値 r 毎に動作クロックタイミングで応答して動作して長区間平均値 rL と短区間平均値 rS とをそれぞれ算出及び出力している。ゲイン制御部 110 は、SW 119 から、長区間平均値 rLまたは短区間平均値 rS が与えられる場合には、与えられた値により制御信号 g を演算して出力している。一方、スイッチ 119 の端子 c と端子 d が接続された場合には、直前に算出した制御信号 g の値を保持し、出力する。
【００３２】
ゲイン制御部 110 から出力される制御信号 g は、D/A 変換器 111 を介してアナログ信号に変換され、可変増幅器 102 の制御端子に与えられ、公知の方法で可変増幅器 102 の増幅率を制御する。
可変増幅器 102 は、D/A 変換器 111 から与えられる制御信号の値に応じて増幅率を変えて、入力端子 101 から入力する受信信号を増幅し、増幅した信号を復調回路 112 に与える。
【００３３】
図４は、図３と同様に、フレーム n からフレーム n+k まで（ n と k は整数）受信機に信号が受信された場合に、図１に示した AGC 回路によって AGC 制御を行った場合の信号動作を示すタイムチャートである。また、図５は、図４のフレーム n の先頭から数十シンボル周期の期間を拡大して描いたタイムチャートである。以下、図４と図５を用いて、図１に示す AGC 回路の動作を説明する。図４と図５においては、図３と同様に、(a) は受信信号、(b) は RSSI 信号の瞬時値r 、(c) は RSSI の長区間平均 rL 、(d) は RSSI 信号の短区間平均 rS 、(e) は差値△r（△r = r − rL ）、(f) は制御信号 g 、(g) は復調回路 112 の入力信号、(h) は切替制御部 118 による SW 119 の制御状態、(i) はゲイン制御部 110 への入力信号である。また、図５(j) は動作クロックタイミングである。同様に、(a) と(g) において、実際の信号は変調波であるが、包絡線だけを実線で描き変調波信号は省略している。
図４と図５においては、フレーム n とフレーム n+k までの信号を受信しており、図４と図５の (b) に示すように、RSSI 信号の瞬時値 r はフレーム n からフレーム n+k までレベル R となり、その他のフレームでは最小レベル R0 となる。尚、図５においては、フレーム n+k+2 においても信号を受信している。
【００３４】
長区間平均演算回路 115 により演算される RSSI 信号の長区間平均 rL は、図４と図５の (c) に示すように、数十シンボル周期の時定数で長区間平均を行っているため、立ち上がりに数十シンボル周期かかる。
RSSI 信号の瞬時値 r と長区間平均 rL との差信号△r （ = r−rL ）は、図４と図５の (e) に示すように、立ち上がり時間の異なる２つの信号の差を取っているため、受信信号レベルの立ち上がり時に正の値を示し、立ち下がり時に負の値を示す。
【００３５】
図１に示す AGC 回路は、差信号△r のこのような特性を利用して受信信号レベルの立ち上がりを検出し、最適な AGC 制御方法を選択する。即ち、受信信号を連続的に受信している時には RSSI 信号の長区間平均 rL による AGC 制御を行い、受信信号の立ち上がり時には短区間平均 rS による AGC制御 を行なう。
【００３６】
図を参照して AGC 動作を詳細に説明する。
図５において、RSSI 信号の受信が開始されて、フレーム n で信号が受信された時点 400 の直後まで（区間 401 ）は、長区間平均値 rL により AGC 制御を行なっている。ここで、上記のように、i 番目の瞬時値 ri（i は任意の自然数）が入力された時点の長区間平均値 rLi は、瞬時値 ri 以前の所定の時間長 tLにおける瞬時値 r の平均値であるため、フレーム n が受信される時点 400 までの長区間平均値 rLi は R0 であり、時点 400 以後は徐々に増加する（図５(c) 参照）。従って、差値△r（ = r − rL ）はフレーム n が時点 400 まで 0 であり、その後、徐々に増加する（図５(e) 参照）。
【００３７】
差値△r が予め設定したしきい値△rth を超え（時点 402 ）、更に規定の時間 t1 経過する時点 403 までは、SW 119 の端子 d は端子 b と接続され、RSSI信号の長区間平均値 rL により AGC 制御が行なわれる。従って、ゲイン制御部 110 への入力信号は図５(i) に示すように時点 400 から時点 403 までは長区間平均値 rL に従って徐々に増加し、従って、復調回路 112 への入力信号は図５(g) のように変化する。
差値△r が予め設定したしきい値△rth を超えた時点 402 から規定の時間 t1を経過する時点 403 において、SW 119 の端子 d は端子 b に接続され、制御信号 g の値を短区間平均 rS に基づいた値にプリセットする。プリセット後は、規定の時間 t2 の間（図中 RSSI 信号の長区間平均値により AGC 制御を再開する時点 404 まで）制御信号 g の値を固定し（ SW 119 の端子 d を端子 c に接続）、時点 404 において長区間平均 rL による AGC 制御（ SW 119 の端子 d
を端子 a に接続）に戻る。
【００３８】
ここで、受信信号入力後、差値△r が所定のしきい値△rth を超えてから所定時間 t1 を経過するまでの時間は、短区間平均値 rs が、収束するのに充分な時間である。
更に、受信信号入力後、差値△r が所定のしきい値△rth を超えてから所定時間 t1 と所定時間 t2 とを経過するまでの時間は、長区間平均値 rL が、収束するのに充分な時間である。
このように、フレーム n の受信信号を受信後、情報を含まない区間内で、差値△r が所定のしきい値△rth を超えて短区間平均値 rs が安定した時点 403 で、短区間平均値 rs に基づき制御信号 g をプリセットして AGC 制御し、その後、長区間平均値 rL が安定した時点 404 で、長区間平均値 rL に基づく AGC 制御に切り替えている。
従って、受信信号レベルの立ち上がり時には、フレーム内の情報を含まない区間で AGC 制御を高速に行う。また、受信信号を連続的に受信している状態では、変調波に含まれる振幅成分の抑圧を防止するために、RSSI 信号の長区間平均で AGC の制御を低速に行う。これにより、受信状態によって適切な AGC 制御方法を選択することができる。
尚、フレーム n+k では信号を受信した後、次のフレーム n+k+1 で信号を受信せず、更に次のフレーム n+k+2 で信号を受信した場合について図５を参照している。この場合、フレーム n の終了時点 405 からフレーム n+k+2 おける時点 408 間（即ち、差値△r がしきい値△rth を超え（時点 407 ）、更に規定の時間 t1 経過する時点）までは SW 119 の端子 d は端子 a に接続されたままであり、時点 408 において、SW 119 の端子 d は端子 b に切り替えられ、制御信号 g の値を短区間平均値 rS に基づいた値にプリセットする。
【００３９】
この高速処理は、AGC 制御が完了（復調回路 112 の入力信号（図５(g) の振幅が収束））した後、受信フレーム中の伝送情報を含まない通信方式に固有の定められたデータの区間（受信フレーム中の情報を含まない区間、例えば、図６、７のリニアライザプリアンブル・ランプアップ部、プリアンブル）が終了するまでの間に行なうと受信しようとする情報に無駄がなくなる。即ち、図５のフレーム n 内の情報を含まない区間内で、AGC 制御と高速処理を行なう。このため、高速処理のための短区間平均 rS を求めるときの時定数（平均値をとる時間長 tS ）は、受信フレーム中の情報を含まない区間の時間長から、AGC 制御に必要な時間（制御信号 g をプリセットしてから復調回路 112 の入力信号（図５(g) ）の振幅が収束するまでの時間）と高速処理に必要な時間を差し引いた時間より短い時間に設定する必要がある。この例を更に、図６によって説明する。
【００４０】
図６に示す同期バーストのフレームの場合、フレームの先頭でリニアライザプリアンブル・ランプアップ（ LR＋R ）とプリアンブル（ Pb ）を受信する。
図６の規格では、リニアライザプリアンブル・ランプアップ（ LR＋R ）は送信機側から出力してもしなくてもよいことになっているため、受信信号に含まれているか否か不定であり、また、プリアンブル（ Pb ）は固定のパターンが 44 シンボル含まれている。これら２つは、いずれも伝達したい情報が含まれていないが、場合によってはプリアンブル（ Pb ）だけが受信されることになる。以下、受信フレーム中の情報を含まない区間として、プリアンブル（ Pb ）だけが受信される状態を考える。
【００４１】
制御信号 g をプリセットしてから、復調回路 112 の入力信号の振幅が収束するまでの約 6 シンボル周期かかり、更に高速処理に約 15 シンボル周期必要である。従って、図６の同期バーストのフレームにおいては、プリアンブル期間は 44 シンボル（ 88 ビット）であるため、短区間平均の時定数は 23 シンボル周期より小さい必要がある。即ち、短区間平均値が収束するのに十分な時間は 23 シンボル周期より小さい必要がある。
また、既に述べたように、RSSI 信号には変調による振幅成分が含まれており、伝送される情報により RSSI 信号のレベルが変化する。RSSI 信号の長区間平均 rL に従って AGC 制御を行なう場合、変調による振幅成分の抑圧を防ぐため、長区間平均 rL の時定数（平均値をとる時間長 tL ）は数十シンボル周期以上にする必要がある。
【００４２】
従って、信号の受信が始まった直後から、図５(e) の差値△r がしきい値△rth に達して（図中 402 の時点）、それから時間t1を経過するまでの時間は、短区間平均 rS が収束するのに十分な時間 tS （ tS ＜“信号の受信が始まった直後から時点 402 までに至る時間 ＋t1 ”）に設定する。また信号の受信が始まった直後から、図中の時点 403 に達し、更に時間t2を経過するまでの時間は、長区間平均 rL が収束するのに十分な時間 tL （ tL ＜“信号の受信が始まった直後から時点 402 までに至る時間 t1＋t2 ”）を設定する。図５(e) の差信号△r がしきい値△rth に達するまでの時間は、1 乃至 2 シンボル周期程度であり、例えば、短区間平均の時定数を 6 シンボル周期、長区間平均の時定数を 30シンボル周期に設定した場合、時間 t1 は 5 シンボル周期、時間 t2 は 24 シンボル周期に設定する。
このように、上述の実施例によれば、RSSI 信号の瞬時値 r と長区間平均 rL との差信号△r=r−rL をしきい値△rth と比較することにより、受信信号レベルの立ち上がりを検出でき、受信信号レベルの立ち上がり時においても、急峻な受信信号レベルの立ち上がりに AGC 制御を追従させることができる。
【００４３】
上述の実施例では、受信信号の立ち上がり時には、RSSI 信号を数シンボル周期程度の時定数で演算して短区間平均値を算出し、短区間平均値が安定した時点で短区間平均値により制御信号 g をプリセットした。しかし、本発明においては、短区間平均演算回路 116 を用いず、SW 119 の端子 b も直接 A/D 変換器 104 に接続しても良い。この場合、切替制御部 118 は、差値△r がしきい値△rth に達した時点（即ち、立ち上がりを検出した時点）SW 119 の端子 d を端子 aから端子 b に切り替え、RSSI 信号の瞬時値 r により制御信号 g をプリセットし、その直後に端子 d を端子 b に切り替える。また、制御信号 g のプリセット後、時間 t1+t2 経過後に SW 119 の端子 d を端子 c から端子 a に切り替えるえ、RSSI 信号の長区間平均値 rL に従って AGC 制御を行うようにする。
【００４４】
また、上述の実施例の判定動作（２）では、SW 119 に信号を何も与えない端子 c を設け、端子 c と端子 d とを接続することによって、入力信号が入らない状態にしたが、これ以外にも、切替制御部 118 からの信号によって SW 119 の接続を切断する手段であれば、何でも良いことは自明である。更に、別の方法として、判定動作（２）の場合は、ゲイン制御部 110 からの制御信号 g を可変増幅器 102 に与えないように、例えば切断して、直前に設定された可変増幅器 102 の増幅率を維持するようにしてもよい。
【００４５】
また、図１の実施例において、長区間平均演算回路 115 、短区間平均演算回路 116 、加算器 117 、切替制御部 118 、SW 119 、ゲイン制御部 110 をマイコン、例えば、DSP により処理するようにしても良い。図１３は、そのように構成した本発明の AGC 回路の別の実施例の構成を示すブロック図であり、図１の構成要素 115 〜 119 の機能をマイコン、例えば、DSP 200 で実現するものである。
【００４６】
マイコン 200 の処理動作を図１４のフローチャートで説明する。図１４は本発明の一実施例のマイコン処理動作の一例を示すフローチャートである。まず、ステップ 140 では、A/D 変換器 104 から入力される最新の瞬時値 riに対応する長区間平均値 rLi 、短区間平均値 rSi を求める。次いで、瞬時値 ri と長区間平均値 rLi との差値△r （△r = ri - rLi ）を算出し（ステップ 142 ）、差値△ri が所定のしきい値△rth を超えたかどうか判定し（ステップ 144 ）、超えた場合は、ステップ 150 に進み、超えていない場合にはステップ 146 に進む。ステップ 146 においては、i を 1 だけ更新してステップ 140 に戻る。ステップ 150 においては、差値△ri がしきい値△rth を超えてから所定時間 t1 経過するまでは、制御信号 g の値を最新の長区間平均値 rLi に基づいた値とする。次いで、ステップ 152 において、所定時間 t1 経過後に、制御信号 g の値を最新の短区間平均値 rSi に基づいた値にプリセットし、その値を保持する。次いで、ステップ 154 において、所定時間 t1経過後、更に所定時間 t2 経過した後は、制御信号 g の値を最新の長区間平均 rLi に基づいた値とする。その後、処理はステップ 140 に戻る。また、図１の実施例において、切替制御部 118 のみをマイコン、例えば、DSPにより処理するようにしても良い。
【００４７】
【発明の効果】
以上のように本発明によれば、受信信号レベルを検出することにより、受信信号レベルの立ち上がり時には AGC 制御を高速に引き込み、受信信号を連続的に受信している場合には、変調波に含まれる振幅成分の抑圧を防止するため、 RSSI 信号の長区間平均で AGC の制御を低速で行う。これにより受信状態によって適切な AGC 制御方法を選択できる。
【図面の簡単な説明】
【図１】 本発明の AGC 回路の一実施例の構成を示すブロック図。
【図２】 従来の AGC 回路の構成例を示すブロック図。
【図３】 従来の AGC 回路の信号波形を示すタイムチャート。
【図４】 本発明の AGC 回路の動作を示すタイムチャート。
【図５】 図４のフレーム n の先頭から数十シンボル周期の期間を拡大して描いたタイムチャート。
【図６】 同期バーストフレームのフレーム構造を説明するための図。
【図７】 通信用チャネルのフレーム構造を説明するための図。
【図８】 送信パターンの一例を示す図。
【図９】 RSSI 回路の一例の詳細を示したブロック図。
【図１０】 受信信号の電力に対する RSSI 回路 103 の出力 RSSI 信号の電圧を示す特性図。
【図１１】 簡単なフレーム構造を説明するための図。
【図１２】 本発明の長区間平均演算回路の一構成例を示したブロック図
【図１３】 本発明の AGC 回路の別の実施例の構成を示すブロック図。
【図１４】 本発明の一実施例のマイコン処理動作の一例を示すフローチャート。
【符号の説明】
101：入力端子、 102：可変増幅器、 103：RSSI回路、 104：A/D変換器、 105：長区間平均演算回路、 106：短区間平均演算回路、 107：加算器、 108：切替制御部、 109：SW、 110：ゲイン制御部、 111：D/A変換器、 112：復調回路。
Claims (4)
- 受信信号レベルに応じて増幅器の増幅率を変更する AGC 制御方法において、
前記受信信号の包絡線の瞬時値を順次所定周期で検出し、
第１の時定数で前記瞬時値の第１の平均値を求め、
前記第１の時定数よりも短い第２の時定数で前記瞬時値の第２の平均値を求め、
前記瞬時値と前記第１の平均値との差値を求め、
前記差値が所定のしきい値を超えない場合には、前記増幅率を前記第１の平均値に対応する増幅率に設定し、前記差値が所定のしきい値を超えた場合は、該超えた時点から第１の所定時間の経過時より、当該第１の所定時間経過時点以降の第２の所定時間の間、前記増幅率を前記第２の平均値に対応する増幅率に設定することを特徴とするAGC制御方法。 - 請求項１に記載のAGC制御方法において、
前記受信信号を包絡線検波して対数増幅した後、フィルタにより変調による振幅変動を除去して得た RSSI 信号の瞬時値を、前記受信信号の包絡線の瞬時値とすることを特徴とするAGC制御方法。 - 受信信号レベルに応じて増幅器の増幅率を変更する AGC 回路において、
前記受信信号の包絡線の瞬時値を順次所定周期で検出する検出手段と、
第１の時定数で前記瞬時値の第１の平均値を求める第１の平均値算出手段と、
前記第１の時定数よりも短い第２の時定数で前記瞬時値の第２の平均値を求める第２の平均値算出手段と、
前記第１の平均値と前記瞬時値との差値を求める差値算出手段と、
前記差値が所定のしきい値を超えない場合には、前記増幅率を前記第１の平均値に対応する増幅率に設定し、前記差値が所定のしきい値を超えた場合は、該超えた時点から第１の所定時間の経過時より、当該第１の所定時間経過時点以降の第２の所定時間の間、前記増幅率を前記第２の平均値に対応する増幅率に設定する切替設定手段と、
を備えることを特徴とするAGC回路。 - 請求項３に記載のAGC回路において、
前記瞬時値検出手段は、前記受信信号を包絡線検波して出力する包絡線検波器と、前記包絡線検波器の出力を対数増幅して出力する対数増幅器と、前記増幅器の出力から変調による振幅変動を除去して RSSI 信号を出力するフィルタと、前記フィルタの出力を前記所定周期でサンプリングする A/D 変換器とから構成されることを特徴とするAGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193770A JP4171191B2 (ja) | 2000-06-26 | 2001-06-26 | Ａｇｃ制御方法及びａｇｃ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190504 | 2000-06-26 | ||
| JP2000-190504 | 2000-06-26 | ||
| JP2001193770A JP4171191B2 (ja) | 2000-06-26 | 2001-06-26 | Ａｇｃ制御方法及びａｇｃ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006112705A Division JP4422116B2 (ja) | 2000-06-26 | 2006-04-14 | Ａｇｃ制御方法及びａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084153A JP2002084153A (ja) | 2002-03-22 |
| JP4171191B2 true JP4171191B2 (ja) | 2008-10-22 |
Family
ID=26594625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001193770A Expired - Fee Related JP4171191B2 (ja) | 2000-06-26 | 2001-06-26 | Ａｇｃ制御方法及びａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4171191B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572536B2 (ja) * | 2003-12-25 | 2010-11-04 | 横河電機株式会社 | サンプリング式測定装置 |
| JP4549218B2 (ja) * | 2005-04-08 | 2010-09-22 | 株式会社リコー | Ｒｓｓｉ整形処理方法および無線ｌａｎ装置 |
| JP2007266853A (ja) * | 2006-03-28 | 2007-10-11 | Japan Radio Co Ltd | 自動利得制御装置 |
| JP4921235B2 (ja) | 2007-04-27 | 2012-04-25 | ルネサスエレクトロニクス株式会社 | 送信機およびそれに使用するためのｒｆ送信信号処理回路および送信機の動作方法 |
| JP5283746B2 (ja) * | 2011-12-21 | 2013-09-04 | ルネサスエレクトロニクス株式会社 | 送信機およびそれに使用するためのｒｆ送信信号処理回路 |
| JP6307840B2 (ja) * | 2013-11-07 | 2018-04-11 | セイコーエプソン株式会社 | 検出装置、センサー、電子機器及び移動体 |
| US11943019B2 (en) * | 2021-12-03 | 2024-03-26 | Qorvo Us, Inc. | Low-power multi-antenna synchronization |
-
2001
- 2001-06-26 JP JP2001193770A patent/JP4171191B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002084153A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7149263B2 (en) | AGC method and circuit for digital radio receiver | |
| US7386285B2 (en) | Automatic gain control adaptive for plural modulation schemes | |
| US20020141517A1 (en) | Automatic gain control method, automatic gain control processor, and demodulator | |
| JP4422116B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| KR20030067687A (ko) | 무선 수신기 | |
| WO1999063674A1 (fr) | Emetteur radio et procede de communication radio | |
| EP1427102A1 (en) | Apparatus and method for compensating gain of automatic gain controller | |
| JP4171191B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JP3454882B2 (ja) | 無線受信装置 | |
| JP3715606B2 (ja) | 無線通信機及びその制御方法 | |
| JP2002290177A (ja) | 受信装置および自動利得制御方法 | |
| JP3586267B2 (ja) | 自動利得制御回路 | |
| US6985514B2 (en) | Automatic gain control circuit and method for direct sequence spread spectrum receiver | |
| US7054395B2 (en) | Automatic gain control for digital demodulation apparatus | |
| EP1296449B1 (en) | Automatic gain control | |
| JPH1056343A (ja) | ディジタルａｇｃ方式 | |
| JP4243474B2 (ja) | 自動利得制御装置及び利得制御方法 | |
| JP4250003B2 (ja) | Ａｇｃ回路 | |
| CN115102612B (zh) | 增益控制方法、装置、增益控制器及信号接收端 | |
| JPH10200353A (ja) | バーストａｇｃ回路およびバーストａｇｃ制御方法 | |
| JP2004194355A (ja) | 自動利得制御回路 | |
| JP4489321B2 (ja) | デジタル復調装置 | |
| JP2003218651A (ja) | 自動利得制御装置 | |
| JPH0832383A (ja) | 自動利得制御装置 | |
| JP3885625B2 (ja) | 自動受信利得制御方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |