JP4243474B2 - 自動利得制御装置及び利得制御方法 - Google Patents
自動利得制御装置及び利得制御方法 Download PDFInfo
- Publication number
- JP4243474B2 JP4243474B2 JP2002337209A JP2002337209A JP4243474B2 JP 4243474 B2 JP4243474 B2 JP 4243474B2 JP 2002337209 A JP2002337209 A JP 2002337209A JP 2002337209 A JP2002337209 A JP 2002337209A JP 4243474 B2 JP4243474 B2 JP 4243474B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- control signal
- signal
- digital
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000008859 change Effects 0.000 claims description 24
- 230000004069 differentiation Effects 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001276 controlling effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、閉ループ制御回路によって制御される電圧制御増幅器を備える自動利得制御装置と、この自動利得制御装置を備える受信装置と、閉ループ回路によって、受信装置の利得を制御する利得制御方法とに関する。
【０００２】
【従来の技術】
自動利得制御（automatic gain control：ＡＧＣ）回路において、増幅器の利得は、閉ループ制御回路によって調整（regulate）される。利得は、増幅器の出力信号の振幅が所定の基準振幅に略等しくなるように制御される。閉ループ制御回路は、増幅器の出力信号の振幅の基準振幅からのずれ（deviation）を対応する利得制御信号に変換する。
【０００３】
自動利得制御装置については、２０００年、アトランタ州、ノーブルパブリッシングコーポレーション（Noble Publishing Corporation）発行、ケー・マククランニング（K.McClaning）及びティー・ビト（T.Vito）著、「ラジオ受信機設計（Radio receiver design）」等にも開示されている。
【０００４】
従来のデジタル自動利得制御（automatic gain control：以下、ＡＧＣという。）回路又はループ制御回路の構成を図３に示す。アンテナ１は、高周波信号２を受信し、この高周波信号２をダウンコンバータ３に供給する。ダウンコンバータ３は、高周波信号２を中間周波数信号（以下、ＩＦ信号という。）４に変換して、電圧制御増幅器（voltage controlled amplifier：以下、ＶＣＡという。）５に供給する。このＩＦ信号４は、自動利得制御の対象となる信号である。ＶＣＡ５は、アナログ利得制御信号６に基づいて、その出力信号７の振幅を制御する。ＶＣＡ５の出力信号７は、アナログ／デジタル変換器（analog-digital converter：以下、Ａ／Ｄ変換器という。）８に供給され、Ａ／Ｄ変換器８は、ＶＣＡ５の出力信号７をサンプリングしてデジタル信号に変換し、利得が制御されたデジタルＩＦ信号９を生成する。デジタルＩＦ信号９は、受信機内の後段の、例えば同相信号及び直交信号（ＩＱ信号）生成回路、復調器等の信号処理回路１０に供給される。
【０００５】
デジタルＩＦ信号９に基づいて、アナログ利得制御信号６を生成するＡＧＣループは、ＡＧＣループの帯域幅を制御するデジタル制御回路を備える。デジタル制御回路は、ＡＧＣループの立上り（attack）時定数、ホールド（hold）時間及び立下り（decay）時定数を別々に制御することができる。
【０００６】
図３に示すデジタル制御回路は、絶対値判定器１１を備え、絶対値判定器１１は、デジタルＩＦ信号９の振幅を判定し、この振幅を示す振幅信号１２を生成する。振幅信号１２は、常に正の符号を有する。加算器１３は、ＶＣＡ５の出力信号７に対応した振幅信号１２から所定の基準振幅信号１４を減算する。この減算により、加算器１３は、振幅信号１２の基準振幅信号１４からのずれ（deviation）を示す誤差信号１５を生成する。誤差信号１５は、デジタルローパスフィルタ１６によりフィルタリングされ、これによりデジタル利得制御信号１７が生成される。時定数制御回路１９は、デジタルＩＦ信号９の振幅信号１２に基づいてデジタルローパスフィルタの時定数１８を生成し、デジタルローパスフィルタ１６に供給する。時定数１８は、誤差信号１５に基づいて、デジタル利得制御信号１７をどの程度の速さで変更するかを決定するために使用される。時定数１８をＶＣＡ５の出力信号７の振幅を示す振幅信号１２の関数として決定する方法は、本願出願人と同一の出願人による欧州特許出願第０１１２２９７９号「自動利得制御（Automatic Gain Control）」に開示されており、この出願は、参照により本願に援用される。
【０００７】
【発明が解決しようとする課題】
デジタル／アナログ変換器（digital-analog converter：以下、Ｄ／Ａ変換器という。）２０は、デジタル利得制御信号１７をアナログ利得制御信号６に変換する。アナログ利得制御信号６は、アナログローパスフィルタ２１によりフィルタリングされた後、ＶＣＡ５に供給される。
【０００８】
このように、ＡＧＣループ全体には、２つのローパスフィルタ１６、２１が設けられている。デジタルローパスフィルタ１６は、ＡＧＣループをデジタル制御するために必要である。一方、アナログローパスフィルタ２１は、例えばＤ／Ａ変換器２０において生じるアナログ利得制御信号６の歪みを低減するために必要である。アナログ利得制御信号６が歪んでいると、復調信号に歪みが生じる。アナログローパスフィルタ２１の通過帯域を狭く、すなわちカットオフ周波数を低くすることにより、このような歪みを低減できるが、一方、これにより、ＡＧＣループが不安定になることがある。また、アナログローパスフィルタ２１の通過帯域を広く、すなわちカットオフ周波数を高くすると、高速で安定したＡＧＣループを実現できるが、これにより、Ｄ／Ａ変換器２０において生じる歪みがＶＣＡ５の出力信号７に悪影響を与えることがある。
【０００９】
Ｄ／Ａ変換器２０は、アナログ利得制御信号６、すなわちＶＣＡ５の制御電圧に歪みを生じさせる。歪みには、主に、グリッチ歪み（glitch distortions）と、Ｄ／Ａ変換器２０のステップにより生じる歪みの２種類の歪みがある。
【００１０】
グリッチ歪みは、比較的小さく、主に高い周波数のエネルギであり、アナログローパスフィルタ２１によって容易に抑圧することができる。
【００１１】
一方、Ｄ／Ａ変換器２０の分解能の制限に起因するＤ／Ａ変換器２０の出力信号の歪みは、より深刻である。
【００１２】
ＶＣＡ５に供給されるアナログ利得制御信号６を図４に示す。例えばＲＣフィルタとして実現されるアナログローパスフィルタ２１の時定数τに応じて、ＶＣＡ５に供給されるアナログ利得制御信号６の遷移速度は、Ｄ／Ａ変換器２０の２つの出力レベル間で、速くなったり遅くなったりする。この具体例では、Ｄ／Ａ変換器２０の出力レベルは、０と、０．５と、１である。
【００１３】
受信機の入力信号に応じて、アナログ利得制御信号６の遷移、及びそれによる受信機の入力信号の利得の遷移は、復調信号に歪みを生じさせる。デジタル周波数変調（frequency modulation：以下、ＦＭという。）受信機の場合、利得の変化が速いと、ＦＭ復調信号に歪みが生じる。ＦＭ信号自体は、振幅の歪みの影響は受けないが、チャンネル選択フィルタがＦＭ信号の振幅の歪みを位相の歪みに変換し、このＦＭ信号の位相の歪みによって、ＦＭ復調信号に歪みが生じる。
【００１４】
これらの歪みを回避するために、アナログ利得制御信号６の利得の変化は、可能な限り円滑で遅い方が望ましい。これは、３段階の出力レベルではなく、例えば４８段階といった、分解能が高いＤ／Ａ変換器２０によってＶＣＡ５を制御することによって、実現することができる。この解決法は、コストがかかり、したがって、望ましくない。この他、アナログローパスフィルタ２１の時定数を大きくするという方法もある。図４は、時定数τが大きいほど、ＶＣＡ５に供給されるアナログ利得制御信号６がより円滑になることを示している。
【００１５】
ところで、アナログローパスフィルタ２１の時定数τを大きくすると、特にＡＧＣループの立上り時間を短くしなければならない場合に、ＡＧＣループが不安定になるという問題がある。ＡＧＣループを所謂ＰＩＤ（比例（proportional）、微分（differential）、積分（integrational））制御とすることにより、この問題を軽減できるが、Ｄ／Ａ変換器２０の出力信号の微分成分（differential part）を得るには、Ｄ／Ａ変換器２０いダイナミックレンジを広くしなければならない。
【００１６】
さらに、アナログローパスフィルタ２１の時定数τを切り換える方法もある。この方法は、本発明も利用する方法である。例えば、アナログローパスフィルタ２１の時定数τを、Ｄ／Ａ変換器２０の出力信号の微分成分によって制御する。ＶＣＡ５に供給されるアナログ利得制御信号６の変化が速い場合、アナログローパスフィルタ２１の時定数τを小さくする。この制御は、利得変化が遅いときに、ＶＣＡ５の入力信号の歪みを小さくし、ＡＧＣループの応答時間を速くする組合せである。
【００１７】
アナログローパスフィルタ２１の時定数τの切換は、例えばＲＣローパスフィルタ（抵抗器−コンデンサフィルタ）の抵抗器を切り換えることにより実現できる。
【００１８】
しかしながら、このような切換は、利得制御されたデジタルＩＦ信号９、すなわちＡＧＣループの出力信号の微分成分に基づいて行われ、常に十分な結果が得られるとは限らない。ＡＧＣループの出力信号の微分成分が大きい（high）場合、アナログローパスフィルタ２１の時定数τは小さくなる。ＡＧＣループの出力信号の微分成分が小さくなる（low）と、時定数τは大きくなる。図５に示すように、この制御は、不安定（critical）である。図５は、Ａ／Ｄ変換器８から出力される利得制御されたデジタルＩＦ信号９を示している。ＡＧＣループの入力信号は、一定の振幅を有する正弦波信号である。時刻ｔ＝０において、受信機の電源が投入されると、ＡＧＣループは利得を下げる。時刻ｔ＝４．５ｍｓにおいて、正弦波信号の振幅は、２０ｄＢ大きくされる。これにより、ＡＧＣループは、非常に高速に利得を低下させる。この間、低いアナログ時定数τが選択される。ＡＧＣループが変化のない制御信号を出力しないように、時刻ｔ＝５ｍｓから、時定数τは大きくされる。この結果、ＡＧＣループの応答時間は、比較的長く、ここでは、正弦波信号の振幅が２０ｄＢ大きくされた後、出力信号が所望のレベルである０．３７５に制御されるまでに１５ｍｓ以上の時間がかかる。
【００１９】
そこで、本発明は上述の課題に鑑みてなされたものであり、本発明の目的は、自動利得制御ループの追従性を向上させることができる自動利得制御装置、受信装置、利得制御方法及びコンピュータプログラム製品を提供することである。
【００２０】
【課題を解決するための手段】
上述の課題を解決するために、本発明に係る自動利得制御装置は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、時定数を通常使用される時定数より小さい時定数に切り換えることにより、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するホールド回路とを備える。
【００２１】
本発明に係る自動利得制御装置は、好ましくは、自動利得制御ループのアナログ入力信号と、アナログ利得制御信号とが入力され、アナログ利得制御信号に基づいて増幅された自動利得制御ループのアナログ入力信号に等しいアナログ出力信号を出力する電圧制御増幅器と、アナログ出力信号が供給され、アナログ出力信号をデジタル出力信号に変換するアナログ／デジタル変換器と、デジタル出力信号に基づいて、デジタル利得制御信号を生成するデジタル制御回路と、デジタル利得制御信号が供給され、デジタル利得制御信号をアナログ利得制御信号に変換し、アナログ利得制御信号を、切換可能なローパスフィルタを介して電圧制御増幅器に供給するデジタル／アナログ変換器とを備える。
【００２２】
これに代えて、又はこれに加えて、本発明に係る自動利得制御装置は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなった場合、切換可能なローパスフィルタの時定数を小さな時定数に切り換える切換制御信号を生成し、ホールド回路を介して、切換制御信号を切換可能なローパスフィルタに供給する切換制御回路を備える。
【００２３】
切換制御回路は、好ましくは、利得制御信号が供給され、利得制御信号を微分する微分回路と、微分回路により微分された利得制御信号が供給され、微分された利得制御信号の振幅が所定の閾値より大きい場合、ホールド回路を介して、切換制御信号を切換可能なローパスフィルタに供給する閾値判定器とを備える。
【００２４】
さらに、これに代えて、又はこれに加えて、切換可能なローパスフィルタは、２つ以上の所定の閾値に応じて、３つ以上の時定数を切り換える。
【００２５】
また、上述の課題を解決するために、本発明に係る受信装置は、上述の自動利得制御装置を備える。
【００２６】
本発明に係る受信装置は、例えば、デジタルラジオモンデアル（Digital Radio Mondiale：ＤＲＭ）、デジタルオーディオ放送（Digital Audio Broadcasting：ＤＡＢ）、周波数変調放送、振幅変調放送及びＩＳＤＢ−Ｔｎ放送のうちの１つの規格に基づくラジオ放送信号を受信する。
【００２７】
また、上述の課題を解決するために、本発明に係る利得制御方法は、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタを備える受信装置用の自動利得制御ループの利得を制御する利得制御方法において、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、切換可能なローパスフィルタの時定数を通常使用される時定数より小さい時定数に切り換えるステップと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するステップとを有する。
【００２８】
本発明に係る利得制御方法は、好ましくは、アナログ利得制御信号に基づいて増幅された自動利得制御ループのアナログ入力信号に等しいアナログ出力信号を生成するステップと、アナログ出力信号をデジタル出力信号に変換するステップと、デジタル出力信号に基づいて、デジタル利得制御信号を生成するステップと、デジタル利得制御信号をアナログ利得制御信号に変換し、アナログ利得制御信号を、切換可能なローパスフィルタを介して電圧制御増幅器に供給するステップとを有する。
【００２９】
これに代えて、又はこれに加えて、本発明に係る利得制御方法は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなった場合、切換可能なローパスフィルタの時定数を小さな時定数に切り換える切換制御信号を生成し、自動利得制御信号の変化が所定の閾値以下となった後、所定時間、切換制御信号を切換可能なローパスフィルタに供給するステップを有する。
【００３０】
さらに、これに代えて、又はこれに加えて、本発明に係る利得制御方法において、切換可能なローパスフィルタは、２つ以上の所定の閾値に応じて、３つ以上の時定数を切り換えるものであってもよい。
【００３１】
また、上述の課題を解決するために、本発明に係るコンピュータプログラム製品は、コンピュータ、デジタルシグナルプロセッサ等により実行されて、上述の利得制御方法を実行するコンピュータプログラムを備える。
【００３２】
本発明に基づいて、自動利得制御ループにホールド回路を挿入することにより、自動利得制御ループの追従性（tracking）が著しく向上する。このホールド回路は、自動利得制御ループの出力信号の微分部が小さくなったのち、所定時間、時定数τを小さな値にホールドする。ホールドカウンタは、自動利得制御ループの出力信号により始動される。
【００３３】
【発明の実施の形態】
以下、本発明に係る自動利得制御装置及び利得制御方法について、図面を参照して詳細に説明する。
【００３４】
図１は、本発明を適用した自動利得制御（automatic gain control：以下、ＡＧＣという。）ループの具体的な構成を示すブロック図である。なお、従来の図１に示すＡＧＣループの構成要素と同じ構成要素には同じ符号を付している。本発明に基づくＡＧＣループは、従来の図３に示すＡＧＣループに加えて、デジタル利得制御信号１７が供給され、微分された利得制御信号が所定の閾値より大きくなった場合、切換可能なローパスフィルタの時定数τを小さな値に切り換える切換制御信号をアナログローパスフィルタ２１に供給する後述の切換制御回路を備える。また、本発明に基づくこのＡＧＣループは、例えばサンプル及びホールド回路２４を備える。
【００３５】
具体的には、アンテナ１は、高周波信号２を受信し、この高周波信号２をダウンコンバータ３に供給する。ダウンコンバータ３は、高周波信号２を中間周波数信号（以下、ＩＦ信号という。）４に変換して、電圧制御増幅器（voltage controlled amplifier：以下、ＶＣＡという。）５に供給する。このＩＦ信号４は、自動利得制御の対象となる信号である。ＶＣＡ５は、アナログ利得制御信号６に基づいて、その出力信号７の振幅を制御する。ＶＣＡ５の出力信号７は、アナログ／デジタル変換器（analog-digital converter：以下、Ａ／Ｄ変換器という。）８に供給され、Ａ／Ｄ変換器８は、ＶＣＡ５の出力信号７をサンプリングしてデジタル信号に変換し、利得が制御されたデジタルＩＦ信号９を生成する。デジタルＩＦ信号９は、受信機内の後段の、例えば同相信号及び直交信号（ＩＱ信号）生成回路、復調器等の信号処理回路１０に供給される。
【００３６】
デジタルＩＦ信号９に基づいて、アナログ利得制御信号６を生成するＡＧＣループは、ＡＧＣループの帯域幅を制御するデジタル制御回路を備える。デジタル制御回路は、ＡＧＣループの立上り（attack）時定数、ホールド（hold）時間及び立下り（decay）時定数を別々に制御することができる。
【００３７】
デジタル制御回路は、図１に示すように、絶対値判定器１１を備え、絶対値判定器１１は、デジタルＩＦ信号９の振幅を判定し、この振幅を示す振幅信号１２を生成する。振幅信号１２は、常に正の符号を有する。加算器１３は、ＶＣＡ５の出力信号７に対応した振幅信号１２から所定の基準振幅信号１４を減算する。この減算により、加算器１３は、振幅信号１２の基準振幅信号１４からのずれ（deviation）を示す誤差信号１５を生成する。誤差信号１５は、デジタルローパスフィルタ１６によりフィルタリングされ、これによりデジタル利得制御信号１７が生成される。このデジタル利得制御信号１７は、Ｄ／Ａ変換器２０及び切換制御回路に供給される。時定数制御回路１９は、デジタルＩＦ信号９の振幅信号１２に基づいてデジタルローパスフィルタの時定数１８を生成し、デジタルローパスフィルタ１６に供給する。時定数１８は、誤差信号１５に基づいて、デジタル利得制御信号１７をどの程度の速さで変更するかを決定するために使用される。時定数１８をＶＣＡ５の出力信号７の振幅を示す振幅信号１２の関数として決定する方法は、本願出願人と同一の出願人による欧州特許出願第０１１２２９７９号「自動利得制御（Automatic Gain Control）」に開示されており、この出願は、参照により本願に援用される。
【００３８】
デジタル／アナログ変換器（digital-analog converter：以下、Ｄ／Ａ変換器という。）２０は、デジタルローパスフィルタ１６から供給されるデジタル利得制御信号１７をアナログ利得制御信号６に変換する。アナログ利得制御信号６は、アナログローパスフィルタ２１によりフィルタリングされた後、ＶＣＡ５に供給される。
【００３９】
切換制御回路は、図１に示すように、デジタルローパスフィルタ１６からのデジタル利得制御信号１７を微分する微分回路２２と、微分回路２２からの微分信号の振幅と所定の閾値とを比較する閾値判定器２３とを備える。微分回路２２は、デジタルローパスフィルタ１６から供給されるデジタル利得制御信号１７を微分して、得られる微分信号を閾値判定器２３に供給する。この微分信号は、デジタル利得制御信号１７、すなわち基準振幅信号１４に対するデジタルＩＦ信号９の誤差である誤差信号１５を微分したものであり、デジタルＩＦ信号９の変化を表している。閾値判定器２３は、微分回路２２から出力される微分信号の振幅と所定の閾値とを比較する。この閾値判定器２３における比較の結果に基づいて、微分信号が所定の閾値より大きくなった場合、切換可能なアナログローパスフィルタ２１の時定数τを小さな値に切り換える切換制御信号をサンプル及びホールド回路２４に供給する。サンプル及びホールド回路２４は、この時定数τを小さな値に切り換える切換制御信号をホールドするとともに、アナログローパスフィルタ２１に供給する。そして、サンプル及びホールド回路２４は、切換制御信号が小さな時定数τへの切換を指示しなくなった後も、切換制御信号を所定時間保持し、すなわち所定時間、切り換えられた時定数をホールドする。すなわち、サンプル及びホールド回路２４は、上述のように小さな時定数が選択されると、小さな時定数を所定時間ホールドする。
【００４０】
ここで、切換可能なアナログローパスフィルタ２１の時定数は、３つ以上の値に切り換えてもよく、これにより、２つ以上の所定の閾値に基づく切換を行うことができる。この変形例においては、サンプル及びホールド回路２４は、上述の具体例と同様、より小さい時定数を所定時間ホールドした後に、より大きい時定数に切り換える。
【００４１】
このサンプル及びホールド回路２４により、ＡＧＣループを高速且つ正確に追従させることができるとともに、利得制御されたＡ／Ｄ変換器８への入力信号の歪みを抑えることができる。
【００４２】
図２は、図１に示す、サンプル及びホールド回路２４を備えるＡＧＣループに図５における実験と同様の入力信号を入力した場合のＤ／Ａ変換器５の出力信号を示す図である。従来のＡＧＣループに比べ、本発明に基づくＡＧＣループの応答時間は、非常に短く、ここでは、正弦波信号の振幅が２０ｄＢ大きくされた後、出力信号が所望のレベルである０．３７５に制御されるまでの時間が約２ｍｓに短縮されている。
【００４３】
上述したＡＧＣループは、受信装置、例えばデジタルラジオモンデアル（Digital Radio Mondiale：ＤＲＭ）、デジタルオーディオ放送（Digital Audio Broadcasting：ＤＡＢ）、周波数変調放送、振幅変調放送及びＩＳＤＢ−Ｔｎ放送のうちの１つの規格に基づくラジオ放送信号を受信する受信装置に用いられる。
【００４４】
なお、本発明は、上述した実施例に限定されるものではなく、デジタル制御回路、切換制御回路等をコンピュータ又はデジタルシグナルプロセッサで構成し、上述した利得制御をコンピュータプログラムで実行するようにしてもよい。
【００４５】
【発明の効果】
以上のように、本発明に係る自動利得制御装置は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、時定数を通常使用される時定数より小さい時定数に切り換えることにより、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するホールド回路とを備える。これにより、自動利得制御ループの追従性を著しく向上させることができる。
【００４６】
また、本発明に係る利得制御方法は、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタを備える受信装置用の自動利得制御ループの利得を制御する利得制御方法において、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、切換可能なローパスフィルタの時定数を通常使用される時定数より小さい時定数に切り換えるステップと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するステップとを有する。これにより、自動利得制御ループの追従性を著しく向上させることができる。
【図面の簡単な説明】
【図１】本発明を適用したＡＧＣループの構成を示すブロック図である。
【図２】ＡＧＣループの入力信号を２０ｄＢ変化させた場合の図１に示すＡＧＣループの出力信号を示す図である。
【図３】従来のＡＧＣループの構成を示すブロック図である。
【図４】異なる出力レベルに関して、アナログ利得制御信号をフィルタリングするために使用されるアナログフィルタの異なる時定数τと、ＶＣＡに入力される異なるアナログ利得制御信号との関係を示す図である。
【図５】ＡＧＣループの入力信号を２０ｄＢ変化させた場合の図３に示す従来のＡＧＣループの出力信号を示す図である。
【符号の説明】
１ アンテナ、３ ダウンコンバータ、５ 電圧制御増幅器、８ Ａ／Ｄ変換器、１０ 信号処理回路、１１ 絶対値判定器、１３ 加算器、１６ デジタルローパスフィルタ、１９ 時定数制御回路、２０ Ｄ／Ａ変換器、２１ アナログローパスフィルタ、２２ 微分回路、２３ 閾値判定器、２４ サンプル及びホールド回路
【発明の属する技術分野】
本発明は、閉ループ制御回路によって制御される電圧制御増幅器を備える自動利得制御装置と、この自動利得制御装置を備える受信装置と、閉ループ回路によって、受信装置の利得を制御する利得制御方法とに関する。
【０００２】
【従来の技術】
自動利得制御（automatic gain control：ＡＧＣ）回路において、増幅器の利得は、閉ループ制御回路によって調整（regulate）される。利得は、増幅器の出力信号の振幅が所定の基準振幅に略等しくなるように制御される。閉ループ制御回路は、増幅器の出力信号の振幅の基準振幅からのずれ（deviation）を対応する利得制御信号に変換する。
【０００３】
自動利得制御装置については、２０００年、アトランタ州、ノーブルパブリッシングコーポレーション（Noble Publishing Corporation）発行、ケー・マククランニング（K.McClaning）及びティー・ビト（T.Vito）著、「ラジオ受信機設計（Radio receiver design）」等にも開示されている。
【０００４】
従来のデジタル自動利得制御（automatic gain control：以下、ＡＧＣという。）回路又はループ制御回路の構成を図３に示す。アンテナ１は、高周波信号２を受信し、この高周波信号２をダウンコンバータ３に供給する。ダウンコンバータ３は、高周波信号２を中間周波数信号（以下、ＩＦ信号という。）４に変換して、電圧制御増幅器（voltage controlled amplifier：以下、ＶＣＡという。）５に供給する。このＩＦ信号４は、自動利得制御の対象となる信号である。ＶＣＡ５は、アナログ利得制御信号６に基づいて、その出力信号７の振幅を制御する。ＶＣＡ５の出力信号７は、アナログ／デジタル変換器（analog-digital converter：以下、Ａ／Ｄ変換器という。）８に供給され、Ａ／Ｄ変換器８は、ＶＣＡ５の出力信号７をサンプリングしてデジタル信号に変換し、利得が制御されたデジタルＩＦ信号９を生成する。デジタルＩＦ信号９は、受信機内の後段の、例えば同相信号及び直交信号（ＩＱ信号）生成回路、復調器等の信号処理回路１０に供給される。
【０００５】
デジタルＩＦ信号９に基づいて、アナログ利得制御信号６を生成するＡＧＣループは、ＡＧＣループの帯域幅を制御するデジタル制御回路を備える。デジタル制御回路は、ＡＧＣループの立上り（attack）時定数、ホールド（hold）時間及び立下り（decay）時定数を別々に制御することができる。
【０００６】
図３に示すデジタル制御回路は、絶対値判定器１１を備え、絶対値判定器１１は、デジタルＩＦ信号９の振幅を判定し、この振幅を示す振幅信号１２を生成する。振幅信号１２は、常に正の符号を有する。加算器１３は、ＶＣＡ５の出力信号７に対応した振幅信号１２から所定の基準振幅信号１４を減算する。この減算により、加算器１３は、振幅信号１２の基準振幅信号１４からのずれ（deviation）を示す誤差信号１５を生成する。誤差信号１５は、デジタルローパスフィルタ１６によりフィルタリングされ、これによりデジタル利得制御信号１７が生成される。時定数制御回路１９は、デジタルＩＦ信号９の振幅信号１２に基づいてデジタルローパスフィルタの時定数１８を生成し、デジタルローパスフィルタ１６に供給する。時定数１８は、誤差信号１５に基づいて、デジタル利得制御信号１７をどの程度の速さで変更するかを決定するために使用される。時定数１８をＶＣＡ５の出力信号７の振幅を示す振幅信号１２の関数として決定する方法は、本願出願人と同一の出願人による欧州特許出願第０１１２２９７９号「自動利得制御（Automatic Gain Control）」に開示されており、この出願は、参照により本願に援用される。
【０００７】
【発明が解決しようとする課題】
デジタル／アナログ変換器（digital-analog converter：以下、Ｄ／Ａ変換器という。）２０は、デジタル利得制御信号１７をアナログ利得制御信号６に変換する。アナログ利得制御信号６は、アナログローパスフィルタ２１によりフィルタリングされた後、ＶＣＡ５に供給される。
【０００８】
このように、ＡＧＣループ全体には、２つのローパスフィルタ１６、２１が設けられている。デジタルローパスフィルタ１６は、ＡＧＣループをデジタル制御するために必要である。一方、アナログローパスフィルタ２１は、例えばＤ／Ａ変換器２０において生じるアナログ利得制御信号６の歪みを低減するために必要である。アナログ利得制御信号６が歪んでいると、復調信号に歪みが生じる。アナログローパスフィルタ２１の通過帯域を狭く、すなわちカットオフ周波数を低くすることにより、このような歪みを低減できるが、一方、これにより、ＡＧＣループが不安定になることがある。また、アナログローパスフィルタ２１の通過帯域を広く、すなわちカットオフ周波数を高くすると、高速で安定したＡＧＣループを実現できるが、これにより、Ｄ／Ａ変換器２０において生じる歪みがＶＣＡ５の出力信号７に悪影響を与えることがある。
【０００９】
Ｄ／Ａ変換器２０は、アナログ利得制御信号６、すなわちＶＣＡ５の制御電圧に歪みを生じさせる。歪みには、主に、グリッチ歪み（glitch distortions）と、Ｄ／Ａ変換器２０のステップにより生じる歪みの２種類の歪みがある。
【００１０】
グリッチ歪みは、比較的小さく、主に高い周波数のエネルギであり、アナログローパスフィルタ２１によって容易に抑圧することができる。
【００１１】
一方、Ｄ／Ａ変換器２０の分解能の制限に起因するＤ／Ａ変換器２０の出力信号の歪みは、より深刻である。
【００１２】
ＶＣＡ５に供給されるアナログ利得制御信号６を図４に示す。例えばＲＣフィルタとして実現されるアナログローパスフィルタ２１の時定数τに応じて、ＶＣＡ５に供給されるアナログ利得制御信号６の遷移速度は、Ｄ／Ａ変換器２０の２つの出力レベル間で、速くなったり遅くなったりする。この具体例では、Ｄ／Ａ変換器２０の出力レベルは、０と、０．５と、１である。
【００１３】
受信機の入力信号に応じて、アナログ利得制御信号６の遷移、及びそれによる受信機の入力信号の利得の遷移は、復調信号に歪みを生じさせる。デジタル周波数変調（frequency modulation：以下、ＦＭという。）受信機の場合、利得の変化が速いと、ＦＭ復調信号に歪みが生じる。ＦＭ信号自体は、振幅の歪みの影響は受けないが、チャンネル選択フィルタがＦＭ信号の振幅の歪みを位相の歪みに変換し、このＦＭ信号の位相の歪みによって、ＦＭ復調信号に歪みが生じる。
【００１４】
これらの歪みを回避するために、アナログ利得制御信号６の利得の変化は、可能な限り円滑で遅い方が望ましい。これは、３段階の出力レベルではなく、例えば４８段階といった、分解能が高いＤ／Ａ変換器２０によってＶＣＡ５を制御することによって、実現することができる。この解決法は、コストがかかり、したがって、望ましくない。この他、アナログローパスフィルタ２１の時定数を大きくするという方法もある。図４は、時定数τが大きいほど、ＶＣＡ５に供給されるアナログ利得制御信号６がより円滑になることを示している。
【００１５】
ところで、アナログローパスフィルタ２１の時定数τを大きくすると、特にＡＧＣループの立上り時間を短くしなければならない場合に、ＡＧＣループが不安定になるという問題がある。ＡＧＣループを所謂ＰＩＤ（比例（proportional）、微分（differential）、積分（integrational））制御とすることにより、この問題を軽減できるが、Ｄ／Ａ変換器２０の出力信号の微分成分（differential part）を得るには、Ｄ／Ａ変換器２０いダイナミックレンジを広くしなければならない。
【００１６】
さらに、アナログローパスフィルタ２１の時定数τを切り換える方法もある。この方法は、本発明も利用する方法である。例えば、アナログローパスフィルタ２１の時定数τを、Ｄ／Ａ変換器２０の出力信号の微分成分によって制御する。ＶＣＡ５に供給されるアナログ利得制御信号６の変化が速い場合、アナログローパスフィルタ２１の時定数τを小さくする。この制御は、利得変化が遅いときに、ＶＣＡ５の入力信号の歪みを小さくし、ＡＧＣループの応答時間を速くする組合せである。
【００１７】
アナログローパスフィルタ２１の時定数τの切換は、例えばＲＣローパスフィルタ（抵抗器−コンデンサフィルタ）の抵抗器を切り換えることにより実現できる。
【００１８】
しかしながら、このような切換は、利得制御されたデジタルＩＦ信号９、すなわちＡＧＣループの出力信号の微分成分に基づいて行われ、常に十分な結果が得られるとは限らない。ＡＧＣループの出力信号の微分成分が大きい（high）場合、アナログローパスフィルタ２１の時定数τは小さくなる。ＡＧＣループの出力信号の微分成分が小さくなる（low）と、時定数τは大きくなる。図５に示すように、この制御は、不安定（critical）である。図５は、Ａ／Ｄ変換器８から出力される利得制御されたデジタルＩＦ信号９を示している。ＡＧＣループの入力信号は、一定の振幅を有する正弦波信号である。時刻ｔ＝０において、受信機の電源が投入されると、ＡＧＣループは利得を下げる。時刻ｔ＝４．５ｍｓにおいて、正弦波信号の振幅は、２０ｄＢ大きくされる。これにより、ＡＧＣループは、非常に高速に利得を低下させる。この間、低いアナログ時定数τが選択される。ＡＧＣループが変化のない制御信号を出力しないように、時刻ｔ＝５ｍｓから、時定数τは大きくされる。この結果、ＡＧＣループの応答時間は、比較的長く、ここでは、正弦波信号の振幅が２０ｄＢ大きくされた後、出力信号が所望のレベルである０．３７５に制御されるまでに１５ｍｓ以上の時間がかかる。
【００１９】
そこで、本発明は上述の課題に鑑みてなされたものであり、本発明の目的は、自動利得制御ループの追従性を向上させることができる自動利得制御装置、受信装置、利得制御方法及びコンピュータプログラム製品を提供することである。
【００２０】
【課題を解決するための手段】
上述の課題を解決するために、本発明に係る自動利得制御装置は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、時定数を通常使用される時定数より小さい時定数に切り換えることにより、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するホールド回路とを備える。
【００２１】
本発明に係る自動利得制御装置は、好ましくは、自動利得制御ループのアナログ入力信号と、アナログ利得制御信号とが入力され、アナログ利得制御信号に基づいて増幅された自動利得制御ループのアナログ入力信号に等しいアナログ出力信号を出力する電圧制御増幅器と、アナログ出力信号が供給され、アナログ出力信号をデジタル出力信号に変換するアナログ／デジタル変換器と、デジタル出力信号に基づいて、デジタル利得制御信号を生成するデジタル制御回路と、デジタル利得制御信号が供給され、デジタル利得制御信号をアナログ利得制御信号に変換し、アナログ利得制御信号を、切換可能なローパスフィルタを介して電圧制御増幅器に供給するデジタル／アナログ変換器とを備える。
【００２２】
これに代えて、又はこれに加えて、本発明に係る自動利得制御装置は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなった場合、切換可能なローパスフィルタの時定数を小さな時定数に切り換える切換制御信号を生成し、ホールド回路を介して、切換制御信号を切換可能なローパスフィルタに供給する切換制御回路を備える。
【００２３】
切換制御回路は、好ましくは、利得制御信号が供給され、利得制御信号を微分する微分回路と、微分回路により微分された利得制御信号が供給され、微分された利得制御信号の振幅が所定の閾値より大きい場合、ホールド回路を介して、切換制御信号を切換可能なローパスフィルタに供給する閾値判定器とを備える。
【００２４】
さらに、これに代えて、又はこれに加えて、切換可能なローパスフィルタは、２つ以上の所定の閾値に応じて、３つ以上の時定数を切り換える。
【００２５】
また、上述の課題を解決するために、本発明に係る受信装置は、上述の自動利得制御装置を備える。
【００２６】
本発明に係る受信装置は、例えば、デジタルラジオモンデアル（Digital Radio Mondiale：ＤＲＭ）、デジタルオーディオ放送（Digital Audio Broadcasting：ＤＡＢ）、周波数変調放送、振幅変調放送及びＩＳＤＢ−Ｔｎ放送のうちの１つの規格に基づくラジオ放送信号を受信する。
【００２７】
また、上述の課題を解決するために、本発明に係る利得制御方法は、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタを備える受信装置用の自動利得制御ループの利得を制御する利得制御方法において、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、切換可能なローパスフィルタの時定数を通常使用される時定数より小さい時定数に切り換えるステップと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するステップとを有する。
【００２８】
本発明に係る利得制御方法は、好ましくは、アナログ利得制御信号に基づいて増幅された自動利得制御ループのアナログ入力信号に等しいアナログ出力信号を生成するステップと、アナログ出力信号をデジタル出力信号に変換するステップと、デジタル出力信号に基づいて、デジタル利得制御信号を生成するステップと、デジタル利得制御信号をアナログ利得制御信号に変換し、アナログ利得制御信号を、切換可能なローパスフィルタを介して電圧制御増幅器に供給するステップとを有する。
【００２９】
これに代えて、又はこれに加えて、本発明に係る利得制御方法は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなった場合、切換可能なローパスフィルタの時定数を小さな時定数に切り換える切換制御信号を生成し、自動利得制御信号の変化が所定の閾値以下となった後、所定時間、切換制御信号を切換可能なローパスフィルタに供給するステップを有する。
【００３０】
さらに、これに代えて、又はこれに加えて、本発明に係る利得制御方法において、切換可能なローパスフィルタは、２つ以上の所定の閾値に応じて、３つ以上の時定数を切り換えるものであってもよい。
【００３１】
また、上述の課題を解決するために、本発明に係るコンピュータプログラム製品は、コンピュータ、デジタルシグナルプロセッサ等により実行されて、上述の利得制御方法を実行するコンピュータプログラムを備える。
【００３２】
本発明に基づいて、自動利得制御ループにホールド回路を挿入することにより、自動利得制御ループの追従性（tracking）が著しく向上する。このホールド回路は、自動利得制御ループの出力信号の微分部が小さくなったのち、所定時間、時定数τを小さな値にホールドする。ホールドカウンタは、自動利得制御ループの出力信号により始動される。
【００３３】
【発明の実施の形態】
以下、本発明に係る自動利得制御装置及び利得制御方法について、図面を参照して詳細に説明する。
【００３４】
図１は、本発明を適用した自動利得制御（automatic gain control：以下、ＡＧＣという。）ループの具体的な構成を示すブロック図である。なお、従来の図１に示すＡＧＣループの構成要素と同じ構成要素には同じ符号を付している。本発明に基づくＡＧＣループは、従来の図３に示すＡＧＣループに加えて、デジタル利得制御信号１７が供給され、微分された利得制御信号が所定の閾値より大きくなった場合、切換可能なローパスフィルタの時定数τを小さな値に切り換える切換制御信号をアナログローパスフィルタ２１に供給する後述の切換制御回路を備える。また、本発明に基づくこのＡＧＣループは、例えばサンプル及びホールド回路２４を備える。
【００３５】
具体的には、アンテナ１は、高周波信号２を受信し、この高周波信号２をダウンコンバータ３に供給する。ダウンコンバータ３は、高周波信号２を中間周波数信号（以下、ＩＦ信号という。）４に変換して、電圧制御増幅器（voltage controlled amplifier：以下、ＶＣＡという。）５に供給する。このＩＦ信号４は、自動利得制御の対象となる信号である。ＶＣＡ５は、アナログ利得制御信号６に基づいて、その出力信号７の振幅を制御する。ＶＣＡ５の出力信号７は、アナログ／デジタル変換器（analog-digital converter：以下、Ａ／Ｄ変換器という。）８に供給され、Ａ／Ｄ変換器８は、ＶＣＡ５の出力信号７をサンプリングしてデジタル信号に変換し、利得が制御されたデジタルＩＦ信号９を生成する。デジタルＩＦ信号９は、受信機内の後段の、例えば同相信号及び直交信号（ＩＱ信号）生成回路、復調器等の信号処理回路１０に供給される。
【００３６】
デジタルＩＦ信号９に基づいて、アナログ利得制御信号６を生成するＡＧＣループは、ＡＧＣループの帯域幅を制御するデジタル制御回路を備える。デジタル制御回路は、ＡＧＣループの立上り（attack）時定数、ホールド（hold）時間及び立下り（decay）時定数を別々に制御することができる。
【００３７】
デジタル制御回路は、図１に示すように、絶対値判定器１１を備え、絶対値判定器１１は、デジタルＩＦ信号９の振幅を判定し、この振幅を示す振幅信号１２を生成する。振幅信号１２は、常に正の符号を有する。加算器１３は、ＶＣＡ５の出力信号７に対応した振幅信号１２から所定の基準振幅信号１４を減算する。この減算により、加算器１３は、振幅信号１２の基準振幅信号１４からのずれ（deviation）を示す誤差信号１５を生成する。誤差信号１５は、デジタルローパスフィルタ１６によりフィルタリングされ、これによりデジタル利得制御信号１７が生成される。このデジタル利得制御信号１７は、Ｄ／Ａ変換器２０及び切換制御回路に供給される。時定数制御回路１９は、デジタルＩＦ信号９の振幅信号１２に基づいてデジタルローパスフィルタの時定数１８を生成し、デジタルローパスフィルタ１６に供給する。時定数１８は、誤差信号１５に基づいて、デジタル利得制御信号１７をどの程度の速さで変更するかを決定するために使用される。時定数１８をＶＣＡ５の出力信号７の振幅を示す振幅信号１２の関数として決定する方法は、本願出願人と同一の出願人による欧州特許出願第０１１２２９７９号「自動利得制御（Automatic Gain Control）」に開示されており、この出願は、参照により本願に援用される。
【００３８】
デジタル／アナログ変換器（digital-analog converter：以下、Ｄ／Ａ変換器という。）２０は、デジタルローパスフィルタ１６から供給されるデジタル利得制御信号１７をアナログ利得制御信号６に変換する。アナログ利得制御信号６は、アナログローパスフィルタ２１によりフィルタリングされた後、ＶＣＡ５に供給される。
【００３９】
切換制御回路は、図１に示すように、デジタルローパスフィルタ１６からのデジタル利得制御信号１７を微分する微分回路２２と、微分回路２２からの微分信号の振幅と所定の閾値とを比較する閾値判定器２３とを備える。微分回路２２は、デジタルローパスフィルタ１６から供給されるデジタル利得制御信号１７を微分して、得られる微分信号を閾値判定器２３に供給する。この微分信号は、デジタル利得制御信号１７、すなわち基準振幅信号１４に対するデジタルＩＦ信号９の誤差である誤差信号１５を微分したものであり、デジタルＩＦ信号９の変化を表している。閾値判定器２３は、微分回路２２から出力される微分信号の振幅と所定の閾値とを比較する。この閾値判定器２３における比較の結果に基づいて、微分信号が所定の閾値より大きくなった場合、切換可能なアナログローパスフィルタ２１の時定数τを小さな値に切り換える切換制御信号をサンプル及びホールド回路２４に供給する。サンプル及びホールド回路２４は、この時定数τを小さな値に切り換える切換制御信号をホールドするとともに、アナログローパスフィルタ２１に供給する。そして、サンプル及びホールド回路２４は、切換制御信号が小さな時定数τへの切換を指示しなくなった後も、切換制御信号を所定時間保持し、すなわち所定時間、切り換えられた時定数をホールドする。すなわち、サンプル及びホールド回路２４は、上述のように小さな時定数が選択されると、小さな時定数を所定時間ホールドする。
【００４０】
ここで、切換可能なアナログローパスフィルタ２１の時定数は、３つ以上の値に切り換えてもよく、これにより、２つ以上の所定の閾値に基づく切換を行うことができる。この変形例においては、サンプル及びホールド回路２４は、上述の具体例と同様、より小さい時定数を所定時間ホールドした後に、より大きい時定数に切り換える。
【００４１】
このサンプル及びホールド回路２４により、ＡＧＣループを高速且つ正確に追従させることができるとともに、利得制御されたＡ／Ｄ変換器８への入力信号の歪みを抑えることができる。
【００４２】
図２は、図１に示す、サンプル及びホールド回路２４を備えるＡＧＣループに図５における実験と同様の入力信号を入力した場合のＤ／Ａ変換器５の出力信号を示す図である。従来のＡＧＣループに比べ、本発明に基づくＡＧＣループの応答時間は、非常に短く、ここでは、正弦波信号の振幅が２０ｄＢ大きくされた後、出力信号が所望のレベルである０．３７５に制御されるまでの時間が約２ｍｓに短縮されている。
【００４３】
上述したＡＧＣループは、受信装置、例えばデジタルラジオモンデアル（Digital Radio Mondiale：ＤＲＭ）、デジタルオーディオ放送（Digital Audio Broadcasting：ＤＡＢ）、周波数変調放送、振幅変調放送及びＩＳＤＢ−Ｔｎ放送のうちの１つの規格に基づくラジオ放送信号を受信する受信装置に用いられる。
【００４４】
なお、本発明は、上述した実施例に限定されるものではなく、デジタル制御回路、切換制御回路等をコンピュータ又はデジタルシグナルプロセッサで構成し、上述した利得制御をコンピュータプログラムで実行するようにしてもよい。
【００４５】
【発明の効果】
以上のように、本発明に係る自動利得制御装置は、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、時定数を通常使用される時定数より小さい時定数に切り換えることにより、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するホールド回路とを備える。これにより、自動利得制御ループの追従性を著しく向上させることができる。
【００４６】
また、本発明に係る利得制御方法は、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタを備える受信装置用の自動利得制御ループの利得を制御する利得制御方法において、自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、切換可能なローパスフィルタの時定数を通常使用される時定数より小さい時定数に切り換えるステップと、自動利得制御信号の変化が所定の閾値以下となった後、切換可能なローパスフィルタが小さい時定数を所定時間使用するようローパスフィルタを制御するステップとを有する。これにより、自動利得制御ループの追従性を著しく向上させることができる。
【図面の簡単な説明】
【図１】本発明を適用したＡＧＣループの構成を示すブロック図である。
【図２】ＡＧＣループの入力信号を２０ｄＢ変化させた場合の図１に示すＡＧＣループの出力信号を示す図である。
【図３】従来のＡＧＣループの構成を示すブロック図である。
【図４】異なる出力レベルに関して、アナログ利得制御信号をフィルタリングするために使用されるアナログフィルタの異なる時定数τと、ＶＣＡに入力される異なるアナログ利得制御信号との関係を示す図である。
【図５】ＡＧＣループの入力信号を２０ｄＢ変化させた場合の図３に示す従来のＡＧＣループの出力信号を示す図である。
【符号の説明】
１ アンテナ、３ ダウンコンバータ、５ 電圧制御増幅器、８ Ａ／Ｄ変換器、１０ 信号処理回路、１１ 絶対値判定器、１３ 加算器、１６ デジタルローパスフィルタ、１９ 時定数制御回路、２０ Ｄ／Ａ変換器、２１ アナログローパスフィルタ、２２ 微分回路、２３ 閾値判定器、２４ サンプル及びホールド回路
Claims (12)
- 自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、時定数を通常使用される時定数より小さい時定数に切り換えることにより、アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタと、
上記自動利得制御信号の変化が上記所定の閾値以下となった後、上記切換可能なローパスフィルタが上記小さい時定数を所定時間使用するよう該ローパスフィルタを制御するホールド回路とを備える無線受信機用の自動利得制御装置。 - 上記自動利得制御ループのアナログ入力信号と、上記アナログ利得制御信号とが入力され、該アナログ利得制御信号に基づいて増幅された上記自動利得制御ループのアナログ入力信号に等しいアナログ出力信号を出力する電圧制御増幅器と、
上記アナログ出力信号が供給され、該アナログ出力信号をデジタル出力信号に変換するアナログ／デジタル変換器と、
上記デジタル出力信号に基づいて、デジタル利得制御信号を生成するデジタル制御回路と、
上記デジタル利得制御信号が供給され、該デジタル利得制御信号をアナログ利得制御信号に変換し、該アナログ利得制御信号を、上記切換可能なローパスフィルタを介して上記電圧制御増幅器に供給するデジタル／アナログ変換器とを備える請求項１記載の自動利得制御装置。 - 上記自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなった場合、上記切換可能なローパスフィルタの時定数を上記小さな時定数に切り換える切換制御信号を生成し、上記ホールド回路を介して、該切換制御信号を上記切換可能なローパスフィルタに供給する切換制御回路を備える請求項１又は２記載の自動利得制御装置。
- 上記切換制御回路は、上記利得制御信号が供給され、該利得制御信号を微分する微分回路と、上記微分回路により微分された利得制御信号が供給され、該微分された利得制御信号の振幅が所定の閾値より大きい場合、上記ホールド回路を介して、上記切換制御信号を上記切換可能なローパスフィルタに供給する閾値判定器とを備える請求項３記載の自動利得制御装置。
- 上記切換可能なローパスフィルタは、２つ以上の所定の閾値に応じて、３つ以上の時定数を切り換えることを特徴とする請求項１乃至４いずれか１項記載の自動利得制御装置。
- 請求項１乃至５いずれか１項記載の自動利得制御装置を備える受信装置。
- 上記受信装置は、デジタルラジオモンデアル（Digital
RadioMondiale：ＤＲＭ）、デジタルオーディオ放送（Digital Audio Broadcasting：ＤＡＢ）、周波数変調放送、振幅変調放送及びＩＳＤＢ−Ｔｎ放送のうちの１つの規格に基づくラジオ放送信号を受信することを特徴とする請求項６記載の受信装置。 - アナログ利得制御信号の歪みを低減する切換可能なローパスフィルタを備える受信装置用の自動利得制御ループの利得を制御する利得制御方法において、
自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなったとき、上記切換可能なローパスフィルタの時定数を通常使用される時定数より小さい時定数に切り換えるステップと、
上記自動利得制御信号の変化が上記所定の閾値以下となった後、上記切換可能なローパスフィルタが上記小さい時定数を所定時間使用するよう該ローパスフィルタを制御するステップとを有する利得制御方法。 - 上記アナログ利得制御信号に基づいて増幅された上記自動利得制御ループのアナログ入力信号に等しいアナログ出力信号を生成するステップと、
上記アナログ出力信号をデジタル出力信号に変換するステップと、
上記デジタル出力信号に基づいて、デジタル利得制御信号を生成するステップと、
上記デジタル利得制御信号をアナログ利得制御信号に変換し、該アナログ利得制御信号を、上記切換可能なローパスフィルタを介して上記電圧制御増幅器に供給するステップとを有する請求項８記載の利得制御方法。 - 自動利得制御ループの利得制御信号の変化が所定の閾値より大きくなった場合、上記切換可能なローパスフィルタの時定数を上記小さな時定数に切り換える切換制御信号を生成し、上記自動利得制御信号の変化が上記所定の閾値以下となった後、所定時間、該切換制御信号を上記切換可能なローパスフィルタに供給するステップを有する請求項８又は９記載の利得制御方法。
- 上記切換可能なローパスフィルタは、２つ以上の所定の閾値に応じて、３つ以上の時定数を切り換えることを特徴とする請求項８乃至１０いずれか１項記載の利得制御方法。
- コンピュータ又はデジタルシグナルプロセッサにより実行されて、請求項８乃至１１いずれか１項記載の利得制御方法を実行するコンピュータプログラム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01127362A EP1315292B1 (en) | 2001-11-21 | 2001-11-21 | Digital controlled AGC |
| EP01127362.0 | 2001-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198292A JP2003198292A (ja) | 2003-07-11 |
| JP4243474B2 true JP4243474B2 (ja) | 2009-03-25 |
Family
ID=8179269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337209A Expired - Fee Related JP4243474B2 (ja) | 2001-11-21 | 2002-11-20 | 自動利得制御装置及び利得制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7076222B2 (ja) |
| EP (1) | EP1315292B1 (ja) |
| JP (1) | JP4243474B2 (ja) |
| DE (1) | DE60123082T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215722B2 (en) * | 2003-06-09 | 2007-05-08 | Ali Corporation | Device for WLAN baseband processing with DC offset reduction |
| US7596193B2 (en) * | 2005-11-09 | 2009-09-29 | Via Telecom, Inc. | Variable bandwidth automatic gain control |
| FR2939580A1 (fr) * | 2008-12-09 | 2010-06-11 | Commissariat Energie Atomique | Objet portatif couple inductivement a une station fixe et comportant des moyens de controle du gain |
| US8100591B2 (en) * | 2010-05-14 | 2012-01-24 | Chapman/Leonard Studio Equipment, Inc. | Dual loop camera stabilization systems and methods |
| EP2458733B1 (en) | 2010-11-24 | 2013-06-19 | Nxp B.V. | Feedforward automatic gain correction |
| US8475060B2 (en) * | 2011-04-19 | 2013-07-02 | Chapman/Leonard Studio Equipment, Inc. | Quick repositioner for a camera head |
| JP5724869B2 (ja) * | 2011-12-28 | 2015-05-27 | アイコム株式会社 | 信号処理装置、信号処理方法及びプログラム |
| GB2506375B (en) * | 2012-09-27 | 2017-10-18 | Epistem Ltd | Data processing and analysis systems |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4036730A1 (de) * | 1990-11-19 | 1992-05-21 | Thomson Brandt Gmbh | Schaltung zur verarbeitung eines digitalen soll-wertes |
| EP0569688A1 (en) * | 1992-04-29 | 1993-11-18 | Hagenuk Telecom GmbH | Method and apparatus for fading compensation for TDMA-receivers |
| JP3273539B2 (ja) * | 1996-01-19 | 2002-04-08 | シャープ株式会社 | スペクトル拡散信号受信機 |
| EP0847193A1 (fr) * | 1996-12-06 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Circuit d'amplification pour un signal à fréquence intermédiaire d'un récepteur d'ondes hertziennes |
| JPH11148950A (ja) * | 1997-11-14 | 1999-06-02 | Oki Electric Ind Co Ltd | ピークホールド回路 |
| US6700921B1 (en) * | 1999-01-07 | 2004-03-02 | Matsushita Electric Industrial Co., Ltd. | Spread-spectrum communication apparatus |
| US6259391B1 (en) * | 1999-06-18 | 2001-07-10 | Nortel Networks Limited | Analog gain control adjustment using a probabilistic algorithm |
| JP3454214B2 (ja) * | 1999-12-22 | 2003-10-06 | 三菱電機株式会社 | パルス雑音除去装置およびこれを含む中波ａｍ音声放送受信機 |
| JP3544506B2 (ja) * | 2000-03-24 | 2004-07-21 | 埼玉日本電気株式会社 | 自動利得制御装置 |
| US6823028B1 (en) * | 2000-05-12 | 2004-11-23 | National Semiconductor Corporation | Digitally controlled automatic gain control system for use in an analog front-end of a receiver |
| US6668164B2 (en) * | 2000-06-01 | 2003-12-23 | Motorola, Inc. | Method and apparatus for reducing intermodulation distortion in a low current drain automatic gain control system |
| US7149263B2 (en) * | 2000-06-26 | 2006-12-12 | Hitachi Kokusai Electric Inc. | AGC method and circuit for digital radio receiver |
| MXPA03003179A (es) * | 2000-10-10 | 2004-05-05 | Interdigital Tech Corp | Metodo y sistema para control de ganancia automatico en un sistema de comunicacion duplex de division de tiempo. |
| SE521838C2 (sv) * | 2001-02-16 | 2003-12-09 | Nat Semiconductor Corp | Metod och anordning för automatisk förstärkningsreglering |
| US6963733B2 (en) * | 2001-10-31 | 2005-11-08 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for reducing the effect of AGC switching transients |
| GB0204108D0 (en) * | 2002-02-21 | 2002-04-10 | Analog Devices Inc | 3G radio |
-
2001
- 2001-11-21 DE DE60123082T patent/DE60123082T2/de not_active Expired - Fee Related
- 2001-11-21 EP EP01127362A patent/EP1315292B1/en not_active Expired - Lifetime
-
2002
- 2002-11-19 US US10/299,406 patent/US7076222B2/en not_active Expired - Fee Related
- 2002-11-20 JP JP2002337209A patent/JP4243474B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE60123082D1 (de) | 2006-10-26 |
| EP1315292A1 (en) | 2003-05-28 |
| US20030096587A1 (en) | 2003-05-22 |
| JP2003198292A (ja) | 2003-07-11 |
| DE60123082T2 (de) | 2007-03-29 |
| US7076222B2 (en) | 2006-07-11 |
| EP1315292B1 (en) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4072061B2 (ja) | 無線受信機用ｄｃオフセット補正方式 | |
| US6324228B1 (en) | Method and apparatus for robust frequency tracking in strong channel interference using carrier signal relative strength and frequency error | |
| US5563916A (en) | Apparatus and method for varying the slew rate of a digital automatic gain control circuit | |
| US7203476B2 (en) | Method and apparatus for minimizing baseband offset error in a receiver | |
| EP2207264A1 (en) | Analogue to digital converting | |
| AU6815294A (en) | Method and apparatus for control of an analog to digital converter | |
| JPH08510892A (ja) | 直角位相受信機における自動利得制御およびｄｃオフセット消去のための方法および装置 | |
| KR102260032B1 (ko) | 입력 신호 충실도 및 출력 요건들에 기초한 다중 경로 지상 분열 | |
| JP2000252880A (ja) | 利得制御方法、信号処理システム、自動利得制御回路、及び信号処理方法 | |
| JPH11136154A (ja) | 受信装置 | |
| JP2007505526A (ja) | デジタル制御されたｖｇａを有するスタガーａｇｃ | |
| JP4243474B2 (ja) | 自動利得制御装置及び利得制御方法 | |
| JPH1051402A (ja) | 受信電界検出回路 | |
| JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| EP1143611B1 (en) | Digital automatic gain control | |
| JP3468264B2 (ja) | オフセット補償回路および方法 | |
| JP2004023508A (ja) | 自動利得制御回路 | |
| WO1990004887A1 (en) | Digital fm squelch detector | |
| JP4123166B2 (ja) | 自動利得制御回路 | |
| JP4171191B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JP4514545B2 (ja) | ノイズの検出器、無線機、及びノイズの検出方法 | |
| US6424825B1 (en) | Feedforward and feedback control in a radio | |
| JP4052708B2 (ja) | Ｄｓｐ型受信装置 | |
| EP1432122A1 (en) | Gain control unit for controlling two or more amplifiers | |
| JP4392916B2 (ja) | Ｆｍラジオ受信機の信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081111 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |