JP4123166B2

JP4123166B2 - 自動利得制御回路

Info

Publication number: JP4123166B2
Application number: JP2004046220A
Authority: JP
Inventors: 茂樹山内
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2004-02-23
Filing date: 2004-02-23
Publication date: 2008-07-23
Anticipated expiration: 2022-06-18
Also published as: JP2004194355A

Description

本発明は、CDMA（Code Division Multiple Access）無線通信装置の受信部で使用される自動利得制御回路（以下、AGC回路という）に関する。

CDMA無線通信装置の受信部は、たとえば、受信ミキサ、SAWフィルタ、AGC増幅器、直交変調信号を復調する復調器、アナログ・デジタル変換器、AGC機能回路等を含み、アンテナにより受信した高周波信号を受信ミキサによりIF（中間周波数）信号に変換し、SAWフィルタにより希望チャネル信号を選択してAGC増幅器によりレベル調整し、レベル調整した信号を復号器により復調してＩ軸信号およびＱ軸信号を生成し、生成したＩ軸信号およびＱ軸信号をアナログ・デジタル変換回路によりデジタル化するものであった。そして、AGC機能回路により、デジタル化されたＩ軸信号およびＱ軸信号のパワーを算出して予め定められた閾値と比較し、閾値との差に応じてAGC増幅器の利得を制御することによりアナログ・デジタル変換器の入力レベルを一定にしていた。
特開平１１−２６１４３３号公報特開平１１−１９５９４１号公報

しかしながら、上記のAGC機能回路では、デジタル化されたＩ軸信号およびＱ軸信号を使用してAGC増幅器の利得を制御するAGC電圧を生成していたため、AGC機能をデジタル処理信号回路で実現する必要があった。このため、装置におけるデジタル信号処理回路の規模が大きくなるという問題があった。

本発明は、このような従来の技術の問題点を解決するもので、AGC機能をアナログ回路で構成したAGC回路を提供することを目的とする。

本発明による自動利得制御回路は上記の問題を解決するために、直交変調された受信信号を復調してＩ軸信号およびＱ軸信号を出力する復調器と、切替信号に従って減衰量を第１の減衰量または第１の減衰量より大きい第２の減衰量に切り替えて復調器から出力されるＩ軸信号およびＱ軸信号に減衰を与える可変抵抗器と、可変抵抗器から出力されるＩ軸信号およびＱ軸信号の希望チャネル信号成分を通過させる第１のアナログフィルタと、第１のアナログフィルタから出力されるＩ軸信号およびＱ軸信号をデータに変換するアナログ・デジタル変換器とを含む無線装置受信部の自動利得制御回路において、第１のアナログフィルタから出力されるＩ軸信号およびＱ軸信号の希望チャネル信号成分を通過させる第２のアナログフィルタと、第２のアナログフィルタから出力されるＩ軸信号およびＱ軸信号に所定の遅延を与える遅延手段と、遅延手段を通過した信号のレベルを調整する可変利得増幅手段と、可変利得増幅手段から出力される信号から、第２のアナログフィルタから出力される信号を減算して隣接チャネル信号成分を算出し、隣接チャネル信号成分が閾値を超えた時可変抵抗器の減衰量を第２の減衰量に切り替え、隣接チャネル信号成分が閾値より低下した時可変抵抗器の減衰量を第１の減衰量に切り替える切替信号を生成する比較手段とを含むことを特徴とする。

本発明によれば、AGC回路をアナログ回路により構成しているので、装置におけるデジタル信号処理回路の規模を縮小することができる。また、AGC回路により時定数を含まない可変アッテネータを制御することによりレベル制御を行っているので、隣接チャネル成分のレベルが急激に変化した場合でも迅速に対応できる。

次に添付図面を参照して本発明によるAGC回路の実施例を詳細に説明する。図１は、本発明によるAGC回路の第１の実施例を示すブロックである。図１において、受信ミキサ10、SAWフィルタ12、復調器16、可変抵抗器40、直流増幅器18、アナログフィルタ20、およびアナログ・デジタル変換器（ADC）22は受信部の一部を構成する。また、アナログフィルタ42、遅延回路44、可変利得増幅器46、差動増幅器48、比較器50およびEN信号発生器52はすべてアナログ回路であり、AGC回路を構成する。なお、AGC回路は、Ｉ軸信号およびＱ軸信号を別々に平行して処理するものとする。また、可変抵抗器40、直流増幅器18、アナログフィルタ20、アナログ・デジタル変換器22は、Ｉ軸信号およびＱ軸信号を別々に平行して処理する。また、接続線に付された参照符号はその接続線に現れる信号を示す。

受信ミキサ10は、高周波信号100をIF信号に変換する周波数変換器であり、ダブルスーパーヘテロダイン方式の場合は２番目の受信ミキサに該当する。受信ミキサ10に接続されたSAWフィルタ12は、たとえば、通過帯域が５ＭＨzのバンドパスフィルタであり、受信ミキサ10により周波数変換された信号から所望のチャネル信号（希望チャネル信号）を選択し、他のチャネル信号（隣接チャネル信号）を減衰させる表面弾性波フィルタである。SAWフィルタ12に接続された復調器16は、直交変調された信号を復調する復調器であり、入力信号を復調してＩ軸信号およびＱ軸信号を出力するものである。

復調器16に接続された可変抵抗器40は、復調器16から入力される信号に減衰を与える可変アッテネータを有し、EN信号発生器52からEN信号144が与えられたとき、比較器50から供給されるSW切替信号138に従って可変アッテネータの減衰量を変更するものであり、本実施例では、減衰量を第１の減衰量および第２の減衰量のいずれかに設定することができる。ただし、第２の減衰量は第１の減衰量より大きいものとする。

可変抵抗器40に接続された直流増幅器18は、復調器16から出力されるＩ軸信号およびＱ軸信号を増幅する増幅回路であり、直流増幅器18に接続されたアナログフィルタ20は、直流増幅器18から出力される信号から隣接チャネル信号のＩ軸信号およびＱ軸信号（隣接チャネル信号成分）を除去して希望チャネル信号のＩ軸信号およびＱ軸信号（希望チャネル信号成分）を出力するローパスフィルタである。アナログフィルタ20に接続されたアナログ・デジタル変換器22は、アナログフィルタ20から出力されるＩ軸信号およびＱ軸信号をアナログ信号からデジタル信号に変換し、Ｉ軸信号の振幅値を示すデータIおよびＱ軸信号の振幅値を示すデータQからなるデータ106を出力するものである。

アナログフィルタ20に接続されたアナログフィルタ42は、本実施例では、アナログフィルタ20と同一の帯域特性を有するローパスフィルタである。したがって、アナログフィルタ20から出力される信号130に残っている隣接チャネル信号成分はアナログフィルタ42により除去され、アナログフィルタ42から出力される信号132は、希望チャネル信号成分のみとなる。

アナログフィルタ20に接続された遅延回路44は、入力信号130に所定の遅延を与えるものであり、遅延回路44に接続されている可変利得増幅器46は、信号レベルを調整する利得可変手段を備えている。本実施例では、可変利得増幅器46から出力される信号134に含まれる希望チャネル信号成分の振幅および位相がアナログフィルタ42から出力される信号132と同じになるように、遅延回路44の遅延時間および可変利得増幅器46の利得を調整している。

アナログフィルタ42および可変利得増幅器46に接続された差動増幅器48は、可変利得増幅器46から出力される信号134からアナログフィルタ42から出力される信号132を減算し、その差を信号136として出力するものである。前述のように、隣接チャネル信号成分が大きい場合には、アナログフィルタ20から出力される信号130に隣接チャネル信号成分が含まれる。一方、アナログフィルタ42から出力される信号132は、希望チャネル信号成分のみである。したがって、差動増幅器48から出力される信号136は、隣接チャネル信号成分を表わす信号となる。

差動増幅器48に接続された比較器50は、信号136のピーク値を検出して予め設定された閾値142と比較し、信号136のピーク値が閾値142を超えた時、可変抵抗器40の減衰量を第２の減衰量に設定し、信号136のピーク値が閾値142より低下した時、可変抵抗器40の減衰量を第１の減衰量に設定するSW切替信号138を生成すると共に、EN信号144の出力を指示するキャリー信号140を生成するものである。なお、ピーク値の検出に替えて信号136を積分してもよい。

比較器50に接続されたEN信号発生器52は、可変抵抗器40における減衰量の切り替えタイミングを示すEN信号144を生成する回路である。具体的には、アナログ・デジタル変換器22に供給されるサンプリングクロックより1/2サンプリングクロックずれたタイミングクロックを生成し、比較器50からキャリー信号140が与えられたとき、上記のタイミングクロックに同期したEN信号144を生成して可変抵抗器40に出力する。可変抵抗器40は、EN信号144が与えられた時、SW切替信号138に従って可変アッテネータの減衰量を切り換える。これにより、切り換えは、サンプリングクロックの中間点で行われるので、アナログ・デジタル変換器22で行われるサンプリング動作に影響を及すことはない。

このように構成された本実施例の動作を説明すると、受信ミキサ10およびSAWフィルタ12を介して復調器16に入力された受信信号は、Ｉ軸信号およびＱ軸信号に変換される。このＩ軸信号およびＱ軸信号は、可変抵抗器40、直流増幅器18およびアナログフィルタ20を通ってアナログ・デジタル変換器22、アナログフィルタ42および遅延回路44にそれぞれ入力される。アナログフィルタ42では、希望チャネル信号成分を通過させ、隣接チャネル信号成分の通過を阻止する。したがって、アナログフィルタ42の出力信号132は希望チャネル信号成分のみとなる。

遅延回路44および可変利得増幅器46では、信号130に含まれる希望チャネル信号成分の位相と振幅を調整し、その振幅および位相がアナログフィルタ42から出力される信号132と同じになる信号134を生成する。差動増幅器48では、信号132と信号134との差を求めて隣接チャネル信号成分を生成し、これを信号136として比較器50へ出力する。比較器50では、信号136のピーク値を検知して閾値142と比較し、ピーク値が閾値142を超える時、可変抵抗器40における減衰量を第２の減衰量に設定し、ピーク値が閾値142より低下した時、減衰量を第１の減衰量に戻すSW切替信号138を生成して可変抵抗器40に供給すると共に、キャリー信号140を生成してEN信号発生器52に出力する。

EN信号発生器52では、比較器50からキャリー信号140が与えられたとき、減衰量の設定変更のタイミングを示すEN信号144を生成して可変抵抗器40に出力する。可変抵抗器40では、EN信号発生器52からEN信号144が与えられたとき、比較器50から供給されるSW切替信号138に従って内蔵する可変アッテネータの減衰量を変更する。このように本実施例では、AGC回路をアナログ回路のみで構成し、デジタル信号処理回路を使用していないので、受信部におけるデジタル信号処理回路の規模を縮小することができる。

図２は、本発明によるAGC回路の第２の実施例を示すブロック図である。この実施例のAGC回路は、アナログフィルタ54、比較器50、およびEN信号発生器52から構成されるもので、図１に示すAGC回路に比較して回路構成が簡単化されている。ここで、アナログフィルタ54、比較器50、およびEN信号発生器52はすべてアナログ回路である。なお、AGC回路は、Ｉ軸信号およびＱ軸信号を別々に平行して処理するものとする。また、図２において、図１と同じ構成要素には同じ参照符号を付してある。

アナログフィルタ54は、希望チャネル信号成分の通過を阻止し、隣接チャネル信号成分を通過させるハイパスフィルタである。したがって、アナログフィルタ54から出力される信号150は隣接チャネル信号成分となる。信号150は比較器50に入力される。比較器52およびEN信号発生器52の構成は、図１における同一の参照符号が付され構成要素とそれぞれ同じであるので説明を省略する。

図１のAGC回路では、アナログフィルタ42、遅延回路44、可変利得増幅器46および差動増幅器48を用いて隣接チャネル信号成分を取り出していた。このため、遅延回路44を通り可変利得増幅器46から出力される信号134に含まれる希望チャネル信号成分の振幅および位相が、アナログフィルタ42から出力される信号132（希望チャネル信号成分）に一致するように遅延回路44および可変利得増幅器46を調整する必要がある。これに対して本実施例では、アナログフィルタ54のみにより隣接チャネル信号成分を取り出しているので、そのような煩わしさは無くなる。

図３は、本発明によるAGC回路の第３の実施例を示すブロック図である。この実施例のAGC回路は、ピーク検知器58、比較回路60、およびEN信号発生器52から構成されており、直流増幅器18から出力される信号160（希望チャネル信号成分および隣接チャネル信号成分を含む）に基づいてAGC制御を行うものである。したがって、図２のアナログフィルタ54が不要となる。なお、AGC回路は、Ｉ軸信号およびＱ軸信号を別々に平行して処理するものとする。また、図３において、図２と同じ構成要素には同じ参照符号を付してある。

図３において、直流増幅器18に接続されたピーク検知器58は、直流増幅器18から出力される信号160のピークを検知し、そのピーク値を示す信号162を出力するものである。ピーク検知器58に接続された比較器60は、ピーク検知器58から出力される信号162を周期T0のクロック（たとえば、アナログ・デジタル変換器18に供給されるサンプリングクロック）を用いて周期T0毎に順次標本化し、標本化された値がＮ個連続して予め定められ閾値164を超えた時、可変抵抗器40の減衰量を第２の減衰量に設定し、そのような状態を脱した時、可変抵抗器40の減衰量を元の第１の減衰量に戻すSW切替信号138を生成すると共に、EN信号144の出力を要請するキャリー信号140を生成する。なお、比較器60に接続された可変抵抗器40およびEN信号発生器52は、図２における同一の参照符号が付された構成要素と同じであるので説明を省略する。

このように本実施例によれば、直流増幅器18から出力される希望チャネル信号成分および隣接チャネル信号成分を含む信号160のピークレベルをピーク検知器58により検知し、その検知結果に従って可変抵抗器40の減衰量を制御しているので、アナログフィルタを使用する必要がなくなり、それだけAGC回路の構成を簡単化することができる。

本発明によるAGC回路の第１の実施例を示すブロック図である。本発明によるAGC回路の第２の実施例を示すブロック図である。本発明によるAGC回路の第３の実施例を示すブロック図である。

符号の説明

14 AGC増幅器
16 復調器
20、42、54 アナログフィルタ
22 アナログ・デジタル変換器
40 可変抵抗器
44 遅延回路
46 可変利得増幅器
48 差動増幅器
50、60 比較器
52 EN信号発生器
58 ピーク検知器

Claims

直交変調された受信信号を復調してＩ軸信号およびＱ軸信号を出力する復調器と、切替信号に従って減衰量を第１の減衰量または該第１の減衰量より大きい第２の減衰量に切り替えて前記復調器から出力されるＩ軸信号およびＱ軸信号それぞれに減衰を与える可変抵抗器と、該可変抵抗器から出力されるＩ軸信号およびＱ軸信号それぞれの希望チャネル信号成分をそれぞれ通過させる第１のアナログフィルタと、該第１のアナログフィルタから出力されるＩ軸信号およびＱ軸信号をそれぞれデータに変換するアナログ・デジタル変換器とを含む無線装置受信部で使用される自動利得制御回路であって、該回路は、
前記第１のアナログフィルタから出力されるＩ軸信号の希望チャネル信号成分およびＱ軸信号の希望チャネル信号成分をそれぞれ通過させる第２のアナログフィルタと、
前記第１のアナログフィルタから出力されるＩ軸信号およびＱ軸信号それぞれに所定の遅延を与える遅延手段と、
該遅延手段を通過した各信号のレベルをそれぞれ調整する可変利得増幅手段と、
該可変利得増幅手段から出力される信号から、前記第２のアナログフィルタから出力される信号を減算してＩ軸信号の隣接チャネル信号成分およびＱ軸信号の隣接チャネル信号成分をそれぞれ算出し、該Ｉ軸信号の隣接チャネル信号成分が閾値を超えた時は前記Ｉ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第２の減衰量に切り替える前記切替信号を生成し、前記Ｉ軸信号の隣接チャネル信号成分が前記閾値より低下した時は前記Ｉ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第１の減衰量に切り替える前記切替信号を生成し、前記Ｑ軸信号の隣接チャネル信号成分が閾値を超えた時は前記Ｑ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第２の減衰量に切り替える前記切替信号を生成し、前記Ｑ軸信号の隣接チャネル信号成分が前記閾値より低下した時は前記Ｑ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第１の減衰量に切り替える前記切替信号を生成する比較手段とを含むことを特徴とする自動利得制御回路。
直交変調された受信信号を復調してＩ軸信号およびＱ軸信号を出力する復調器と、切替信号に従って減衰量を第１の減衰量または該第１の減衰量より大きい第２の減衰量に切り替えて前記復調器から出力されるＩ軸信号およびＱ軸信号それぞれに減衰を与える可変抵抗器と、該可変抵抗器から出力されるＩ軸信号の希望チャネル信号成分およびＱ軸信号の希望チャネル信号成分をそれぞれ通過させる第１のアナログフィルタと、該第１のアナログフィルタから出力されるＩ軸信号およびＱ軸信号をそれぞれデータに変換するアナログ・デジタル変換器とを含む無線装置受信部で使用される自動利得制御回路であって、該回路は、
前記第１のアナログフィルタから出力されるＩ軸信号の隣接チャネル信号成分およびＱ軸信号の隣接チャネル信号成分をそれぞれ通過させる第３のアナログフィルタと、
該第３のアナログフィルタから出力される該Ｉ軸信号の隣接チャネル信号成分が閾値を超えた時は前記Ｉ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第２の減衰量に切り替える前記切替信号を生成し、前記Ｉ軸信号の隣接チャネル信号成分が前記閾値より低下した時は前記Ｉ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第１の減衰量に切り替える前記切替信号を生成し、前記Ｑ軸信号の隣接チャネル信号成分が閾値を超えた時は前記Ｑ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第２の減衰量に切り替える前記切替信号を生成し、前記Ｑ軸信号の隣接チャネル信号成分が前記閾値より低下した時は前記Ｑ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第１の減衰量に切り替える前記切替信号を生成する比較手段とを含むことを特徴とする自動利得制御回路。
直交変調された受信信号を復調してＩ軸信号およびＱ軸信号を出力する復調器と、切替信号に従って減衰量を第１の減衰量または該第１の減衰量より大きい第２の減衰量に切り替えて前記復調器から出力されるＩ軸信号およびＱ軸信号それぞれに減衰を与える可変抵抗器と、該可変抵抗器から出力されるＩ軸信号およびＱ軸信号をそれぞれ増幅する直流増幅器と、該直流増幅器から出力されるＩ軸信号の希望チャネル信号成分およびＱ軸信号の希望チャネル信号成分をそれぞれ通過させる第１のアナログフィルタと、該第１のアナログフィルタから出力されるＩ軸信号およびＱ軸信号をそれぞれデータに変換するアナログ・デジタル変換器とを含む無線装置受信部で使用される自動利得制御回路であって、該回路は、
前記直流増幅器から出力されるＩ軸信号からなる信号のピーク値、およびＱ軸信号からなる信号のピーク値をそれぞれ検知するピーク検知手段と、
該ピーク検知手段で検知された該Ｉ軸信号からなる信号のピーク値が予め定められた時間連続して閾値を超える時は前記Ｉ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第２の減衰量に切り替える前記切替信号を生成し、前記Ｉ軸信号からなる信号のピーク値が前記時間連続して前記閾値を超えない時は前記Ｉ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第１の減衰量に切り替える前記切替信号を生成し、前記Ｑ軸信号からなる信号のピーク値が予め定められた時間連続して閾値を超える時は前記Ｑ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第２の減衰量に切り替える前記切替信号を生成し、前記Ｑ軸信号からなる信号のピーク値が前記時間連続して前記閾値を超えない時は前記Ｑ軸信号に減衰を与えるために前記可変抵抗器の減衰量を第１の減衰量に切り替える前記切替信号を生成する比較手段とを含むことを特徴とする自動利得制御回路。
請求項１ないし３のいずれかに記載の自動利得制御回路において、前記可変抵抗器における減衰量の切り替えは、前記アナログ・デジタル変換器に供給されるサンプリングクロックの周期の中間点で行うことを特徴とする自動利得制御回路。