JP2001086176A - ディジタル送受信機 - Google Patents
ディジタル送受信機Info
- Publication number
- JP2001086176A JP2001086176A JP26338599A JP26338599A JP2001086176A JP 2001086176 A JP2001086176 A JP 2001086176A JP 26338599 A JP26338599 A JP 26338599A JP 26338599 A JP26338599 A JP 26338599A JP 2001086176 A JP2001086176 A JP 2001086176A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- offset
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】送信機のＤ／Ａ変換器の内部素子の特性の経年
変化によって、オフセット補償回路によるゼロ調整にず
れが生じる。これに対し、ある程度機器の使用時間が経
過した段階で機器の使用を止めてゼロ調整の再調整を行
って使用していた。 【解決手段】ＤＳＰの信号発生部１０１ｂから正弦波を
Ｄ／Ａ変換器１０４に入力し、その出力を切替器１０５
を経て減算器１０７に入力する。減算器１０７で得たそ
の正弦波と基準電圧との差の信号を、Ａ／Ｄ変換器１０
６でディジタル化し、その信号の一定電位の期間 Tｏと
そのレベル以上の電位の期間 Tｓを判定部１０１ｃで求
め、判定部１０１ｃが有する Tｏ／ TｓとＤ／Ａ変換器
１０４のオフセット量との変換テーブルをもとに、求め
られた Tｏ／ TｓからＤ／Ａ変換器１０４のオフセット
量を算出して、変調部１０１ａの出力にフィードバック
することによって、自動的にオフセットのゼロ調整を行
う。
変化によって、オフセット補償回路によるゼロ調整にず
れが生じる。これに対し、ある程度機器の使用時間が経
過した段階で機器の使用を止めてゼロ調整の再調整を行
って使用していた。 【解決手段】ＤＳＰの信号発生部１０１ｂから正弦波を
Ｄ／Ａ変換器１０４に入力し、その出力を切替器１０５
を経て減算器１０７に入力する。減算器１０７で得たそ
の正弦波と基準電圧との差の信号を、Ａ／Ｄ変換器１０
６でディジタル化し、その信号の一定電位の期間 Tｏと
そのレベル以上の電位の期間 Tｓを判定部１０１ｃで求
め、判定部１０１ｃが有する Tｏ／ TｓとＤ／Ａ変換器
１０４のオフセット量との変換テーブルをもとに、求め
られた Tｏ／ TｓからＤ／Ａ変換器１０４のオフセット
量を算出して、変調部１０１ａの出力にフィードバック
することによって、自動的にオフセットのゼロ調整を行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル送受信
機に関し、特にＡ／Ｄ変換器あるいはＤ／Ａ変換器のオ
フセットを、自動的にゼロ調整するディジタル送受信機
に関する。
機に関し、特にＡ／Ｄ変換器あるいはＤ／Ａ変換器のオ
フセットを、自動的にゼロ調整するディジタル送受信機
に関する。
【０００２】
【従来の技術】近年のディジタル信号処理技術の発達に
よって、従来、ハードウエァでアナログ的に処理されて
いた動作を、ソフトウェアを用いてディジタル的に処理
する技術が盛んに用いられるようになっている。無線通
信の分野においても無線機の変調あるいは復調動作をＤ
ＳＰ(Digital Signal Processor) 等のディジタル信号
処理装置を用いて、ソフトウェアによってその機能を実
現するディジタル無線機等の技術も提案されている。図
５（ａ）は、ＤＳＰ等のディジタル信号処理装置を用い
て変調動作をディジタル的に処理する従来のディジタル
無線機の送信機の一例を示す構成概要図である。同図に
示すように、本送信機は、ディジタル的に信号処理を行
うＤＳＰ１２０、送信機全体の制御を行うＣＰＵ１０
２、通信方式に対応した制御プログラムを記憶したメモ
リ１０３、Ｄ／Ａ変換器１０４、オフセット補償回路１
２１、バンドパスフィルタ１０８、ミキサ１０９、ロー
カル信号発生器１１０、バンドパスフィルタ１１１、高
周波電力増幅器１１２及びアンテナ１１３で構成され
る。前記オフセット補償回路１２１は、前記Ｄ／Ａ変換
器１０４の素子の特性のバラツキによって生じる該Ｄ／
Ａ変換器１０４の出力のオフセットをゼロ調整する機能
を有する。このオフセットのゼロ調整は、送信機の使用
前、例えば製造メーカでの出荷前の送信性能の調整時に
行われるものである。
よって、従来、ハードウエァでアナログ的に処理されて
いた動作を、ソフトウェアを用いてディジタル的に処理
する技術が盛んに用いられるようになっている。無線通
信の分野においても無線機の変調あるいは復調動作をＤ
ＳＰ(Digital Signal Processor) 等のディジタル信号
処理装置を用いて、ソフトウェアによってその機能を実
現するディジタル無線機等の技術も提案されている。図
５（ａ）は、ＤＳＰ等のディジタル信号処理装置を用い
て変調動作をディジタル的に処理する従来のディジタル
無線機の送信機の一例を示す構成概要図である。同図に
示すように、本送信機は、ディジタル的に信号処理を行
うＤＳＰ１２０、送信機全体の制御を行うＣＰＵ１０
２、通信方式に対応した制御プログラムを記憶したメモ
リ１０３、Ｄ／Ａ変換器１０４、オフセット補償回路１
２１、バンドパスフィルタ１０８、ミキサ１０９、ロー
カル信号発生器１１０、バンドパスフィルタ１１１、高
周波電力増幅器１１２及びアンテナ１１３で構成され
る。前記オフセット補償回路１２１は、前記Ｄ／Ａ変換
器１０４の素子の特性のバラツキによって生じる該Ｄ／
Ａ変換器１０４の出力のオフセットをゼロ調整する機能
を有する。このオフセットのゼロ調整は、送信機の使用
前、例えば製造メーカでの出荷前の送信性能の調整時に
行われるものである。
【０００３】同図において、送信データは、ＣＰＵ１０
２で制御されるＤＳＰ１２０において、通信システムに
応じた変調信号に変換される。尚、前記ＣＰＵ１０２は
メモリ１０３に記憶された通信システムのプログラムに
基づいて動作する。前記ＤＳＰ１２０出力の変調信号
は、Ｄ／Ａ変換器１０４でアナログ信号に変換され、オ
フセット補償回路１２１によって前記Ｄ／Ａ変換器１０
４のオフセットが補償された変調信号になる。前記オフ
セット補償回路１２１の出力信号は、バンドパスフィル
タ１０８において帯域制限されてミキサ１０９に入力
し、ローカル信号発生器１１０で生成されたローカル信
号と合成されて所望の高周波信号に周波数変換される。
周波数変換された変調信号は、バンドパスフィルタ１１
１で不要波が除去され、高周波電力増幅器１１２で所定
の電力に増幅されてアンテナ１１３から発射される。
２で制御されるＤＳＰ１２０において、通信システムに
応じた変調信号に変換される。尚、前記ＣＰＵ１０２は
メモリ１０３に記憶された通信システムのプログラムに
基づいて動作する。前記ＤＳＰ１２０出力の変調信号
は、Ｄ／Ａ変換器１０４でアナログ信号に変換され、オ
フセット補償回路１２１によって前記Ｄ／Ａ変換器１０
４のオフセットが補償された変調信号になる。前記オフ
セット補償回路１２１の出力信号は、バンドパスフィル
タ１０８において帯域制限されてミキサ１０９に入力
し、ローカル信号発生器１１０で生成されたローカル信
号と合成されて所望の高周波信号に周波数変換される。
周波数変換された変調信号は、バンドパスフィルタ１１
１で不要波が除去され、高周波電力増幅器１１２で所定
の電力に増幅されてアンテナ１１３から発射される。
【０００４】図５（ｂ）は、ＤＳＰ等のディジタル信号
処理装置で復調動作をディジタル的に処理する従来のデ
ィジタル無線機の受信機の一例を示す構成概要図であ
る。同図に示すように、本受信機は、アンテナ２０１、
高周波増幅器２０２、バンドパスフィルタ２０３、ミキ
サ２０４、ローカル信号発生器２０５、バンドパスフィ
ルタ２０６、Ａ／Ｄ変換器２０８、オフセット補償回路
２２０、ディジタル的に信号処理を行うＤＳＰ２２１、
受信機全体の制御を行うＣＰＵ２１０及び通信方式に対
応した制御プログラムを記憶したメモリ２１１で構成さ
れる。前記オフセット補償回路２２０は、前記Ａ／Ｄ変
換器２０８の素子の特性のバラツキによって生じるＡ／
Ｄ変換器２０８の出力のオフセットを、ゼロ調整する機
能を有する。このオフセットのゼロ調整は、受信機の使
用前、例えば製造メーカでの出荷前の受信性能の調整時
に行われるものである。
処理装置で復調動作をディジタル的に処理する従来のデ
ィジタル無線機の受信機の一例を示す構成概要図であ
る。同図に示すように、本受信機は、アンテナ２０１、
高周波増幅器２０２、バンドパスフィルタ２０３、ミキ
サ２０４、ローカル信号発生器２０５、バンドパスフィ
ルタ２０６、Ａ／Ｄ変換器２０８、オフセット補償回路
２２０、ディジタル的に信号処理を行うＤＳＰ２２１、
受信機全体の制御を行うＣＰＵ２１０及び通信方式に対
応した制御プログラムを記憶したメモリ２１１で構成さ
れる。前記オフセット補償回路２２０は、前記Ａ／Ｄ変
換器２０８の素子の特性のバラツキによって生じるＡ／
Ｄ変換器２０８の出力のオフセットを、ゼロ調整する機
能を有する。このオフセットのゼロ調整は、受信機の使
用前、例えば製造メーカでの出荷前の受信性能の調整時
に行われるものである。
【０００５】同図において、アンテナ２０１で受信され
た受信信号は、高周波増幅器２０２で増幅され、バンド
パスフィルタ２０３で帯域外の信号が除去されてミキサ
２０４に入力する。前記ミキサ２０４において、受信信
号はローカル信号発生器２０５で生成されたローカル信
号と合成されて所望の中間周波信号に周波数変換され、
バンドパスフィルタ２０６で不要波が除去されてＡ／Ｄ
変換器２０８に入力する。前記Ａ／Ｄ変換器２０８でデ
ィジタル信号に変換された受信信号は、オフセット補償
回路２２０を経て前記Ａ／Ｄ変換器２０７におけるオフ
セットが補償された信号に変換され、ＣＰＵ２１０で制
御されるＤＳＰ２２１に入力する。受信信号は前記ＤＳ
Ｐ２２１において復調され、復調出力が得られる。な
お、前記ＣＰＵ２１０は前記メモリ２１１に記憶された
通信システムのプログラムに基づいて動作する。
た受信信号は、高周波増幅器２０２で増幅され、バンド
パスフィルタ２０３で帯域外の信号が除去されてミキサ
２０４に入力する。前記ミキサ２０４において、受信信
号はローカル信号発生器２０５で生成されたローカル信
号と合成されて所望の中間周波信号に周波数変換され、
バンドパスフィルタ２０６で不要波が除去されてＡ／Ｄ
変換器２０８に入力する。前記Ａ／Ｄ変換器２０８でデ
ィジタル信号に変換された受信信号は、オフセット補償
回路２２０を経て前記Ａ／Ｄ変換器２０７におけるオフ
セットが補償された信号に変換され、ＣＰＵ２１０で制
御されるＤＳＰ２２１に入力する。受信信号は前記ＤＳ
Ｐ２２１において復調され、復調出力が得られる。な
お、前記ＣＰＵ２１０は前記メモリ２１１に記憶された
通信システムのプログラムに基づいて動作する。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
送信機のＤ／Ａ変換器１０４あるいは受信機のＡ／Ｄ変
換器２０８は、機器の使用時間が長くなるにつれて、各
変換器を構成するオペアンプの内部素子の特性の経年変
化によって、オフセットの量に変化が生じ、オフセット
補償回路１２１、２２０によるゼロ調整にずれが生じ
る。そして、そのずれが大きくなると、送信機において
はディジタルの変調信号からアナログ信号への変換動作
が、また、受信機においてはアナログの受信信号からデ
ィジタル信号への変換動作が正常にできなくなる可能性
がある。この問題に対し、従来の送信機あるいは受信機
においては、オフセットの監視機能がないので、ある程
度機器の使用時間が経過した段階でオフセットのゼロ調
整の再調整を行って使用していた。このため、従来はオ
フセット補償回路におけるゼロ調整にずれが生じている
ことに気付かずに使用したり、再調整中は機器を使用で
きないという問題があった。本発明は、上記課題を解決
するためになされたものであって、自動的に送信機のＤ
／Ａ変換器あるいは受信機のＡ／Ｄ変換器におけるオフ
セットのずれを検出して、オフセットの再調整を行うこ
とができる送受信機を提供することを目的とする。
送信機のＤ／Ａ変換器１０４あるいは受信機のＡ／Ｄ変
換器２０８は、機器の使用時間が長くなるにつれて、各
変換器を構成するオペアンプの内部素子の特性の経年変
化によって、オフセットの量に変化が生じ、オフセット
補償回路１２１、２２０によるゼロ調整にずれが生じ
る。そして、そのずれが大きくなると、送信機において
はディジタルの変調信号からアナログ信号への変換動作
が、また、受信機においてはアナログの受信信号からデ
ィジタル信号への変換動作が正常にできなくなる可能性
がある。この問題に対し、従来の送信機あるいは受信機
においては、オフセットの監視機能がないので、ある程
度機器の使用時間が経過した段階でオフセットのゼロ調
整の再調整を行って使用していた。このため、従来はオ
フセット補償回路におけるゼロ調整にずれが生じている
ことに気付かずに使用したり、再調整中は機器を使用で
きないという問題があった。本発明は、上記課題を解決
するためになされたものであって、自動的に送信機のＤ
／Ａ変換器あるいは受信機のＡ／Ｄ変換器におけるオフ
セットのずれを検出して、オフセットの再調整を行うこ
とができる送受信機を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明においては、ディジタルの送信
データをＤ／Ａ変換手段でアナログ信号に変換し、前記
アナログ信号を無線周波数に変換して送信するディジタ
ル送信機において、ディジタル信号発生手段で生成した
所定の基準値を中心とする正弦波信号を前記Ｄ／Ａ変換
手段でアナログ信号に変換し、前記アナログの正弦波信
号と前記基準値と同レベルの直流電圧との差の信号波形
を減算手段で求め、前記減算手段の出力信号波形におけ
る前記基準電圧値以上のレベルを示す期間Ｔｓと前記基
準電圧値以下のレベルを示す期間Ｔｏとの比Ｔｓ／Ｔｏ
と前記Ｄ／Ａ変換手段のオフセット量との変換テーブル
を有する判定手段で、前記減算手段で求めた前記正弦波
信号と基準電圧値との差の信号波形のＴｓ／Ｔｏから前
記Ｄ／Ａ変換手段のオフセット成分を算出し、前記オフ
セット成分を前記ディジタル信号処理手段の出力に、前
記Ｄ／Ａ変換手段のオフセットを打ち消すようにフィー
ドバックすることを特徴とする。
め、請求項１記載の発明においては、ディジタルの送信
データをＤ／Ａ変換手段でアナログ信号に変換し、前記
アナログ信号を無線周波数に変換して送信するディジタ
ル送信機において、ディジタル信号発生手段で生成した
所定の基準値を中心とする正弦波信号を前記Ｄ／Ａ変換
手段でアナログ信号に変換し、前記アナログの正弦波信
号と前記基準値と同レベルの直流電圧との差の信号波形
を減算手段で求め、前記減算手段の出力信号波形におけ
る前記基準電圧値以上のレベルを示す期間Ｔｓと前記基
準電圧値以下のレベルを示す期間Ｔｏとの比Ｔｓ／Ｔｏ
と前記Ｄ／Ａ変換手段のオフセット量との変換テーブル
を有する判定手段で、前記減算手段で求めた前記正弦波
信号と基準電圧値との差の信号波形のＴｓ／Ｔｏから前
記Ｄ／Ａ変換手段のオフセット成分を算出し、前記オフ
セット成分を前記ディジタル信号処理手段の出力に、前
記Ｄ／Ａ変換手段のオフセットを打ち消すようにフィー
ドバックすることを特徴とする。
【０００８】また、請求項２記載の発明においては、Ａ
／Ｄ変換手段でディジタル信号に変換された中間周波受
信信号をＤＳＰ等のディジタル信号処理手段で復調して
復調出力を得るディジタル受信機において、所定の基準
値の直流電圧を前記Ａ／Ｄ変換手段でディジタル信号に
変換し、ディジタル信号発生手段で生成した前記所定の
基準値を中心とする正弦波信号と前記Ａ／Ｄ変換手段出
力の電圧値との差の信号波形を減算手段で求め、前記減
算手段の出力信号波形における前記Ａ／Ｄ変換手段出力
の電圧値以上のレベルを示す期間Ｔｓと前記電圧値以下
のレベルを示す期間Ｔｏとの比Ｔｓ／Ｔｏと前記Ａ／Ｄ
変換手段のオフセット量との変換テーブルを有する判定
手段で、前記減算手段で求めた正弦波信号と前記Ａ／Ｄ
変換手段出力の電圧値との差の信号波形のＴｓ／Ｔｏか
ら前記Ａ／Ｄ変換手段のオフセット成分を算出し、前記
オフセット成分を前記ディジタル信号処理手段の出力
に、前記Ａ／Ｄ変換手段のオフセットを打ち消すように
フィードバックすることを特徴とする。
／Ｄ変換手段でディジタル信号に変換された中間周波受
信信号をＤＳＰ等のディジタル信号処理手段で復調して
復調出力を得るディジタル受信機において、所定の基準
値の直流電圧を前記Ａ／Ｄ変換手段でディジタル信号に
変換し、ディジタル信号発生手段で生成した前記所定の
基準値を中心とする正弦波信号と前記Ａ／Ｄ変換手段出
力の電圧値との差の信号波形を減算手段で求め、前記減
算手段の出力信号波形における前記Ａ／Ｄ変換手段出力
の電圧値以上のレベルを示す期間Ｔｓと前記電圧値以下
のレベルを示す期間Ｔｏとの比Ｔｓ／Ｔｏと前記Ａ／Ｄ
変換手段のオフセット量との変換テーブルを有する判定
手段で、前記減算手段で求めた正弦波信号と前記Ａ／Ｄ
変換手段出力の電圧値との差の信号波形のＴｓ／Ｔｏか
ら前記Ａ／Ｄ変換手段のオフセット成分を算出し、前記
オフセット成分を前記ディジタル信号処理手段の出力
に、前記Ａ／Ｄ変換手段のオフセットを打ち消すように
フィードバックすることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明を図面に示した実施
の形態に基づいて説明する。図１は、請求項１に記載の
発明に係わるディジタル送信機の実施の一形態例を示す
構成概要図である。同図に示すように、本送受信機は、
送信データを通信システムに応じた変調信号に変換する
変調部１０１ａとディジタル信号発生部１０１ｂと判定
部１０１ｃとから成るＤＳＰ１０１、ＣＰＵ１０２、メ
モリ１０３、Ｄ／Ａ変換器１０４、切替器１０５、 Ａ
／Ｄ変換器１０６、基準レベル以上の信号レベルを検出
する減算器１０７、バンドパスフィルタ１０８、ミキサ
１０９、ローカル信号発生器１１０、バンドパスフィル
タ１１１、高周波電力増幅器１１２及びアンテナ１１３
で構成される。上記の構成部位のうち、 ＣＰＵ１０
２、メモリ１０３、Ｄ／Ａ変換器１０４、バンドパスフ
ィルタ１０８、ミキサ１０９、ローカル信号発生器１１
０、バンドパスフィルタ１１１、高周波電力増幅器１１
２及びアンテナ１１３の機能及び動作は、図３（ａ）の
同一符号の構成部位の機能及び動作と同じであるので、
以降の説明は、本発明の特徴的な構成であるＤＳＰ１０
１、Ｄ／Ａ変換器１０４、切替器１０５、Ａ／Ｄ変換器
１０６及び減算器１０７の動作を中心にして説明する。
の形態に基づいて説明する。図１は、請求項１に記載の
発明に係わるディジタル送信機の実施の一形態例を示す
構成概要図である。同図に示すように、本送受信機は、
送信データを通信システムに応じた変調信号に変換する
変調部１０１ａとディジタル信号発生部１０１ｂと判定
部１０１ｃとから成るＤＳＰ１０１、ＣＰＵ１０２、メ
モリ１０３、Ｄ／Ａ変換器１０４、切替器１０５、 Ａ
／Ｄ変換器１０６、基準レベル以上の信号レベルを検出
する減算器１０７、バンドパスフィルタ１０８、ミキサ
１０９、ローカル信号発生器１１０、バンドパスフィル
タ１１１、高周波電力増幅器１１２及びアンテナ１１３
で構成される。上記の構成部位のうち、 ＣＰＵ１０
２、メモリ１０３、Ｄ／Ａ変換器１０４、バンドパスフ
ィルタ１０８、ミキサ１０９、ローカル信号発生器１１
０、バンドパスフィルタ１１１、高周波電力増幅器１１
２及びアンテナ１１３の機能及び動作は、図３（ａ）の
同一符号の構成部位の機能及び動作と同じであるので、
以降の説明は、本発明の特徴的な構成であるＤＳＰ１０
１、Ｄ／Ａ変換器１０４、切替器１０５、Ａ／Ｄ変換器
１０６及び減算器１０７の動作を中心にして説明する。
【００１０】図１において、送信機に電源が投入される
と、送信データを送出するに先立って、以下に説明する
ように前記Ｄ／Ａ変換器１０４のオフセットを自動的に
ゼロ調整する。まず、電源が投入されると、切替器１０
５の接続は、ＣＰＵ１０２の制御によってＤ／Ａ変換器
１０４の出力回路とバンドパスフィルタ１０８の入力回
路との接続を、前記Ｄ／Ａ変換器１０４の出力回路と減
算器１０７の一方の入力回路との接続に切り替えられ
る。そして、この減算器１０７の他方の入力回路には安
定化直流電圧Ｖｒｅｆが印加されている。同時に、ＤＳ
Ｐ１０１のディジタル信号発生部１０１ｂから、中心の
電位ＶｏがＶｏ＝Ｖｒｅｆで振幅がＶｓの所定の周波数
の正弦波信号が生成され、前記Ｄ／Ａ変換器１０４でア
ナログ信号に変換されて切替器１０５を経て前記減算器
１０７の一方の入力回路に入力する。
と、送信データを送出するに先立って、以下に説明する
ように前記Ｄ／Ａ変換器１０４のオフセットを自動的に
ゼロ調整する。まず、電源が投入されると、切替器１０
５の接続は、ＣＰＵ１０２の制御によってＤ／Ａ変換器
１０４の出力回路とバンドパスフィルタ１０８の入力回
路との接続を、前記Ｄ／Ａ変換器１０４の出力回路と減
算器１０７の一方の入力回路との接続に切り替えられ
る。そして、この減算器１０７の他方の入力回路には安
定化直流電圧Ｖｒｅｆが印加されている。同時に、ＤＳ
Ｐ１０１のディジタル信号発生部１０１ｂから、中心の
電位ＶｏがＶｏ＝Ｖｒｅｆで振幅がＶｓの所定の周波数
の正弦波信号が生成され、前記Ｄ／Ａ変換器１０４でア
ナログ信号に変換されて切替器１０５を経て前記減算器
１０７の一方の入力回路に入力する。
【００１１】前記減算器１０７の動作は次の通りであ
る。図１に示すように、Ｄ／Ａ変換器１０４の出力をＡ
点、減算器１０７の出力をＢ点とする。図２（ａ）は、
Ｄ／Ａ変換器１０４のオフセットがゼロのときの、前記
減算器１０７の動作の説明図で、同図の波形（Ｋ）はＡ
点の波形を、波形（Ｌ）はＢ点の波形をあらわす。前記
減算器１０７の一方の入力回路には、図２（ａ）の波形
（Ｋ）に示される中心レベルＶｏがＶｏ＝Ｖｒｅｆで振
幅がＶｓの正弦波信号が入力し、他方の入力回路にはレ
ベルがＶｒｅｆの直流電圧が印加されている。そして、
波形（Ｋ）とＶｒｅｆとの差が求められ、Ｂ点には波形
（Ｋ）のＶｒｅｆ以上のレベルの信号が図２（ａ）の波
形（Ｌ）のように出力されてＡ／Ｄ変換器１０６に入力
してディジタル信号に変換される。このとき、波形
（Ｌ）の電位ゼロの期間Ｔ0と、何らかの電位の現れる
期間ＴSとの比は、Ｔ0／ＴS＝１となる。
る。図１に示すように、Ｄ／Ａ変換器１０４の出力をＡ
点、減算器１０７の出力をＢ点とする。図２（ａ）は、
Ｄ／Ａ変換器１０４のオフセットがゼロのときの、前記
減算器１０７の動作の説明図で、同図の波形（Ｋ）はＡ
点の波形を、波形（Ｌ）はＢ点の波形をあらわす。前記
減算器１０７の一方の入力回路には、図２（ａ）の波形
（Ｋ）に示される中心レベルＶｏがＶｏ＝Ｖｒｅｆで振
幅がＶｓの正弦波信号が入力し、他方の入力回路にはレ
ベルがＶｒｅｆの直流電圧が印加されている。そして、
波形（Ｋ）とＶｒｅｆとの差が求められ、Ｂ点には波形
（Ｋ）のＶｒｅｆ以上のレベルの信号が図２（ａ）の波
形（Ｌ）のように出力されてＡ／Ｄ変換器１０６に入力
してディジタル信号に変換される。このとき、波形
（Ｌ）の電位ゼロの期間Ｔ0と、何らかの電位の現れる
期間ＴSとの比は、Ｔ0／ＴS＝１となる。
【００１２】これに対し、図２（ｂ）は、前記Ｄ／Ａ変
換器１０４にオフセットが生じたときの前記減算器１０
７の動作の説明図で、同図の波形（Ｍ）がＡ点の波形、
同図の波形（Ｎ）がＢ点の波形である。波形（Ｍ）に示
されるように、前記Ｄ／Ａ変換器１０４のオフセットに
よってＡ点の正弦波信号の中心レベルＶｏがＶｒｅｆよ
り低い値となった場合、前記減算器１０７において波形
（Ｍ）とＶｒｅｆとの差が求められ、Ｂ点の波形は図３
の波形（Ｎ）となる。このとき、Ｔ0／ＴS＞１となる。
また、図示は省略したが、前記Ｄ／Ａ変換器１０４のオ
フセットにより、Ａ点の正弦波信号の中心レベルＶｏが
Ｖｒｅｆより高い値の場合、上記と同様に考えると、Ｂ
点の波形においては、Ｔ0／ＴS＜１となる。
換器１０４にオフセットが生じたときの前記減算器１０
７の動作の説明図で、同図の波形（Ｍ）がＡ点の波形、
同図の波形（Ｎ）がＢ点の波形である。波形（Ｍ）に示
されるように、前記Ｄ／Ａ変換器１０４のオフセットに
よってＡ点の正弦波信号の中心レベルＶｏがＶｒｅｆよ
り低い値となった場合、前記減算器１０７において波形
（Ｍ）とＶｒｅｆとの差が求められ、Ｂ点の波形は図３
の波形（Ｎ）となる。このとき、Ｔ0／ＴS＞１となる。
また、図示は省略したが、前記Ｄ／Ａ変換器１０４のオ
フセットにより、Ａ点の正弦波信号の中心レベルＶｏが
Ｖｒｅｆより高い値の場合、上記と同様に考えると、Ｂ
点の波形においては、Ｔ0／ＴS＜１となる。
【００１３】上述のように、Ａ／Ｄ変換器１０６に入力
する信号は、電位ゼロの期間Ｔ0と、何らかの電位の現
れる期間ＴSとが交互に現れる信号である。そして前記
Ａ／Ｄ変換器１０６に入力した前記減算器１０７の出力
信号は、ディジタルの信号に変換されてＤＳＰ１０１の
判定部１０１ｃに出力される。したがって、上記判定部
１０１ｃにおいて図２のＴ0及びＴSの値を求めるには、
Ａ／Ｄ変換器１０６からゼロ電位に対応したディジタル
信号が連続して出力される期間Ｔ0Dと、ゼロ電位から何
らかの電位まで上昇し、再び、もとのゼロ電位に戻るま
での変動に対応したディジタル信号が出力される期間Ｔ
SDを求めればよい。
する信号は、電位ゼロの期間Ｔ0と、何らかの電位の現
れる期間ＴSとが交互に現れる信号である。そして前記
Ａ／Ｄ変換器１０６に入力した前記減算器１０７の出力
信号は、ディジタルの信号に変換されてＤＳＰ１０１の
判定部１０１ｃに出力される。したがって、上記判定部
１０１ｃにおいて図２のＴ0及びＴSの値を求めるには、
Ａ／Ｄ変換器１０６からゼロ電位に対応したディジタル
信号が連続して出力される期間Ｔ0Dと、ゼロ電位から何
らかの電位まで上昇し、再び、もとのゼロ電位に戻るま
での変動に対応したディジタル信号が出力される期間Ｔ
SDを求めればよい。
【００１４】前記判定部１０１ｃには、前記減算器１０
７の出力波形におけるＴ0／ＴSの値と前記Ｄ／Ａ変換器
１０４のオフセット量との変換テーブルを有する。そし
て、前記判定部１０１ｃは、前記Ａ／Ｄ変換器１０６の
出力信号からＴ0／ＴSの値を求めて前記変換テーブルか
らオフセット量を判定し、求められたオフセット量はＤ
ＳＰ１０１の変調部１０１ａに対し、その変調出力レベ
ルから前記Ｄ／Ａ変換器１０４のオフセット成分が打ち
消されるようにフィードバックされる。なお、Ｄ／Ａ変
換器１０４のみならず、Ａ／Ｄ変換器１０６にもオフセ
ットが発生する可能性もあるが、上述したように、判定
部１０１ｃは、同じディジタル信号が連続する期間Ｔ0D
とディジタル信号が変動する期間ＴSDとを判定するだけ
であるから、前記Ａ／Ｄ変換器１０６にオフセットが生
じたとしてもＴ0／ＴSの判定に全く支障はない。上記の
ようにＤ／Ａ変換器１０４のオフセットのゼロ調整が行
われた後、ＣＰＵ１０２の制御によって、切替器１０５
の接続は、Ｄ／Ａ変換器１０４の出力回路と減算器１０
７の入力回路との接続から、前記Ｄ／Ａ変換器１０４の
出力回路とバンドパスフィルタ１０８の入力回路との接
続に切り替えられる。
７の出力波形におけるＴ0／ＴSの値と前記Ｄ／Ａ変換器
１０４のオフセット量との変換テーブルを有する。そし
て、前記判定部１０１ｃは、前記Ａ／Ｄ変換器１０６の
出力信号からＴ0／ＴSの値を求めて前記変換テーブルか
らオフセット量を判定し、求められたオフセット量はＤ
ＳＰ１０１の変調部１０１ａに対し、その変調出力レベ
ルから前記Ｄ／Ａ変換器１０４のオフセット成分が打ち
消されるようにフィードバックされる。なお、Ｄ／Ａ変
換器１０４のみならず、Ａ／Ｄ変換器１０６にもオフセ
ットが発生する可能性もあるが、上述したように、判定
部１０１ｃは、同じディジタル信号が連続する期間Ｔ0D
とディジタル信号が変動する期間ＴSDとを判定するだけ
であるから、前記Ａ／Ｄ変換器１０６にオフセットが生
じたとしてもＴ0／ＴSの判定に全く支障はない。上記の
ようにＤ／Ａ変換器１０４のオフセットのゼロ調整が行
われた後、ＣＰＵ１０２の制御によって、切替器１０５
の接続は、Ｄ／Ａ変換器１０４の出力回路と減算器１０
７の入力回路との接続から、前記Ｄ／Ａ変換器１０４の
出力回路とバンドパスフィルタ１０８の入力回路との接
続に切り替えられる。
【００１５】上述の動作の後、図１の送信機において
は、送信データは、ＣＰＵ１０２で制御されるＤＳＰ１
０１の変調部１０１ａで通信システムに応じた変調信号
で、且つＤ／Ａ変換器１０４のオフセット分が補償され
た変調信号に変換される。なお、前記ＣＰＵ１０２はメ
モリ１０３に記憶された通信システムのプログラムに基
づいて動作する。前記変調部１０１ａ出力の変調信号
は、Ｄ／Ａ変換器１０４でアナログ信号に変換され、切
替器１０５を経て、更にバンドパスフィルタ１０８にお
いて帯域制限されてミキサ１０９に入力する。前記ミキ
サ１０９において、変調信号は、ローカル信号発生器１
１０で生成されたローカル信号と合成されて所望の高周
波信号に周波数変換され、バンドパスフィルタ１１１で
不要波が除去され、高周波電力増幅器１１２で所定の電
力に増幅されてアンテナ１１３から発射される。
は、送信データは、ＣＰＵ１０２で制御されるＤＳＰ１
０１の変調部１０１ａで通信システムに応じた変調信号
で、且つＤ／Ａ変換器１０４のオフセット分が補償され
た変調信号に変換される。なお、前記ＣＰＵ１０２はメ
モリ１０３に記憶された通信システムのプログラムに基
づいて動作する。前記変調部１０１ａ出力の変調信号
は、Ｄ／Ａ変換器１０４でアナログ信号に変換され、切
替器１０５を経て、更にバンドパスフィルタ１０８にお
いて帯域制限されてミキサ１０９に入力する。前記ミキ
サ１０９において、変調信号は、ローカル信号発生器１
１０で生成されたローカル信号と合成されて所望の高周
波信号に周波数変換され、バンドパスフィルタ１１１で
不要波が除去され、高周波電力増幅器１１２で所定の電
力に増幅されてアンテナ１１３から発射される。
【００１６】図３は、請求項２に記載の発明に係わるデ
ィジタル受信機の実施の一形態例を示す構成概要図であ
る。同図に示すように、本受信機は、アンテナ２０１、
高周波増幅器２０２、バンドパスフィルタ２０３、ミキ
サ２０４、ローカル信号発生器２０５、バンドパスフィ
ルタ２０６、切替器２０７、Ａ／Ｄ変換器２０８、受信
信号を通信システムに応じた手段で復調する復調部２０
９ａとディジタル信号発生部２０９ｂと判定部２０９ｃ
と減算器２０９ｄとから成るＤＳＰ２０９、受信機全体
の制御を行うＣＰＵ２１０、通信方式に対応した制御プ
ロラムを記憶したメモリ２１１及び所定の基準電圧を出
力する安定化電圧源２１２で構成される。上記の構成部
位のうち、アンテナ２０１、高周波増幅器２０２、バン
ドパスフィルタ２０３、ミキサ２０４、ローカル信号発
生器２０５、バンドパスフィルタ２０６、Ａ／Ｄ変換器
２０８、ＣＰＵ２１０及びメモリ２１１の機能及び動作
は、図５（ｂ）の同一符号の構成部位の機能及び動作と
同じであるので、以降の説明は、本発明の特徴的な構成
である切替器２０７、Ａ／Ｄ変換器２０８、ＤＳＰ２０
９及び安定化電圧源２１２の動作を中心にして説明す
る。
ィジタル受信機の実施の一形態例を示す構成概要図であ
る。同図に示すように、本受信機は、アンテナ２０１、
高周波増幅器２０２、バンドパスフィルタ２０３、ミキ
サ２０４、ローカル信号発生器２０５、バンドパスフィ
ルタ２０６、切替器２０７、Ａ／Ｄ変換器２０８、受信
信号を通信システムに応じた手段で復調する復調部２０
９ａとディジタル信号発生部２０９ｂと判定部２０９ｃ
と減算器２０９ｄとから成るＤＳＰ２０９、受信機全体
の制御を行うＣＰＵ２１０、通信方式に対応した制御プ
ロラムを記憶したメモリ２１１及び所定の基準電圧を出
力する安定化電圧源２１２で構成される。上記の構成部
位のうち、アンテナ２０１、高周波増幅器２０２、バン
ドパスフィルタ２０３、ミキサ２０４、ローカル信号発
生器２０５、バンドパスフィルタ２０６、Ａ／Ｄ変換器
２０８、ＣＰＵ２１０及びメモリ２１１の機能及び動作
は、図５（ｂ）の同一符号の構成部位の機能及び動作と
同じであるので、以降の説明は、本発明の特徴的な構成
である切替器２０７、Ａ／Ｄ変換器２０８、ＤＳＰ２０
９及び安定化電圧源２１２の動作を中心にして説明す
る。
【００１７】図３において、受信機に電源が投入される
と、受信動作に先立って、以下に説明するように前記Ａ
／Ｄ変換器２０８のオフセットを自動的にゼロ調整す
る。まず、電源が投入されると、切替器２０７の接続
は、ＣＰＵ２１０の制御によってＡ／Ｄ変換器２０８の
入力回路とバンドパスフィルタ２０６の出力回路との接
続から、前記Ａ／Ｄ変換器２０８の入力回路と安定化電
圧源２１２の出力回路との接続に切り替えられる。する
と、前記安定化電圧源２１２から所定の基準電圧Ｖｒｅ
ｆが前記切替器２０７を経て前記Ａ／Ｄ変換器２０８に
入力し、この基準電圧Ｖｒｅｆは前記Ａ／Ｄ変換器２０
８でディジタル信号Ｖｒｄに変換され、ＤＳＰ２０９の
減算器２０９ｄの一方の入力回路に入力する。前記減算
器２０９ｄの他方の入力回路には、ＤＳＰ２０９のディ
ジタル信号発生部２０９ｂから、中心レベルＶｏがＶｏ
＝Ｖｒｅｆで振幅がＶｓの所定の周波数のディジタルの
正弦波信号が入力する。
と、受信動作に先立って、以下に説明するように前記Ａ
／Ｄ変換器２０８のオフセットを自動的にゼロ調整す
る。まず、電源が投入されると、切替器２０７の接続
は、ＣＰＵ２１０の制御によってＡ／Ｄ変換器２０８の
入力回路とバンドパスフィルタ２０６の出力回路との接
続から、前記Ａ／Ｄ変換器２０８の入力回路と安定化電
圧源２１２の出力回路との接続に切り替えられる。する
と、前記安定化電圧源２１２から所定の基準電圧Ｖｒｅ
ｆが前記切替器２０７を経て前記Ａ／Ｄ変換器２０８に
入力し、この基準電圧Ｖｒｅｆは前記Ａ／Ｄ変換器２０
８でディジタル信号Ｖｒｄに変換され、ＤＳＰ２０９の
減算器２０９ｄの一方の入力回路に入力する。前記減算
器２０９ｄの他方の入力回路には、ＤＳＰ２０９のディ
ジタル信号発生部２０９ｂから、中心レベルＶｏがＶｏ
＝Ｖｒｅｆで振幅がＶｓの所定の周波数のディジタルの
正弦波信号が入力する。
【００１８】前記減算器２０９ｄの動作は次の通りであ
る。なお、実際には前記減算器２０９ｄへの入出力信号
はディジタル信号であるが、理解を容易にするため、図
４に示すごとく、これをアナログに変換した波形図を用
いて説明する。図４（ａ）は、前記Ａ／Ｄ変換器２０８
のオフセットがゼロのときの、前記減算器２０９ｄの動
作の説明図である。前記減算器２０９ｄの一方の入力回
路へ入力したオフセットがゼロの前記Ａ／Ｄ変換器２０
８の出力信号Ｖｒｄ（＝Ｖｒｅｆ）と、他方の入力回路
へ入力した前記ディジタル信号発生部２０９ｂ出力の正
弦波信号との関係は、図４（ａ）の波形（Ｐ）に示され
る。前記減算器２０９ｄにおいて、前記正弦波信号とＶ
ｒｄ（＝Ｖｒｅｆ）との差が求められ、Ｖｒｄ以上のレ
ベルの信号が図４（ｂ）の波形（Ｑ）のように出力さ
れ、ＤＳＰ２０９の判定部２０９ｂに入力する。このと
き、波形（Ｑ）の電位ゼロの期間Ｔ0と、何らかの電位
の現れる期間ＴSとの比は、Ｔ0／ＴS＝１となる。
る。なお、実際には前記減算器２０９ｄへの入出力信号
はディジタル信号であるが、理解を容易にするため、図
４に示すごとく、これをアナログに変換した波形図を用
いて説明する。図４（ａ）は、前記Ａ／Ｄ変換器２０８
のオフセットがゼロのときの、前記減算器２０９ｄの動
作の説明図である。前記減算器２０９ｄの一方の入力回
路へ入力したオフセットがゼロの前記Ａ／Ｄ変換器２０
８の出力信号Ｖｒｄ（＝Ｖｒｅｆ）と、他方の入力回路
へ入力した前記ディジタル信号発生部２０９ｂ出力の正
弦波信号との関係は、図４（ａ）の波形（Ｐ）に示され
る。前記減算器２０９ｄにおいて、前記正弦波信号とＶ
ｒｄ（＝Ｖｒｅｆ）との差が求められ、Ｖｒｄ以上のレ
ベルの信号が図４（ｂ）の波形（Ｑ）のように出力さ
れ、ＤＳＰ２０９の判定部２０９ｂに入力する。このと
き、波形（Ｑ）の電位ゼロの期間Ｔ0と、何らかの電位
の現れる期間ＴSとの比は、Ｔ0／ＴS＝１となる。
【００１９】これに対し、図４（ｂ）は、前記Ａ／Ｄ変
換器２０８にオフセットが生じたときの、前記減算器２
０９ｄの動作の説明図である。図４（ｂ）の波形（Ｒ）
は、前記減算器２０９ｄの一方の入力回路へ入力したオ
フセットを含む前記Ａ／Ｄ変換器２０８の出力信号Ｖｒ
ｄ（例えば、Ｖｒｄ＞Ｖｒｅｆとする）と、他方の入力
回路へ入力した前記ディジタル信号発生部２０９ｂ出力
の正弦波信号との関係を示すものである。前記減算器２
０９ｄにおいて、前記の正弦波信号とＶｒｄとの差が求
められ、Ｖｒｄ以上のレベルの信号が図４（ｂ）の波形
（Ｓ）のように出力され、ＤＳＰ２０９の判定部２０９
ｂに入力する。このとき、Ｔ0／ＴS＞１となる。また、
図示は省略したが、前記Ａ／Ｄ変換器２０８のオフセッ
トにより、減算器２０９ｄの一方の入力回路への入力信
号ＶｒｄがＶｒｄ＜Ｖｒｅｆの場合は、上記と同様に考
えると、前記減算器２０９ｄの出力波形においては、Ｔ
0／ＴS＜１となる。
換器２０８にオフセットが生じたときの、前記減算器２
０９ｄの動作の説明図である。図４（ｂ）の波形（Ｒ）
は、前記減算器２０９ｄの一方の入力回路へ入力したオ
フセットを含む前記Ａ／Ｄ変換器２０８の出力信号Ｖｒ
ｄ（例えば、Ｖｒｄ＞Ｖｒｅｆとする）と、他方の入力
回路へ入力した前記ディジタル信号発生部２０９ｂ出力
の正弦波信号との関係を示すものである。前記減算器２
０９ｄにおいて、前記の正弦波信号とＶｒｄとの差が求
められ、Ｖｒｄ以上のレベルの信号が図４（ｂ）の波形
（Ｓ）のように出力され、ＤＳＰ２０９の判定部２０９
ｂに入力する。このとき、Ｔ0／ＴS＞１となる。また、
図示は省略したが、前記Ａ／Ｄ変換器２０８のオフセッ
トにより、減算器２０９ｄの一方の入力回路への入力信
号ＶｒｄがＶｒｄ＜Ｖｒｅｆの場合は、上記と同様に考
えると、前記減算器２０９ｄの出力波形においては、Ｔ
0／ＴS＜１となる。
【００２０】前記判定部２０９ｃには、前記減算器２０
９ｄの出力波形におけるＴ0／ＴSの値と前記Ａ／Ｄ変換
器２０８のオフセット量との変換テーブルを有する。そ
して、前記判定部２０９ｃは、前記減算器２０９ｄの出
力信号が入力すると、その信号からＴ0／ＴSの値を求
め、前記変換テーブルからオフセット量を判定し、求め
られたオフセット量は前記ＤＳＰ２０９の復調部２０９
ａに対し、その復調出力のレベルから前記Ａ／Ｄ変換器
２０８のオフセット成分が打ち消されるようにフィード
バックされる。上記のように前記Ａ／Ｄ変換器２０８の
オフセットのゼロ調整が行われた後、ＣＰＵ２１０の制
御によって、切替器２０７の接続は、Ａ／Ｄ変換器２０
８の入力回路と安定化電圧源２１２の出力回路との接続
から、前記Ａ／Ｄ変換器２０８の入力回路とバンドパス
フィルタ２０６の出力回路との接続に切り替えられる。
９ｄの出力波形におけるＴ0／ＴSの値と前記Ａ／Ｄ変換
器２０８のオフセット量との変換テーブルを有する。そ
して、前記判定部２０９ｃは、前記減算器２０９ｄの出
力信号が入力すると、その信号からＴ0／ＴSの値を求
め、前記変換テーブルからオフセット量を判定し、求め
られたオフセット量は前記ＤＳＰ２０９の復調部２０９
ａに対し、その復調出力のレベルから前記Ａ／Ｄ変換器
２０８のオフセット成分が打ち消されるようにフィード
バックされる。上記のように前記Ａ／Ｄ変換器２０８の
オフセットのゼロ調整が行われた後、ＣＰＵ２１０の制
御によって、切替器２０７の接続は、Ａ／Ｄ変換器２０
８の入力回路と安定化電圧源２１２の出力回路との接続
から、前記Ａ／Ｄ変換器２０８の入力回路とバンドパス
フィルタ２０６の出力回路との接続に切り替えられる。
【００２１】上述の動作の後、図３の受信機において
は、アンテナ２０１で受信された受信信号は、高周波増
幅器２０２で増幅され、バンドパスフィルタ２０３で帯
域外の信号が除去されてミキサ２０４に入力する。前記
ミキサ２０４において、受信信号は、ローカル信号発生
器２０５で生成されたローカル信号と合成されて所望の
中間周波信号に周波数変換され、バンドパスフィルタ２
０６で不要波が除去されて、切替器２０６を経てＡ／Ｄ
変換器２０８に入力する。前記受信信号は、前記Ａ／Ｄ
変換器２０８においてディジタル信号に変換され、ＣＰ
Ｕ２１０で制御されるＤＳＰ２０９の復調部２０９ａに
おいて復調され、前記Ａ／Ｄ変換器２０８のオフセット
が補償された復調出力が得られる。尚、前記ＣＰＵ２１
０は前記メモリ２１１に記憶された通信システムのプロ
グラムに基づいて動作する。
は、アンテナ２０１で受信された受信信号は、高周波増
幅器２０２で増幅され、バンドパスフィルタ２０３で帯
域外の信号が除去されてミキサ２０４に入力する。前記
ミキサ２０４において、受信信号は、ローカル信号発生
器２０５で生成されたローカル信号と合成されて所望の
中間周波信号に周波数変換され、バンドパスフィルタ２
０６で不要波が除去されて、切替器２０６を経てＡ／Ｄ
変換器２０８に入力する。前記受信信号は、前記Ａ／Ｄ
変換器２０８においてディジタル信号に変換され、ＣＰ
Ｕ２１０で制御されるＤＳＰ２０９の復調部２０９ａに
おいて復調され、前記Ａ／Ｄ変換器２０８のオフセット
が補償された復調出力が得られる。尚、前記ＣＰＵ２１
０は前記メモリ２１１に記憶された通信システムのプロ
グラムに基づいて動作する。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
ディジタル送受信機のＤ／Ａ変換器あるいはＡ／Ｄ変換
器で発生するオフセットを自動的にゼロ調整することが
できる。また、本発明に係わる回路構成品のＡ／Ｄ変換
器は、送受信回路における送受信データのディジタル変
換あるいはアナログ変換に使用されるＤ／Ａ変換器やＡ
／Ｄ変換器に比べ、低いサンプリングレートのものでよ
く、且つ、オフセットに対する要求も緩やかな特性のも
のでよい。したがって、本発明は、安価で簡単な回路構
成でオフセットを自動的にゼロ調整できる、信頼性の高
いディジタル送受信機を提供する上で著しい効果があ
る。
ディジタル送受信機のＤ／Ａ変換器あるいはＡ／Ｄ変換
器で発生するオフセットを自動的にゼロ調整することが
できる。また、本発明に係わる回路構成品のＡ／Ｄ変換
器は、送受信回路における送受信データのディジタル変
換あるいはアナログ変換に使用されるＤ／Ａ変換器やＡ
／Ｄ変換器に比べ、低いサンプリングレートのものでよ
く、且つ、オフセットに対する要求も緩やかな特性のも
のでよい。したがって、本発明は、安価で簡単な回路構
成でオフセットを自動的にゼロ調整できる、信頼性の高
いディジタル送受信機を提供する上で著しい効果があ
る。
【図１】請求項１の発明に係わるディジタル送信機の実
施の一形態例を示す構成概要図。
施の一形態例を示す構成概要図。
【図２】減算器１０７の動作説明図で、（ａ）は、Ｄ／
Ａ変換器１０４のオフセットがゼロのときのＤ／Ａ変換
器１０４出力の信号波形及び減算器１０７出力の信号波
形を示す図、（ｂ）は、Ｄ／Ａ変換器１０４にオフセッ
トが生じたときのＤ／Ａ変換器１０４出力の信号波形及
び減算器１０７出力の信号波形を示す図。
Ａ変換器１０４のオフセットがゼロのときのＤ／Ａ変換
器１０４出力の信号波形及び減算器１０７出力の信号波
形を示す図、（ｂ）は、Ｄ／Ａ変換器１０４にオフセッ
トが生じたときのＤ／Ａ変換器１０４出力の信号波形及
び減算器１０７出力の信号波形を示す図。
【図３】請求項２の発明に係わるディジタル受信機の実
施の一形態例を示す構成概要図。
施の一形態例を示す構成概要図。
【図４】ディジタルの動作信号をアナログの波形に変換
して説明した減算器２０９ｄの動作説明図で、（ａ）
は、Ａ／Ｄ変換器２０８のオフセットがゼロのときのＡ
／Ｄ変換器２０８出力の信号波形及び減算器２０９ｄ出
力の信号波形を示す図、（ｂ）は、 Ａ／Ｄ変換器２０
８にオフセットが生じたときのＡ／Ｄ変換器２０８出力
の信号波形及び減算器２０９ｄ出力の信号波形を示す
図。
して説明した減算器２０９ｄの動作説明図で、（ａ）
は、Ａ／Ｄ変換器２０８のオフセットがゼロのときのＡ
／Ｄ変換器２０８出力の信号波形及び減算器２０９ｄ出
力の信号波形を示す図、（ｂ）は、 Ａ／Ｄ変換器２０
８にオフセットが生じたときのＡ／Ｄ変換器２０８出力
の信号波形及び減算器２０９ｄ出力の信号波形を示す
図。
【図５】従来のディジタル無線機の一例を示す構成概要
図で、（ａ）は送信機、（ｂ）は受信機を示す。
図で、（ａ）は送信機、（ｂ）は受信機を示す。
１０１・・ＤＳＰ、 １０１ａ・・変調部、１
０１ｂ・・ディジタル信号発生部、１０１ｃ・・判定
部、 １０２・・ＣＰＵ、 １０３・・メモリ、１
０４・・Ｄ／Ａ変換器、１０５・・切替器、１０６・・
Ａ／Ｄ変換器、１０７・・減算器、１０８・・バンドパ
スフィルタ、１０９・・ミキサ、１１０・・ローカル信
号発生器、 １１１・・バンドパスフィルタ、１１
２・・高周波電力増幅器、１１３・・アンテナ、１２０
・・ＤＳＰ、１２１・・オフセット補償回路、２０１・
・アンテナ、 ２０２・・高周波増幅器、２０３
・・バンドパスフィルタ、 ２０４・・ミキサ、２０
５・・ローカル信号発生器、 ２０６・・バンドパス
フィルタ、２０７・・切替器、 ２０８・・Ａ／Ｄ変換
器、 ２０９・・ＤＳＰ、２０９ａ・・復調部、 ２
０９ｂ・・ディジタル信号発生部、２０９ｃ・・判定
部、 ２０９ｄ・・減算器、 ２１０・・ＣＰＵ、
２１１・・メモリ、 ２１２・・安定化電圧
源、２２０・・オフセット補償回路、 ２２１・・Ｄ
ＳＰ
０１ｂ・・ディジタル信号発生部、１０１ｃ・・判定
部、 １０２・・ＣＰＵ、 １０３・・メモリ、１
０４・・Ｄ／Ａ変換器、１０５・・切替器、１０６・・
Ａ／Ｄ変換器、１０７・・減算器、１０８・・バンドパ
スフィルタ、１０９・・ミキサ、１１０・・ローカル信
号発生器、 １１１・・バンドパスフィルタ、１１
２・・高周波電力増幅器、１１３・・アンテナ、１２０
・・ＤＳＰ、１２１・・オフセット補償回路、２０１・
・アンテナ、 ２０２・・高周波増幅器、２０３
・・バンドパスフィルタ、 ２０４・・ミキサ、２０
５・・ローカル信号発生器、 ２０６・・バンドパス
フィルタ、２０７・・切替器、 ２０８・・Ａ／Ｄ変換
器、 ２０９・・ＤＳＰ、２０９ａ・・復調部、 ２
０９ｂ・・ディジタル信号発生部、２０９ｃ・・判定
部、 ２０９ｄ・・減算器、 ２１０・・ＣＰＵ、
２１１・・メモリ、 ２１２・・安定化電圧
源、２２０・・オフセット補償回路、 ２２１・・Ｄ
ＳＰ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 27/22 Ｈ０４Ｌ 27/22 Ｚ
Claims (2)
- 【請求項１】ディジタルの送信データをＤ／Ａ変換手段
でアナログ信号に変換し、前記アナログ信号を無線周波
数に変換して送信するディジタル送信機において、ディ
ジタル信号発生手段で生成した所定の基準値を中心とす
る正弦波信号を前記Ｄ／Ａ変換手段でアナログ信号に変
換し、前記アナログの正弦波信号と前記基準値と同レベ
ルの直流電圧との差の信号波形を減算手段で求め、前記
減算手段の出力信号波形における前記基準電圧値以上の
レベルを示す期間Ｔｓと前記基準電圧値以下のレベルを
示す期間Ｔｏとの比Ｔｓ／Ｔｏと前記Ｄ／Ａ変換手段の
オフセット量との変換テーブルを有する判定手段で、前
記減算手段で求めた前記正弦波信号と基準電圧値との差
の信号波形のＴｓ／Ｔｏから前記Ｄ／Ａ変換手段のオフ
セット成分を算出し、前記オフセット成分を前記ディジ
タル信号処理手段の出力に、前記Ｄ／Ａ変換手段のオフ
セットを打ち消すようにフィードバックすることを特徴
とするディジタル送信機。 - 【請求項２】Ａ／Ｄ変換手段でディジタル信号に変換さ
れた中間周波受信信号をＤＳＰ等のディジタル信号処理
手段で復調して復調出力を得るディジタル受信機におい
て、所定の基準値の直流電圧を前記Ａ／Ｄ変換手段でデ
ィジタル信号に変換し、ディジタル信号発生手段で生成
した前記所定の基準値を中心とする正弦波信号と前記Ａ
／Ｄ変換手段出力の電圧値との差の信号波形を減算手段
で求め、前記減算手段の出力信号波形における前記Ａ／
Ｄ変換手段出力の電圧値以上のレベルを示す期間Ｔｓと
前記電圧値以下のレベルを示す期間Ｔｏとの比Ｔｓ／Ｔ
ｏと前記Ａ／Ｄ変換手段のオフセット量との変換テーブ
ルを有する判定手段で、前記減算手段で求めた正弦波信
号と前記Ａ／Ｄ変換手段出力の電圧値との差の信号波形
のＴｓ／Ｔｏから前記Ａ／Ｄ変換手段のオフセット成分
を算出し、前記オフセット成分を前記ディジタル信号処
理手段の出力に、前記Ａ／Ｄ変換手段のオフセットを打
ち消すようにフィードバックすることを特徴とするディ
ジタル受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26338599A JP3875815B2 (ja) | 1999-09-17 | 1999-09-17 | ディジタル送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26338599A JP3875815B2 (ja) | 1999-09-17 | 1999-09-17 | ディジタル送受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001086176A true JP2001086176A (ja) | 2001-03-30 |
| JP3875815B2 JP3875815B2 (ja) | 2007-01-31 |
Family
ID=17388765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26338599A Expired - Fee Related JP3875815B2 (ja) | 1999-09-17 | 1999-09-17 | ディジタル送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3875815B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188661A (ja) * | 2001-12-13 | 2003-07-04 | Shi Control Systems Ltd | 電流アンプ回路のオフセット調整方法及びオフセット調整機能を持つ電流アンプ回路 |
| WO2004071040A1 (ja) * | 2003-02-06 | 2004-08-19 | Mitsubishi Denki Kabushiki Kaisha | Ａ／ｄコンバータのオフセット補正回路 |
| US9960798B2 (en) | 2016-01-07 | 2018-05-01 | Samsung Electronics Co., Ltd. | Apparatus and method for tuning frequency |
-
1999
- 1999-09-17 JP JP26338599A patent/JP3875815B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188661A (ja) * | 2001-12-13 | 2003-07-04 | Shi Control Systems Ltd | 電流アンプ回路のオフセット調整方法及びオフセット調整機能を持つ電流アンプ回路 |
| WO2004071040A1 (ja) * | 2003-02-06 | 2004-08-19 | Mitsubishi Denki Kabushiki Kaisha | Ａ／ｄコンバータのオフセット補正回路 |
| US9960798B2 (en) | 2016-01-07 | 2018-05-01 | Samsung Electronics Co., Ltd. | Apparatus and method for tuning frequency |
| US10284243B2 (en) | 2016-01-07 | 2019-05-07 | Samsung Electronics Co., Ltd. | Apparatus and method for tuning frequency |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3875815B2 (ja) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04297115A (ja) | 可変利得制御回路 | |
| KR0184993B1 (ko) | 이동 무선 유닛 및 이를 자동적으로 이득 제어하는 방법 | |
| US11177988B2 (en) | Receiver circuits with blocker attenuating mixer | |
| JPH07336283A (ja) | 線形受信機 | |
| JPWO2005053171A1 (ja) | 自動利得制御装置 | |
| US20040014450A1 (en) | Signal receiving apparatus and gain control method using analog control AGC and step control AGC | |
| JP3731276B2 (ja) | 受信機 | |
| US20040087287A1 (en) | Automatic gain control system | |
| US6810266B1 (en) | Digitally controlled radio back-end | |
| JPH1013482A (ja) | Ｄｃオフセット除去機能を備えた受信機及びこれを用いた無線通信システム | |
| US6980610B2 (en) | Wireless terminal device | |
| JP3586267B2 (ja) | 自動利得制御回路 | |
| GB2381162A (en) | Wireless transmitter and device for mobile station | |
| JP2001086176A (ja) | ディジタル送受信機 | |
| JP2002094346A (ja) | 可変利得増幅器を備えた受信機及びその制御方法 | |
| JPH04277909A (ja) | 送信電力制御方法 | |
| JP4933624B2 (ja) | 無線受信機 | |
| TWI423597B (zh) | 用於濾波器之增益波紋及群組延遲特徵之補償方法及包含該方法之接收電路 | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| US4859957A (en) | Method for demodulating an FM signal | |
| JP3964346B2 (ja) | Ｆｍ信号受信器およびそれを用いる無線通信装置 | |
| JPH1188220A (ja) | 無線信号受信機 | |
| GB2393052A (en) | Control of the bias in an amplifier or mixer of a receiver for improved dynamic range, noise performance and efficiency | |
| JPH05102767A (ja) | 無線通信装置の送信電力制御回路 | |
| JPH07326980A (ja) | 移動通信用受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040604 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |