JP4250003B2 - Agc回路 - Google Patents

Agc回路 Download PDF

Info

Publication number
JP4250003B2
JP4250003B2 JP2003059848A JP2003059848A JP4250003B2 JP 4250003 B2 JP4250003 B2 JP 4250003B2 JP 2003059848 A JP2003059848 A JP 2003059848A JP 2003059848 A JP2003059848 A JP 2003059848A JP 4250003 B2 JP4250003 B2 JP 4250003B2
Authority
JP
Japan
Prior art keywords
agc
power ratio
signal
correction amount
received signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003059848A
Other languages
English (en)
Other versions
JP2004274217A5 (ja
JP2004274217A (ja
Inventor
るみ 黒田
欽一 日暮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003059848A priority Critical patent/JP4250003B2/ja
Publication of JP2004274217A publication Critical patent/JP2004274217A/ja
Publication of JP2004274217A5 publication Critical patent/JP2004274217A5/ja
Application granted granted Critical
Publication of JP4250003B2 publication Critical patent/JP4250003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、受信機に関わり、特にAGC(Automatic Gain Control)回路の制御方法に関するものである。
【0002】
【従来の技術】
QAM(Quadrature Amplitude Modulation)等のように、変調波の振幅成分に情報を持つ変調方式のデジタル無線通信システムの受信機において、受信機の受信信号レベルは伝搬路の特性により変動するため、AGC(Automatic Gain Control)を用いて受信レベルを一定に保つ必要がある。この種のAGCでは、瞬時値(例えば、サンプル毎等)で受信レベルを一定に保とうとすると、変調波に含まれる振幅成分を抑圧してしまうため、通常、数シンボルの受信信号の区間平均を用いる。
【0003】
図2は、従来のAGC回路の一例である。図2を用いて受信信号の区間平均を用いたAGC制御方法を説明する。
【0004】
図2において、入力端子200へ入力される受信信号Xa(t)は、可変増幅器201へ入力される。可変増幅器201では、制御信号Vcで制御される利得Gにより受信信号Xa(t)を増幅し、増幅した信号GXa(t)はアナログ・デジタル変換器(以下、AD変換器と称する)202を介してデジタル信号Xd(n)となる。ここで、以下全ての説明において、tは時刻(t≧0)、nはシンボル番号(n=0,1,2,・・・)である。
【0005】
デジタル信号Xd(n)は、復調回路203とAGC制御部211へ入力される。
【0006】
AGC制御部211において、デジタル信号Xd(n)は、振幅2乗平均演算部204に入力されて、数シンボルの区間平均電力Pd(n)を算出し、電力比算出部205において基準電力P0との電力比PR(n)=Pd(n)/P0を算出した後、スケール変換部206へ入力される。
【0007】
スケール変換部206では、電力比PR(n)を対数log10(PR(n))へ変換して乗算器207へ入力し、スケール変換した電力比log10(PR(n))と係数μ(0<μ≦1)を乗算し、AGC制御信号の補正量μlog10(PR(n))を加算器208へ入力する。
【0008】
加算器208では、1シンボル前のAGC制御信号Vc(n−1)と、乗算器207より得たAGC制御信号の補正量μlog10(PR(n))の符号変換したものを加算することにより、AGC制御信号Vc(n)を算出する。算出したAGC制御信号Vc(n)は、デジタル・アナログ変換器(以下、DA変換器と称する)を介してアナログのAGC制御信号Vcとなる。この制御信号Vcにより、可変増幅器201の利得Gを変化させてAD変換器への入力信号を一定レベルにする。
【0009】
図2に示すAGC回路の動作について、図4を用いて説明する。図4は、受信フレームk(k:フレーム番号)および受信フレーム(k+1)で受信機に信号が入力された場合に、図2に示されるAGC回路を用いてAGC制御を行ったときの動作を示している。ここでフレームとは、デジタル無線システムにおいて信号を一定データ長に区切って送受信したもので、例えば1フレームを192シンボル構成、シンボルレートを4.8kbaud(シンボル/sec)とすると、1フレームの期間は40msecとなる。
【0010】
図4において、受信フレームkと受信フレーム(k+1)には受信信号が入力され、受信フレーム(k−1)と受信フレーム(k+2)には受信信号が入力されていない。このため、受信信号が入力されている受信フレームkと受信フレーム(k+1)では、振幅2乗平均演算部204で算出される平均電力Pd(n)はPとなり、受信信号の入力されていない受信フレーム(k−1)と受信フレーム(k+2)ではゼロとなる。
【0011】
AGC回路の立ち上がりには応答時間を要するため、制御信号Vcは受信フレームkの先頭でVgmax(そのときの利得Gは最大利得gmaxとなる)となり、その後、制御信号VcはVgに、利得Gはgに収束してAD変換器の出力を一定に保つように動作する。
【0012】
【特許文献1】
特開2002−84153号公報
【0013】
【発明が解決しようとする課題】
上記説明のように、AGC回路の構成では、連続して受信信号を受信する場合に変調波に含まれる振幅成分を抑圧することがないよう、数シンボルの区間平均により平均電力Pd(n)を算出する必要がある。
【0014】
しかしながら、受信機への入力信号のレベルが高い場合、従来のAGC制御方法では、図4に示すように、受信信号が入力されていない受信フレーム(k−1)から、受信信号が入力されている受信フレームkに移った際に、電力Pd(n)を数シンボルの区間平均で算出しているために、急峻な受信信号の立ち上がりを追従できず、結果、受信フレームkの前半においてAD変換器への入力が過入力となり、受信フレームkの前半では、受信信号を正しく復号できず、同期確立の遅延、通信開始時の音切れ等の問題点がある。
【0015】
本発明は、この問題点を解決するために、電力比判定部と補正量設定部を新たに備えることにより、電力比判定部で急峻な受信信号の立ち上がりを検出し、電力比の判定結果によりAGC制御信号の補正量を、補正量設定部で設定するか、係数μを乗算して算出するか切替えることで、受信信号の立ち上がりにおけるAGC回路の追従性を改善することを目的とする。
【0016】
更に、補正量設定部の前段にカウンタ部を備えることにより、制御信号Vcにより制御された利得Gは、時刻Δt(ここで、Δtは、電力比判定結果から求めたAGC制御信号Vcにより、可変増幅器の利得Gが制御されてからの受信信号が、電力比判定部に入力されるまでに要する応答時間である)の間は変化させないようにすることで、AD変換器出力信号の不安定さを改善することを目的とする。
【0017】
【課題を解決するための手段】
上記目的を達成するため、本発明のデジタル無線通信システムの受信機におけるAGC回路は、受信信号の電力と、受信信号をデジタル信号に変換するアナログ・デジタル変換の基準電力との電力比、または、対数変換した電力比が、所定の電力比以上である場合に、受信信号の立ち上がりを検出し、受信信号の立ち上がりを検出した場合、受信信号AGC補正の有無を段階的に切り換えるようにしたものである。
【0018】
(1)更に詳しくは、本発明のAGC回路は、電力比判定部を具備し、電力比判定部により受信信号の急峻な立ち上がりを検出するようにしたものである。
【0019】
(2)更に、本発明のAGC回路の電力比判定部は、受信信号の電力Pd(n)とアナログ・デジタル変換器への標準入力により決まる基準電力P0との電力比PR(n)=Pd(n)/P0または、対数変換した電力比log10(PR(n))が、所定の電力比以上である場合に、受信信号の立ち上がりであると判断するようにする。
【0020】
(3)また、本発明のAGC回路は、電力比判定部で受信信号の立ち上がりを検出した場合、カウンタ部を介して補正量設定部でNシンボル(Nは、例えば、AGC制御信号更新が有効となるまでに要する時間に相当するシンボル数)毎に所定のAGC制御信号の補正量VMを出力、それ以外はAGC制御信号の補正量として"0"を出力することにより、受信開始フレームの前半のAGC制御を高速に行うようにする。
【0021】
(4)また、本発明のAGC回路は、電力判定部により受信信号の立ち上がりを検出した場合は、カウンタ部および補正量設定部を介してAGC制御信号の補正量を設定し、電力判定部により受信信号の立ち上がりを検出しなかった場合は、係数μ(0<μ≦1)によりAGC制御信号の補正量を算出することにより、AGC制御方法を切替えるようにする。
【0022】
【発明の実施の形態】
図1は、本発明のAGC制御方法を用いたAGC回路の実施例の一つであり、図3は、図1のブロック図に示すAGC回路の動作を示すタイムチャートである。以下、図1および図3を用いてAGC回路の動作を説明する。
【0023】
図1において、入力端子100へ入力される受信信号Xa(t)は、可変増幅器101へ入力される。可変増幅器101では、制御信号Vcにより制御される利得Gにより受信信号Xa(t)を増幅し、増幅した信号GXa(t)はAD変換器102を介してデジタル信号Xd(n)となる。
【0024】
デジタル信号Xd(n)は、復調回路103とAGC制御部115へ入力される。
【0025】
AGC制御部115において、デジタル信号Xd(n)は、振幅2乗平均演算部104に入力され、数シンボルの区間平均電力Pd(n)を算出し、電力比算出部105において基準電力P0との電力比PR(n)=Pd(n)/P0を算出してスケール変換部106へ入力される。
【0026】
スケール変換部106では、電力比PR(n)を対数log10(PR(n))へ変換して電力比判定部107へ入力する。対数log10(PR(n))へ変換された電力比は、基準電力に対する電力の大きさの情報を持っているため、受信信号の入力されていない状態から、利得Gが最大利得gmaxのまま受信信号が入力された場合にAGC制御の追従が追いつかず、受信フレームkの前半でAD変換器への入力が過入力となり、この過入力の状態から受信信号の立ち上がりが判定可能となる。
【0027】
そこで、電力比判定部107において、閾値をM(M>0)とした場合、受信信号の平均電力が基準電力に対して閾値M以上かM未満かを判定し、M以上ならばスイッチ108を端子109へ、M未満ならばスイッチ108を端子110へ切替える。この時、閾値MはM>0で、例えばフェージングによる瞬時変動などより大きな値(例えば8dB程度)を設定するのが望ましい。
【0028】
受信信号の電力と基準電力の電力比がM以上である場合、カウンタ部116では一定のシンボル数、例えばAGC制御の応答時間Δtに相当するシンボル数N(NはΔt×fsymbにより算出される値に近い整数、ここでfsymbはシンボルレートを示す)をカウントして、Nシンボル毎に1度だけ補正量設定部117において補正量=VMとし、それ以外は補正量=0と設定して加算器112のマイナスの端子へ入力する。シンボル数Nは、例えば、AGC制御の応答時間Δtが2〜3シンボル時間(シンボルレートを4.8kbaudとしたとき、約42〜63msec)程度であった場合、N=4(約83msec)などと設定する。
【0029】
また、受信信号の電力と基準電力の電力比がM未満の場合、スケール変換した電力比log10(PR(n))と係数μ(0<μ≦1)を乗算し、AGC制御信号の補正量μlog10(PR(n))を加算器112のマイナス端子へ入力する。加算器112では、1シンボル前のAGC制御信号Vc(n−1)と、補正量設定部117または乗算器111で算出した補正量VM、0およびμlog10(PR(n))により、電力比がM以上検出かつ補正実行の場合は数1により、電力比がM以上検出かつ補正非実行の場合は数2により、電力比がM未満検出の場合は数3より、AGC制御信号Vc(n)をそれぞれ算出する。
【0030】
c(n)=Vc(n−1)−VM (数1)
【0031】
c(n)=Vc(n−1)−O (数2)
【0032】
c(n)=Vc(n−1)−μlog10(PR(n)) (数3)
算出したAGC制御信号Vc(n)は、DA変換器114を介してアナログのAGC制御信号Vcとなる。この制御信号Vcにより、可変増幅器201の利得Gを変化させてAD変換器への入力信号を一定レベルにするよう動作する。
【0033】
図3は、受信フレームk(k:フレーム番号)および受信フレーム(k+1)で受信機に信号が入力された場合において、図1に示されるAGC回路を用いてAGC制御を行ったときの動作を示している。図1に示すAGC回路の動作について、図3を用いて説明する。
【0034】
図3において、受信フレームkと受信フレーム(k+1)は受信信号が入力され、受信フレーム(k−1)と受信フレーム(k+2)は受信信号が入力されていない。このため、受信信号が入力されている受信フレームkと受信フレーム(k+1)では、振幅2乗平均演算部104で算出される平均電力Pd(n)はPとなり、受信信号の入力されていない受信フレーム(k−1)と受信フレーム(k+2)ではゼロとなる。
【0035】
このとき、平均電力Pd(n)は数シンボルの区間平均により算出しているため、受信フレームkの前半の数シンボルでは制御信号VcはVgmaxとなり、そのときの利得Gは最大利得gmaxとなる。
【0036】
このため、AD変換器への入力信号が過入力となり、図3に示すようにAD変換器の出力であるデジタル信号Xd(n)は飽和し、受信信号の電力Pd(n)は基準電力P0に対して大きくなる。これにより、電力比判定部107で電力比がM以上であることを検出し、例えば図3に示す区間300の間はNシンボル周期で、ある1シンボルでは数1により補正量をVMとしてAGC制御信号Vcを算出し、残りの(N−1)シンボルの間は数2により補正量を0としてAGC制御信号Vcを算出してAGC制御を行う。
【0037】
上記のAGC制御を、図3に示す区間300の間、即ち、電力比PR(n)がM未満になるまで繰り返し行い、その後の区間301では、電力比判定部107で受信信号の平均電力Pd(n)が基準電力P0に対してM未満を検出するため、数3によりAGCの制御を行うことで、AD変換器の出力を一定に保つことを可能にしている。
【0038】
この結果、受信信号の立ち上がりからの数シンボルはAD変換器への入力信号が過入力状態となり、デジタル信号Xd(n)は一時的に飽和するが、その区間は数3のみで動作していた従来のAGC制御方法に比べ時間的に短縮可能となり、受信フレーム先頭におけるAGC制御による受信性能の劣化を軽減できる。
【0039】
このように、図1に示す実施例によれば、受信信号の電力比と基準電力との電力比判定を行うことで、受信信号の立ち上がりを検出可能となり、適切なAGC制御方法に切替えることによって、受信信号の急峻な変化に対してAGC制御の追従が可能となる。
【0040】
【発明の効果】
本発明のAGC回路によれば、受信信号の基準電力に対する急峻な変化を検出し、これにより適切なAGC制御に切替えることが可能となる。また、前記切替えが可能になることにより、受信信号の立ち上がり時におけるAD変換器出力への過入力状態を時間的に短縮することが可能となり、受信フレーム先頭でのAGC制御による受信性能の劣化を軽減することができる。
【図面の簡単な説明】
【図1】本発明のAGC回路の一実施例を示すブロック図。
【図2】従来のAGC回路の一例を示すブロック図。
【図3】図1のAGC回路の動作を示すタイムチャート。
【図4】図2AGC回路の動作を示すタイムチャート。
【符号の説明】
100、200:入力端子、109、110:端子、101、201:可変増幅器、102、202:AD変換器、114、210:DA変換器、103、203:復調回路、115、211:AGC制御部、104、204:振幅2乗平均演算部、105、205:電力比算出部、106、206:スケール変換部、107:電力比判定部、108:スイッチ、116:カウンタ部、111、207:乗算器、117:補正量設定部、112、208:加算器、113、209:遅延器、300:本発明のAGC制御動作区間、301:従来のAGC制御動作区間。

Claims (2)

  1. デジタル無線通信システムの受信機のAGC(Automatic Gain Control)回路において、
    受信信号の電力と前記受信信号をデジタル信号に変換するアナログデジタル変換の基準電力との電力比、または該電力比を対数変換した電力比が、所定の電力比以上である場合に、受信信号の立ち上がりを検出する電力比判定部と、
    前記AGC回路を制御する信号の補正量を設定する補正量設定部とを有し、
    前記電力比判定部が受信信号の立ち上がりを検出した場合、前記補正量設定部に設定された補正量に応じて前記受信信号のAGC補正の有無を切り換え、さらに前記電力比の値と前記AGC補正の有無に応じてAGC制御信号の算出方法を切り換えることを特徴とするAGC回路。
  2. 請求項1に記載のAGC回路であって、
    該AGC回路は、前記補正量設定部の前段にカウンタ部を有し、
    該カウンタ部により所定のシンボル数をカウントすると前記補正量設定部の補正量を設定することを特徴とするAGC回路。
JP2003059848A 2003-03-06 2003-03-06 Agc回路 Expired - Fee Related JP4250003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003059848A JP4250003B2 (ja) 2003-03-06 2003-03-06 Agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003059848A JP4250003B2 (ja) 2003-03-06 2003-03-06 Agc回路

Publications (3)

Publication Number Publication Date
JP2004274217A JP2004274217A (ja) 2004-09-30
JP2004274217A5 JP2004274217A5 (ja) 2006-03-30
JP4250003B2 true JP4250003B2 (ja) 2009-04-08

Family

ID=33122556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003059848A Expired - Fee Related JP4250003B2 (ja) 2003-03-06 2003-03-06 Agc回路

Country Status (1)

Country Link
JP (1) JP4250003B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101130261B (zh) * 2007-09-04 2011-03-30 广州市壁神新型建材有限公司 带轻钢框架的钢丝网混凝土复合轻质墙板的制造工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101130261B (zh) * 2007-09-04 2011-03-30 广州市壁神新型建材有限公司 带轻钢框架的钢丝网混凝土复合轻质墙板的制造工艺

Also Published As

Publication number Publication date
JP2004274217A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
EP1751857B1 (en) Gain control for a receiver in a multi-carrier communication system
KR100959230B1 (ko) 무선 수신기를 위한 자동 이득 제어
KR101294021B1 (ko) 무선 통신 시스템에서 데이터 수신 장치 및 방법
JP3183078B2 (ja) 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム
JPH1084237A (ja) 受信自動利得制御方法及びシステム
US20020061738A1 (en) System and method for inverting automatic gain control (AGC) and soft limiting
EP1184975A1 (en) Gain control device
CN109787656B (zh) Ofdm电力线通信的自动增益控制装置
EP1439636A1 (en) Automatic gain control method
KR100694787B1 (ko) 타임슬롯화된 데이터 전송을 위한 개선된 자동 이득 제어메카니즘
JP5681531B2 (ja) 自動利得制御装置および自動利得制御方法
JP2006197654A (ja) Agc制御方法及びagc回路
JP2002290177A (ja) 受信装置および自動利得制御方法
JP4250003B2 (ja) Agc回路
JP4171191B2 (ja) Agc制御方法及びagc回路
JP2010081015A (ja) 自動利得制御装置および該方法ならびにofdm受信装置および該方法
KR100526417B1 (ko) 직교 주파수 분할 다중화 시스템의 자동 이득 조정 장치및 방법
JP2004134917A (ja) 自動利得制御装置、無線受信装置及び自動利得制御方法
JPWO2007032550A1 (ja) 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機
KR100737746B1 (ko) 적응적 자동이득제어 방법 및 장치
JP3211644B2 (ja) 自動利得制御回路
JP2977396B2 (ja) 無線受信機
JP4538282B2 (ja) 自動利得制御装置及び自動利得制御方法
JP2003218651A (ja) 自動利得制御装置
JP2543542B2 (ja) スケルチ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4250003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees