JP4821639B2 - 振幅検出装置 - Google Patents
振幅検出装置 Download PDFInfo
- Publication number
- JP4821639B2 JP4821639B2 JP2007030729A JP2007030729A JP4821639B2 JP 4821639 B2 JP4821639 B2 JP 4821639B2 JP 2007030729 A JP2007030729 A JP 2007030729A JP 2007030729 A JP2007030729 A JP 2007030729A JP 4821639 B2 JP4821639 B2 JP 4821639B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplitude
- amplitude detection
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/309—Measuring or estimating channel quality parameters
- H04B17/318—Received signal strength
Description
Chun-Pang Wu and Hen-Wai Tsao、"A 110-MHz 84-dB CMOS Programmable Gain Amplifier With Integrated RSSI Function"、IEEE JOURNAL OF SOLID-STATE CIRCUITS、VOL.40, NO.6 JUNE 2005
(実施例1)
図1は構成図(1)であり、本発明の振幅検出装置の1つの構成を示している。
(実施例2)
図6は構成図(2)であり、本発明の振幅検出装置の1つの構成を示しており、図1の構成図(1)に対して参照信号設定回路5、比較器61,62、制御回路7を追加している。
(実施例3)
図7は構成図(3−1)であり、図1の構成図(1)の振幅検出回路2のうち連続する3つの振幅検出回路2を1つのスイッチ回路4に接続している。
(実施例4)
図11は構成図(4)であり、図7の構成図(3−1)において、増幅回路1が外部からの制御信号(13)に基づいて増幅率を変更できる構成を有している。増幅率を変更する仕組みの一例として、増幅回路1がその回路内で増幅率を決定する増幅器の負荷抵抗を、外部からの制御信号(13)により、変更することによって実現できる。
(実施例5)
図12は構成図(5)であり、図7の構成図(3−1)において、振幅検出回路2が外部からの制御信号(14)に基づいて検出電流の増幅率を変更できる構成を有している。検出電流の増幅率は例えばカレントミラー比を外部からの制御信号(14)によって変更することで容易に実現できる。
(実施例6)
図13は演算回路の構成図(2)であり、図3の演算回路の構成図(1)の抵抗33を外部からの制御信号(15)に基づいて抵抗値を制御できる可変抵抗34に置き換えた構成を有している。可変抵抗34は、例えば、抵抗を制御信号(15)で制御されるアナログスイッチで選択することで容易に実現することができる。
(実施例7)
図14は演算回路の構成図(3)であり、図13の演算回路の構成図(2)に対し、可変抵抗34で合成した検出電流の一部を分岐するための定電流源35を備えている。検出電流の変化に相応しない部分をこの定電流源35で引き抜き、かつ、可変抵抗34の抵抗値をそれに応じて大きくすることによって、出力電圧(3)の絶対値を保ったまま、検出電流の変化に寄与する部分のみを出力電圧(3)の大きな変化として抽出することが可能になる。なお、上記の検出電流の一部は予め設定する補正値に応じて決定する。
(実施例8)
図15は構成図(6)であり、図8の構成図(3−2)に対し、比較器82、コンデンサ81、そして制御信号(16)によって制御されるスイッチ回路83より構成する比較回路80を備え、大小判定信号(4)を生成している。
(実施例9)
図16は構成図(7)であり、図8の構成図(3−2)に対し、それぞれの増幅回路1をコンデンサ121〜130を介して直列に接続する。
(付記2) 付記1に記載の振幅検出装置であって、該複数の増幅回路はそれぞれが直列に接続された複数の増幅回路であることを特徴とする振幅検出装置。
(付記3) 付記1に記載の振幅検出装置であって、該振幅検出回路は該増幅回路の増幅した信号の振幅に応じた電流を生成し、該演算回路は複数の該振幅検出回路が生成する電流を合成し、該合成された電流を電圧に変換することを特徴とする振幅検出装置。
(付記4) 付記1に記載の振幅検出装置であって、該スイッチ回路を制御する制御回路を備え、該制御回路は該演算回路にて演算された信号を予め設定した2つの参照信号と比較する比較器を備え、該演算回路にて演算された信号が該2つの参照信号の間に位置するように制御することを特徴とする振幅検出装置。
(付記5) 付記1に記載の振幅検出装置であって、該スイッチ回路は、連続する該振幅検出回路の検出した信号を該演算回路に送出するか否かを設定することを特徴とする振幅検出装置。
(付記6) 付記1に記載の振幅検出装置であって、複数の該増幅回路のそれぞれは、増幅率が制御信号に基づいて可変になることを特徴とする振幅検出装置。
(付記7) 付記1に記載の振幅検出装置であって、複数の該振幅検出回路のそれぞれは、電流増幅率が制御信号に基づいて可変になることを特徴とする振幅検出装置。
(付記8) 付記3に記載の振幅検出装置であって、該演算回路は合成した電流を電圧に変換する場合、制御信号に基づいて該電流を電圧に変換するため可変抵抗を用いることを特徴とする振幅検出装置。
(付記9) 付記3に記載の振幅検出装置であって、該演算回路は合成した電流を電圧に変換する場合、合成した電流に補正値を加えて電圧に変換することを特徴とする振幅検出装置。
(付記10) 付記4に記載の振幅検出装置であって、該演算回路にて演算された信号を、予め設定した比較タイミングで該演算された信号の電圧の大小関係を判別する比較回路を備えることを特徴とする振幅検出装置。
(付記11) 付記1に記載の振幅検出装置であって、 該増幅回路および該振幅検出回路のそれぞれの入力信号は結合容量を介して入力されることを特徴とする振幅検出装置。
2、201〜210 振幅検出回路
3 演算回路
31 加算器
32 コンデンサ
33 抵抗
34 可変抵抗
35 定電流源
4、401〜410 スイッチ回路
5 参照信号設定回路
61,62 比較器
7 制御回路
80 比較回路
81 コンデンサ
82 比較器
83 スイッチ回路
Claims (10)
- 入力信号を予め設定した増幅率で増幅する複数の増幅回路と、
該増幅回路の増幅した信号の振幅を検出する振幅検出回路と、
該振幅検出回路の検出した信号を演算して該入力信号の振幅を求める演算回路と、
複数の該振幅検出回路のうち連続する該振幅検出回路で検出されて、加算された信号を該演算回路に送出するか否かを設定するスイッチ回路を備えることを特徴とする振幅検出装置。 - 請求項1に記載の振幅検出装置であって、
該複数の増幅回路はそれぞれが直列に接続された複数の増幅回路であることを特徴とする振幅検出装置。 - 請求項1に記載の振幅検出装置であって、
該振幅検出回路は該増幅回路の増幅した信号の振幅に応じた電流を生成し、
該演算回路は複数の該振幅検出回路が生成する電流を合成し、該合成された電流を電圧に変換することを特徴とする振幅検出装置。 - 請求項1に記載の振幅検出装置であって、
該スイッチ回路を制御する制御回路を備え、
該制御回路は該演算回路にて演算された信号を予め設定した2つの参照信号と比較する比較器を備え、該演算回路にて演算された信号が該2つの参照信号の間に位置するように制御することを特徴とする振幅検出装置。 - 請求項1に記載の振幅検出装置であって、
複数の該増幅回路のそれぞれは、増幅率が制御信号に基づいて可変になることを特徴とする振幅検出装置。 - 請求項1に記載の振幅検出装置であって、
複数の該振幅検出回路のそれぞれは、電流増幅率が制御信号に基づいて可変になることを特徴とする振幅検出装置。 - 請求項3に記載の振幅検出装置であって、
該演算回路は合成した電流を電圧に変換する場合、制御信号に基づいて該電流を電圧に変換するため可変抵抗を用いることを特徴とする振幅検出装置。 - 請求項3に記載の振幅検出装置であって、
該演算回路は合成した電流を電圧に変換する場合、合成した電流に補正値を加えて電圧に変換することを特徴とする振幅検出装置。 - 請求項4に記載の振幅検出装置であって、
該演算回路にて演算された信号を、予め設定した比較タイミングで該演算された信号の電圧の大小関係を判別する比較回路を備えることを特徴とする振幅検出装置。 - 請求項1に記載の振幅検出装置であって、
該増幅回路および該振幅検出回路のそれぞれの入力信号は結合容量を介して入力されることを特徴とする振幅検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007030729A JP4821639B2 (ja) | 2007-02-09 | 2007-02-09 | 振幅検出装置 |
US12/023,247 US8014747B2 (en) | 2007-02-09 | 2008-01-31 | Amplitude detecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007030729A JP4821639B2 (ja) | 2007-02-09 | 2007-02-09 | 振幅検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008196897A JP2008196897A (ja) | 2008-08-28 |
JP4821639B2 true JP4821639B2 (ja) | 2011-11-24 |
Family
ID=39685369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007030729A Expired - Fee Related JP4821639B2 (ja) | 2007-02-09 | 2007-02-09 | 振幅検出装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8014747B2 (ja) |
JP (1) | JP4821639B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564856B2 (en) | 2013-01-09 | 2017-02-07 | Qualcomm Technologies, Inc. | Amplifier circuit with improved accuracy |
JP6175805B2 (ja) | 2013-03-01 | 2017-08-09 | 富士通株式会社 | 受信装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828925B2 (ja) * | 1976-12-23 | 1983-06-18 | 松下電器産業株式会社 | 自動利得切換増巾器 |
US4554511A (en) * | 1982-09-29 | 1985-11-19 | Tetra Tech, Inc. | Offset voltage correction network for instantaneous floating point amplifier |
SE463540B (sv) * | 1988-09-19 | 1990-12-03 | Ericsson Telefon Ab L M | Saett foer att i ett radiokommunikationssystem digitalisera godtyckliga radiosignaler samt anordning foer utoevande av saettet |
JPH02186724A (ja) * | 1989-01-13 | 1990-07-23 | Pioneer Electron Corp | レベル検出回路 |
JPH04336815A (ja) * | 1991-05-14 | 1992-11-25 | Japan Radio Co Ltd | 無線電話装置 |
JPH08125559A (ja) * | 1994-10-26 | 1996-05-17 | Matsushita Electric Ind Co Ltd | Fm受信機 |
JPH10336063A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | Rssi出力回路 |
JPH11261500A (ja) * | 1998-03-10 | 1999-09-24 | Motorola Kk | 低電圧動作可能なrssi回路 |
JPH11284460A (ja) * | 1998-03-27 | 1999-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 自動利得制御増幅器 |
JP3791743B2 (ja) * | 1999-05-31 | 2006-06-28 | 株式会社アドバンテスト | ピーク・ピーク電圧測定装置の校正方法及びこの校正方法を用いるピーク・ピーク電圧測定装置 |
US6686830B1 (en) * | 2000-06-28 | 2004-02-03 | Applied Wireless Identifications Group | Homodyne I/Q transceiver for a spread spectrum reader |
JP3918532B2 (ja) * | 2001-11-29 | 2007-05-23 | 日本電気株式会社 | 信号強度検出回路 |
US6862438B2 (en) * | 2002-03-25 | 2005-03-01 | Broadcom Corporation | Programmable gain amplifier (PGA) with AGC in receiver section |
JP2005236479A (ja) * | 2004-02-18 | 2005-09-02 | Toyota Industries Corp | Rssi回路 |
KR100598696B1 (ko) * | 2004-12-17 | 2006-07-10 | 인티그런트 테크놀로지즈(주) | 전력 검출 회로를 포함하는 자동 이득 제어 회로. |
US7353010B1 (en) * | 2004-12-22 | 2008-04-01 | Atheros Communications, Inc. | Techniques for fast automatic gain control |
US8548400B2 (en) * | 2006-05-31 | 2013-10-01 | Freescale Semiconductor, Inc. | System and method for polar modulation using power amplifier bias control |
-
2007
- 2007-02-09 JP JP2007030729A patent/JP4821639B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-31 US US12/023,247 patent/US8014747B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080191889A1 (en) | 2008-08-14 |
JP2008196897A (ja) | 2008-08-28 |
US8014747B2 (en) | 2011-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7795967B2 (en) | AGC circuit | |
US7944196B2 (en) | RF detector with crest factor measurement | |
US7761013B2 (en) | Optical receiver having bias circuit for avalanche photodiode with wide dynamic range | |
JP6431136B1 (ja) | 比較器の閾値を調整する機能を有するエンコーダ及びエンコーダの制御方法 | |
JPWO2005078969A1 (ja) | ビットレート自動制御回路 | |
JP2008193242A (ja) | レベル検出器、通信装置及びチューナ | |
TWI358122B (en) | Color sensor circuit with integrated programmable | |
JP4821639B2 (ja) | 振幅検出装置 | |
JP4960764B2 (ja) | 増幅器 | |
JP4679498B2 (ja) | アバランシェフォトダイオードのバイアス制御回路 | |
GB2557234A (en) | Near field communication | |
WO2005078927A1 (ja) | 低ビットレート信号に基づくビットレート判定回路 | |
US10763809B2 (en) | Voltage detection circuit | |
JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
KR102454810B1 (ko) | 옵셋 제거 기능을 갖는 엔벨로프-추적 전류 바이어스 회로 | |
US8364109B2 (en) | Receiver | |
JP4285185B2 (ja) | 光強度測定装置及び光強度測定方法 | |
US9281786B2 (en) | Input power detecting arrangement and method | |
US10447223B2 (en) | Gain control amplification device | |
JP7197318B2 (ja) | ノイズ検出装置及びノイズ検出方法 | |
US8131238B2 (en) | Carrier signal detection | |
JP6798086B2 (ja) | エンベロープトラッキングバイアス回路及び電力増幅装置 | |
KR100971012B1 (ko) | 수신 신호 세기 검출 장치 | |
JP4056373B2 (ja) | 光入力断検出回路 | |
US8405534B2 (en) | Two-wire transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |