JP2008193242A - レベル検出器、通信装置及びチューナ - Google Patents

Abstract

【課題】ＯＦＤＭ信号のように瞬間的な強度が多様に変動する信号に適しており、平均強度の検出結果が雑音の影響を受けにくい。
【解決手段】入力信号の強度が所定の基準値を上回っている時間に相当する幅を有するパルスを比較回路１１０に出力させる。そして、比較回路１１０からの出力パルスを積分回路１３０に積分させる。このとき、積分回路１３０による積分値は入力信号における基準値より大きい瞬時強度が出現する頻度に相当する。一方で、例えばＯＦＤＭ信号の瞬時強度は正規分布に従う。したがって、積分回路１３０からの出力に基づいてＯＦＤＭ信号の実効値が把握され、ＯＦＤＭ信号の平均強度が正確に把握され得る。
【選択図】図３

Description

本発明は、入力信号の強度を表示する信号を出力するレベル検出器、並びに、これを有している通信装置及びチューナに関する。

通信装置の受信回路や送信回路においては、受信信号や送信信号が最適なレベルになるように、アンプのゲインコントロールが必須となる。そのためには、信号の平均強度（レベル）を検出するレベル検出器が必要になる。例えば特許文献１のレベル検出回路は、受信信号の強度を表示するＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ、受信信号強度表示あるいは受信電界強度表示）信号を出力する。そして、特許文献１のレベル検出回路は、受信信号が包絡線的に変動する場合の検出誤差を小さくするため、以下のような構成を有している。

特許文献１のレベル検出回路を図１０に示す。図１０のレベル検出器９００は、ダイオードを用いた検波回路や対数アンプ９０１において入力信号を検波する。ここで、対数アンプ９０１は信号強度のダイナミックレンジを圧縮する回路である。次に、ピークホールド回路９０２が、対数アンプ９０１が出力した信号の包絡線を求めるために、その信号強度のピーク値を保持する。ここで、このピークホールド回路９０２の充放電回路９０３において、ノイズが含まれること等によって信号に表れるピーク値が瞬間的である場合は、充放電回路９０３の充電に時間がかかるためこのピーク値が保持されない。一方、信号強度が緩やかな包絡線を有するように変動する場合には、充放電回路９０３の充放電が信号強度の変動に追従するため、ピークホールド回路９０２からの出力信号においてピーク値が変動する。そして、積分回路９０４がこの変動するピーク値を積分し、包絡線の平均値を算出する。レベル検出器９００は、積分回路９０４からの出力信号を入力信号の強度として出力する。

以上の構成により、特許文献１のレベル検出回路は、受信信号の強度が包絡線的に変動した場合に検出回路の非線形性によって発生する検出誤差を小さくしている。

特開２０００―１３４１６３号公報（第８頁、図１、図６）

レベル検出器９００は、ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ、位相シフトキーイング）方式で変調された信号や、多重数が比較的少ないＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ、符号分割多重）等の方式でデジタル変調された信号を対象としたものである。ＰＳＫ方式で変調された信号の包絡線は、フェージングの影響を受けなければ一定値を維持する。また、ＣＤＭＡ方式で変調された信号の包絡線は、その多重数によってある程度変動するが、レベル検出器９００において充放電回路９０３の抵抗やコンデンサの回路特性に対応する時定数を最適化することで対応できる。

一方で、例えばＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ、直交周波数分割多重）方式でデジタル変調された信号においては、その瞬間的な強度は正規分布に従う。つまり、ＯＦＤＭ方式の変調信号の強度はランダムに変動する。そして、小さい強度ほど出現する頻度は高くなる一方で、大きい強度が出現する頻度は小さい。より具体的には、この瞬時的な強度は、平均０、標準偏差（つまり実効値）σの正規分布特性（Ｎ（０，σ２））から求めることができる。例えば、信号強度が３．５σ以上となる出現頻度は０．０３％である。なお、この３．５σは一般的に、ＯＦＤＭ信号をほとんどエラー無しで復調するために必要な、復調回路入力のダイナミックレンジの最低値とされている。ここで、０．０３％とは長時間信号を観測したときに出現する頻度であって、比較的短時間で３．５σ以上の強度が現れたり、なかなか現れなかったりする。ただし、ＯＦＤＭ方式の変調信号において、その信号帯域が制限されているので、極端に急峻に強度が変動する波形にはならない。

このため、レベル検出器９００を用いてこのＯＦＤＭ信号の包絡線を求めると共にその包絡線の平均値を求めても、信号強度の平均値を正確には求められない。以下にその理由を述べる。

ＯＦＤＭ信号は帯域制限されているため、稀にしか出現しない３．５σ以上の大きな強度でも、そのピーク波形は急峻ではなく、その大きさを除くと、他の小さな強度の波形と区別できない。したがって、充放電回路９０３はこの稀にしか出現しない大きな強度を除くことができない。その結果、ピークホールド回路９０２はその大きな強度をその充放電回路９０３の放電特性に従って保持し続ける。そして、レベル検出器９００の出力は、しばらく本来の平均強度とはかけ離れた値を出力することになる。したがって、稀にしか生じない大きな強度の影響が時間的に拡張される。一方で、充放電回路９０３の放電特性を早くすると、小さな強度の変動に対しても、ピークの保持が保たれないため、レベル検出器９００の出力は、変動し続けるため、平均強度を求めることができなくなる。

つまり、レベル検出器９００は、例えばＯＦＤＭ方式による移動通信機器の受信回路には適していない。

一方で、ピークホールド回路９０２を用いず、検波回路（対数アンプ９０１）の出力を直接に積分回路９０４に入力して、信号強度の包絡線ではなく、信号強度の絶対値あるいは圧縮された信号強度の平均値を求めることも考えられる。しかしこの場合、信号に含まれる雑音成分もそのまま積分される。したがって、レベル検出器９００に入力されるＯＦＤＭ信号の平均強度が小さく、受信回路内で発生する雑音とのＳＮ比が十分でないときには、積分結果に表れる雑音の影響が大きくなり、受信信号の平均強度を正確に表示できない。

本発明の目的は、ＯＦＤＭ信号のように瞬間的な強度が多様に変動する信号に適しており、雑音の影響が抑制されたレベル検出器、通信装置及びチューナを提供することにある。

本発明のレベル検出器は、入力端子と、前記入力端子からの入力信号の強度が第１の基準値を上回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する比較回路と、前記比較回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えている。

また、別の観点において本発明のレベル検出器は、入力端子と、前記入力端子からの入力信号の強度が第２の基準値を下回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する比較回路と、前記比較回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えている。

上記の構成において、入力信号の平均強度が大きくなるほど基準値を上回る（又は下回る）割合が多くなり、パルス頻度が増加するので、積分回路による積分値が大きくなる。一方、信号の平均強度が小さくなるほど基準値を上回る（又は下回る）割合が減り、パルス頻度が減少するので、積分回路による積分値が減少する。したがって、本発明のレベル検出器によると、例えばＯＦＤＭ方式の変調信号などのように信号強度が多様に変動する場合であっても、入力信号の平均強度を適切に示す信号が出力される。

また、本発明においては、前記比較回路が生成した信号に含まれるパルスを時間的に拡張した信号を生成すると共に、生成した信号を前記積分回路へと出力するパルス幅拡張回路をさらに備えていることが好ましい。この構成は、ＯＦＤＭ信号において極めて大きい強度変動を検出する場合など、信号強度が稀にしか基準値を上回らない（又は下回らない）場合に適している。なんとならば、信号強度が稀にしか基準値を上回らない（又は下回らない）場合には、パルスの出現頻度が小さくなる。このため、比較回路からの信号をそのまま積分しても積分結果に反映されにくい。上記の構成によると、比較回路からの信号において幅の狭いパルスが、パルス幅拡張回路によって幅の広いパルスになる。そして、幅が広げられたパルスが積分されるので、積分結果にパルスの頻度をより確実に反映させることができる。また、信号より小さい雑音の強度が基準値を超える確率は信号の場合よりかなり小さくなるので、雑音の影響を抑制されたレベル検出器が実現する。

また、本発明においては、前記パルス幅拡張回路が、前記比較回路が生成した信号がアノード端子に入力されるダイオードと、前記ダイオードのカソード端子に一端が接続された抵抗と、前記ダイオードのカソード端子に一端が接続されたコンデンサとを有しており、前記コンデンサが蓄えた電圧が基準電圧値を上回っている時間の長さに相当する幅を有するパルスを前記積分回路へと出力してもよい。この構成によると、ダイオードのカソード端子を介してパルスが入力された際にコンデンサが充電され、パルスが入力されなくなった際にコンデンサの放電により電圧が徐々に低下する。そして、パルス幅拡張回路は、コンデンサが蓄えた電圧が所定の基準電圧値を上回っている時間の長さに相当する幅のパルスを出力する。これにより、比較回路からの信号に含まれるパルスよりも広い幅のパルスを出力することができる。

また、本発明においては、前記パルス幅拡張回路が、前記ダイオードのカソード端子に接続された第１の接続端子と、前記ダイオード及び抵抗と同一の回路特性を有する別のダイオード及び抵抗が接続された第２の接続端子とを有し、前記第１の接続端子における電圧が前記第２の接続端子における電圧を上回っている時間の長さに相当するパルスを前記積分回路へと出力するパルス拡張用比較回路を有しており、前記第２の接続端子に接続された前記ダイオード及び抵抗が、前記第１の接続端子に接続された前記ダイオード及び抵抗の回路特性及び温度変動の少なくともいずれかに起因して前記パルス幅拡張用比較回路から出力されるパルスの幅に発生する変動が小さくなるように前記第２の接続端子に接続されていることが好ましい。ダイオードの順方向に関する電圧は、ダイオード自身及び抵抗の温度の変動や製造ばらつきによって大きく変動することがある。これにより、コンデンサからの放電の時間が変動し、パルス幅拡張回路から出力されるパルス幅も変動するおそれもある。上記の構成によると、第１の接続端子に接続されたダイオード及び抵抗と同じ回路特性を有するダイオード及び抵抗が、パルス幅拡張回路から出力されるパルス幅の変動が小さくなるように第２の接続端子に接続されている。これによって、回路特性や温度変動に起因してパルス幅拡張回路が出力するパルスに発生する変動が小さくなる。

さらに別の観点において、本発明のレベル検出器は、入力端子と、前記入力端子からの入力信号の強度が第１の基準値を上回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する第１の比較回路と、前記入力端子からの入力信号の強度が前記第１の基準値より小さい第２の基準値を下回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する第２の比較回路と、前記第１の比較回路が生成した信号と前記第２の比較回路が生成した信号との論理和に相当する強度を有する信号を生成する合成回路と、前記合成回路が生成した信号に含まれるパルスを時間的に拡張した信号を生成するパルス幅拡張回路と、前記パルス幅拡張回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えている。この構成によると、第１の基準値を上回る場合と、第１の基準値より小さい第２の基準値を下回る場合との両方の場合において合成回路がパルスを出力する。したがって、信号のＤＣ電圧の変動などがあった場合に、第１及び第２の比較回路の一方においてパルスの発生頻度が上がり、他方においてパルス発生頻度が下がる。これによって、ＤＣ電圧の変動などがあった場合にパルスの発生頻度が変動することが抑制され、信号強度の検出誤差を抑制することができる。

また、さらに別の観点において本発明のレベル検出器は、ｎ（ｎ：２以上の自然数）個の入力信号に対応する第１〜第ｎの入力端子と、前記第１〜第ｎの入力端子からの入力信号の強度が第１の基準値を上回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号をそれぞれ生成する第１〜第ｎの比較回路と、前記第１〜第ｎの比較回路が生成した信号の論理和に相当する強度を有する信号を生成する合成回路と、前記合成回路が生成した信号に含まれるパルスを時間的に拡張した信号を生成するパルス幅拡張回路と、前記パルス幅拡張回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えている。この構成は、複数の入力信号のうち一の入力信号でＤＣ電圧が上がり、他の入力信号でＤＣ電圧が下がった場合に有効である。例えば、例えば差動信号の成分間でＤＣオフセット電圧が発生した場合には、差動信号の一方のＤＣ電圧が上がり、他方のＤＣ電圧が下がる。しかし、上記の構成によると、第１〜第ｎの比較回路のうち、ＤＣ電圧の上がった信号が入力された比較回路においてパルスの発生頻度が上がり、ＤＣ電圧の下がった信号が入力された比較回路においてパルスの発生頻度が下がる。これによって、オフセット電圧によるパルス発生頻度の影響を除くことができる。

また、本発明においては、前記第１〜第ｎの入力端子からの信号が前記第１の基準値より小さい第２の基準値を下回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号をそれぞれ生成する第ｎ＋１〜第２ｎの比較回路をさらに備えており、前記合成回路が、前記第１〜第２ｎの比較回路からの信号の論理和に相当する強度を有する信号を生成することが好ましい。この構成は、一の入力信号でＤＣ電圧が上がり、他の入力信号でＤＣ電圧が下がると共に、全ての入力信号が一様なＤＣ電圧の変動を含む場合にも、有効である。つまり、例えば全ての入力信号のＤＣ電圧が上がった場合には、第１〜第ｎの比較回路においてパルスの発生頻度が上がるのに対して、第ｎ＋１〜第２ｎの比較回路においてパルスの発生頻度が下がるためである。

また、本発明のレベル検出器は、どのような種類の通信装置にも適用可能である。

例えば、チューナに適用した場合には、かかるチューナは、入力信号を増幅して出力する増幅回路と、前記増幅回路から出力された信号に選局処理を施す選局手段と、前記選局手段が選局処理を施した信号の強度が所定の基準値を上回っている時間の長さに相当する幅を有する複数のパルスを生成する比較回路と、前記比較回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路と、前記積分回路から出力された信号の強度が所望値より大きいほど前記増幅回路の増幅率を増大させると共に、前記積分回路から出力された信号の強度が所望値より小さいほど前記増幅回路の増幅率を減少させる増幅制御手段とを備えていてもよい。この構成によると、本発明のレベル検出器を用いて増幅率が適切に自動調整される。

以下、図面を参照しつつ本発明の好適な一実施形態について説明する。図１は、第１の実施形態の受信装置１０００の概略的な構成を示すブロック図である。

［第１の実施形態］
受信装置１０００は、アンテナ部１００１とチューナ部１１００とＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）回路８０４とＯＦＤＭ復調回路８０５とを有している。チューナ部１１００には、アンテナ部１００１が受信したＯＦＤＭ変調信号が入力される。チューナ部１１００は、ＯＦＤＭ変調信号に選局処理を施す。選局処理後の信号はＡＤＣ回路８０４へと入力される。ＡＤＣ回路８０４は、選局処理が施された信号をアナログ信号からデジタル信号へと変換する。変換後の信号はＯＦＤＭ復調回路８０５へと入力される。ＯＦＤＭ復調回路８０５は、デジタル信号に復調処理を施してデータ列信号に復調する。復調処理後のデータ列信号は、出力端子１００２を介して受信装置１０００の外部へと出力される。

チューナ部１１００は、可変利得増幅（ＶＧＡ；Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）回路８０１とミキサ回路８０２とフィルタ回路８０３とレベル検出器１００とを有している。アンテナ部１００１からの受信信号は可変利得増幅回路８０１によって増幅され、ミキサ回路８０２に入力される。ミキサ回路８０２は可変利得増幅回路８０１からの信号に周波数変換を施す。周波数変換後の信号はフィルタ回路８０３に入力される。フィルタ回路８０３は、周波数変換が施された信号から所望の周波数帯域のＯＦＤＭ信号を取り出す（選局手段）。例えば、図示していない制御装置からチャンネル指示信号がチューナ部１１００に送信され、そのチャンネル指示信号が指示するチャンネルに相当する周波数帯域の信号をフィルタ回路８０３が取り出すように、受信装置１０００が構成されていてもよい。

フィルタ回路８０３が周波数変換を施した信号は、ＡＤＣ回路８０４に入力されると共に、レベル検出器１００にも入力される。レベル検出器１００は、フィルタ回路８０３からの信号の平均強度に相当する強度の信号を可変利得増幅回路８０１へと出力する。つまり、チューナ部１１００には、「可変利得増幅回路８０１→ミキサ回路８０２→フィルタ回路８０３→レベル検出器１００→可変利得増幅回路８０１」という関係のフィードバック回路が構築されている。そして、このフィードバック回路は、可変利得増幅回路８０１の利得を自動で調整してフィルタ回路８０３からの出力信号の強度を所定値の近傍に保持するように構成されている。以下、本フィードバック回路をＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ、自動利得制御）回路と呼称する。

ＡＧＣ回路において、可変利得増幅回路８０１は、レベル検出器１００からの信号に基づいて利得を自動で調節するように構成されている。可変利得増幅回路８０１は、レベル検出器１００からの信号強度が増加すると利得を減少させ、信号強度が減少すると利得を増加させる。例えば、可変利得増幅回路８０１には、レベル検出器１００からの信号強度に関する閾値が設定されている。そして、可変利得増幅回路８０１は、レベル検出器１００からの信号強度がかかる閾値より小さいときに可変利得増幅回路８０１の利得を上げ、レベル検出器１００からの信号強度が閾値より大きいときに利得を下げるように構成されていてもよい。ＡＧＣ回路の特性の詳細については後述する。

図２は、レベル検出器１００の構成を示すブロック図である。レベル検出器１００は、比較回路１１０、パルス幅拡張回路１２０及び積分回路１３０を有している。比較回路１１０には、入力端子１０１を介してフィルタ回路８０３からの信号が入力される。また、積分回路１３０からの信号は、出力端子１０２を介して可変利得増幅回路８０１へと出力される。

図３は、比較回路１１０、パルス幅拡張回路１２０及び積分回路１３０のそれぞれのより詳細な回路構成を示す回路図である。これらの回路には、単一の直流電源（不図示）からＶｄｄ（＞０）の大きさの電源電圧が供給されている。また、グランド接続によってグランド電圧である０［Ｖ］が供給されている。さらに、Ａ点までの図示しない箇所において、ＤＣ電圧としてＶｄｃ（＞０）の大きさの電圧が、入力端子１０１からの入力信号に加えられている（図４（ａ）参照）。単一電源において信号の振幅がつぶれないようにするためである。なお、以下において「Ｅ１」〜「Ｅ１１」は直流電源Ｅ１〜Ｅ１１の供給電圧値を、「Ｒ２」〜「Ｒ２２」は抵抗Ｒ２〜Ｒ２２の抵抗値を、「Ｃ２」及び「Ｃ３」はコンデンサＣ２及びＣ３の静電容量値をそれぞれ表すものとする。これらのいずれも正値である。

比較回路１１０は、コンパレータＣＭＰ１及び直流電源Ｅ１を有している。コンパレータＣＭＰ１の反転入力端子は直流電源Ｅ１の正側に接続されており、非反転入力端子は入力端子１０１に接続されている。直流電源Ｅ１の負側はグランド接続されている。Ｅ１は、受信信号のＤＣ電圧であるＶｄｃより大きいものに調整されている。コンパレータＣＭＰ１は反転入力端子の電圧と非反転入力端子の電圧とを比較し、後者の電圧が前者の電圧より大きいときに電源電圧と同じ大きさの電圧を出力する。一方で、前者の電圧が後者の電圧より大きいときにグランド電圧を出力する。したがって、コンパレータＣＭＰ１は、基準値であるＥ１（第１の基準値）より大きい強度の信号が入力端子１０１から入力された場合にだけ大きさ一定のＶｄｄの電圧を出力し、その他の場合にはグランド電圧を出力する。これによって、入力信号において電圧がＥ１を上回っている時間に相当するパルス幅を有するパルスが、比較回路１１０から出力される。

パルス幅拡張回路１２０は、ダイオードＤ２、コンデンサＣ２、抵抗Ｒ２及びインバータＩＮＶ２を有している。ダイオードＤ２のアノード端子はコンパレータＣＭＰ１の出力端子に接続されている。コンデンサＣ２及び抵抗Ｒ２の一端は、いずれもダイオードＤ２のカソード端子に接続されている。コンデンサＣ２及び抵抗Ｒ２の他端は、いずれもグランド接続されている。インバータＩＮＶ２の入力端子はダイオードＤ２のカソード端子に接続されている。

インバータＩＮＶ２は、基準となる電圧値Ｖｔｈ（基準電圧値）より入力電圧が大きいときには０を、入力電圧が小さいときにはＶｄｄを出力するように構成されている。つまり、インバータＩＮＶ２は、２値を比較する比較回路の一種である。ただし、インバータＩＮＶ２は、コンパレータＣＭＰ１とは異なり、インバータＩＮＶ２自身の回路構成とその素子パラメータでＶｔｈが決定されるように構成されている。また、インバータＩＮＶ２の入力インピーダンスは抵抗Ｒ２に比べ非常に高いものに調整されている。つまり、コンデンサＣ２から抵抗Ｒ２を通じて放電される際に、インバータＩＮＶ２が影響を与えにくいように調整されている。高インピーダンス入力のインバータの例としては、ＣＭＯＳインバータがある。また、インバータＩＮＶ２は、ダイオードＤ２の順方向に関する電圧をＶｆとするとき、０＜Ｖｔｈ＜Ｖｄｄ−Ｖｆが成立するように構成されている。

パルス幅拡張回路１２０に信号が入力されると、その信号はまずダイオードＤ２を通る。ダイオードＤ２のアノード端子に正の電圧が印加される場合には、ダイオードＤ２は導通状態となる。この状態では、カソード端子における電圧に対応する電荷がコンデンサＣ２により保持される。一方、アノード端子に負の電圧が印加された場合には、ダイオードＤ２は非導通状態となる。この状態では、コンデンサＣ２に蓄えられた電荷が抵抗Ｒ２を通して放電される。これによって、カソード端子における電圧が下がっていく。

積分回路１３０は、抵抗Ｒ３、コンデンサＣ３、オペアンプＯＰＡ３及び直流電源Ｅ３を有している。抵抗Ｒ３の一端はインバータＩＮＶ２の出力端子に接続されており、他端はオペアンプＯＰＡ３の反転入力端子に接続されている。オペアンプＯＰＡ３の非反転入力端子は直流電源Ｅ３の正側に接続されている。直流電源Ｅ３の負側はグランド接続されている。コンデンサＣ３の一端はオペアンプＯＰＡ３の反転入力端子に、他端はオペアンプＯＰＡ３の出力端子に接続されている。積分回路１３０は一般的な反転入力積分回路である。つまり、パルス幅拡張回路１２０からの信号の強度を時間に関して積分する回路である。積分値は出力端子１０２へと出力される。

以下、レベル検出器１００にＯＦＤＭ信号が入力された場合にレベル検出器１００から出力される信号強度と入力信号の平均強度との関係を、定量的に説明する。図４（ａ）〜図４（ｅ）は、あるＯＦＤＭ信号が入力された場合のレベル検出器１００内の各点における電圧の大きさを示すグラフである。図４（ａ）〜図４（ｅ）は、図３においてＡ点〜Ｅ点の電圧Ｖａ（ｔ）〜Ｖｅ（ｔ）（ｔ：時間）のグラフにそれぞれ対応する。ここで、Ａ点はレベル検出器１００の入力、Ｂ点は比較回路１１０の出力、Ｃ点はパルス幅拡張回路１２０内のインバータＩＮＶ２の入力、Ｄ点はパルス幅拡張回路１２０の出力、Ｅ点はレベル検出器１００の出力である。図４（ａ）において、時刻ｔ１〜ｔ２及び時刻ｔ４〜ｔ５の期間にはいずれもＶａ（ｔ）の値がＥ１を上回っており、時刻ｔ７〜ｔ８の期間にはＶａ（ｔ）の値が後述のＥ１１（＜Ｖｄｃ）を下回っている。これら以外の期間には、Ｖａ（ｔ）はＥ１１からＥ１までの間のいずれかの値を有しつつ変動している。

Ｖａ（ｔ）で表される信号が入力されると、コンパレータＣＭＰ１はＶｂ（ｔ）で表される信号を出力する。つまり、Ｖａ（ｔ）がＥ１を上回っている期間である時刻ｔ１〜ｔ２の期間、及び、時刻ｔ３〜ｔ４の期間において、Ｖｄｄの大きさのパルスを出力する。そして、その他の期間には０を出力する。かかるパルスのパルス幅ＰＷは常に一定値をとるわけではないが、おおよその値は算出可能である。つまり、基準電圧Ｅ１を超えるときの波形は急峻なものになるが、ＯＦＤＭ信号は周波数帯域が制限されているため、ＯＦＤＭ信号に含まれる信号成分の最大周波数をＦｍａｘとするとおおよそ以下のように表される。

次に、Ｖｂ（ｔ）で表される信号がＢ点、つまりアノード端子側に入力されると、ダイオードＤ２は、時刻ｔ１〜ｔ２及び時刻ｔ４〜ｔ５の期間に導通状態となり、それ以外の期間に非導通状態となる。そしてカソード端子側、つまりＣ点における電圧は、導通状態において一定値Ｖ２＝Ｖｄｄ−Ｖｆ（＞０）となる。これによって、電圧Ｖ２に対応する電荷がコンデンサＣ２により保持される。一方で、非導通状態においてはコンデンサＣ２に蓄えられた電荷が抵抗Ｒ２を通して放電される。したがって、Ｃ点の電圧は、時刻ｔ２及びｔ５から徐々に減少し始める。ここで、放電期間である時刻ｔ２〜ｔ４及びｔ５〜の期間において図２のＣ点の電圧Ｖｃ（ｔ）は、放電の開始時刻をｔｘとすると、以下のように表される。

そして、Ｃ点からＶｃ（ｔ）で表される信号が入力されると、インバータＩＮＶ２はＶｄ（ｔ）で表される信号を出力する。つまり、Ｖｃ（ｔ）がＶｔｈを上回っている時刻ｔ１〜ｔ３及び時刻ｔ５〜ｔ６の期間には電圧０を、Ｖｃ（ｔ）がＶｔｈを下回っているそれ以外の期間には電圧Ｖｄｄを出力する。これによって図４（ｄ）に示すように、Ｖｂ（ｔ）に含まれるパルスの幅ＰＷ＝ｔ２−ｔ１が、ｔ３−ｔ１まで拡張されている。また、Ｖｂ（ｔ）に含まれるパルスの幅ｔ５−ｔ４が、ｔ６−ｔ４まで拡張されている。

なお、Ｖｄ（ｔ）に含まれるパルスは、Ｖｂ（ｔ）に含まれるパルスがＶ＝Ｖｔｈの軸に関して反転されると共に、そのパルス幅が拡張されたものとなっている。パルスを反転させない構成として、インバータＩＮＶ２にさらに縦続接続させたもう１つのインバータをパルス幅拡張回路１２０が有していてもよい。

パルス幅の増加分ＰＷａ＝ｔ３−ｔ２＝ｔ６−ｔ５は、数式２において、ｔ−ｔｘ＝ＰＷａ、及び、Ｖｃ（ｔ）＝Ｖｔｈを代入することで求められ、以下の式となる。

ここでｌｏｇは自然対数である。この式より、ＰＷａを大きくするには放電の時定数C２及びＲ２の少なくともいずれかを大きくすればよいことが分かる。

Ｄ点からＶｄ（ｔ）で表される信号が入力されると、積分回路１３０はＶｅ（ｔ）で表される信号を出力する。つまり、図４（ｅ）のような鋸状波形を有する信号を出力する。ここで、Ｖｄ（ｔ）において電圧がＶｄｄとなるパルスの幅及び０となるパルスの幅がいずれも時定数Ｃ３×Ｒ３より十分小さいとする。また、Ｖｄ（ｔ）において時刻０〜ｔの期間に対する電圧が０となる期間の割合をＰｄとする。Ｐｄは、時刻０〜ｔの期間において電圧が０となる平均確率に相当する。このとき、この積分回路出力Ｖｅ（ｔ）は、以下のように表される。なお、積分回路１３０に電源を投入した時刻を０とする。

Ｖｄ（ｔ）において電圧が０となるパルスの幅はＰＷ＋ＰＷａである。したがって、Ｖｂ（ｔ）において時刻０〜ｔの期間に対して電圧がＶｄｄとなる期間の割合Ｐｂは、パルス幅の割合から以下のように表される。なお、Ｐｂは、Ｖｂ（ｔ）において時刻０〜ｔの期間に電圧がＶｄｄとなる平均確率に相当する。

そして、Ｖａ（ｔ）において時刻０〜ｔの期間に対する電圧がＥ１を上回る期間の割合をＰａとすると、Ｐａ＝Ｐｂである。したがって、数式４及び５から、本発明のレベル検出器出力の電圧Ｖｅ（ｔ）とＰａとの関係は、以下のように表される。

上記の数式６より、Ｐａの増加及び減少はＶｅ（ｔ）の増加及び減少に対応していることが示される。Ｐａは、上記のとおりレベル検出器１００に入力される電圧がＥ１を上回る確率に相当する。レベル検出器１００に入力される信号の強度（ここでは電圧）が大きくなると、Ｐａが増加し、強度が小さくなると、Ｐａが減少する。したがって、Ｖｅ（ｔ）が増加したり減少したりすることは、レベル検出器１００への入力信号の平均強度が増加したり減少したりすることを示していることとなる。

なお、ＯＦＤＭ信号において信号強度の分布は正規分布に従う。したがって、ＤＣ電圧がＶｄｃであり、実効値がＶｅｖであるＯＦＤＭ信号において、電圧がＥ１を上回る確率Ｐａは、以下のように表される。

したがって、ある実効値Ｖｅｖの分布を有するＯＦＤＭ信号が入力された場合に、Ｐａを所定の値に設定するために必要なＥ１の設定値が、数式７から導出される。

以下、チューナ部１１００におけるレベル検出器１００を用いたＡＧＣ回路（図２、３参照）の特性についてさらに詳細に説明する。本ＡＧＣ回路は、上記のとおり、レベル検出器１００からの出力信号の強度が増加すると可変利得増幅回路８０１の利得が減少し、レベル検出器１００からの出力信号の強度が減少すると可変利得増幅回路８０１の利得が増加するように制御する。数式６に示すように、レベル検出器１００からの出力信号の強度Ｖｅ（ｔ）が大きくなるほどフィルタ回路８０３からの出力信号の強度が大きい。したがって、可変利得増幅回路８０１は、フィルタ回路８０３からの出力信号の強度が増加するほど利得を減少させ、フィルタ回路８０３からの出力信号の強度が減少するほど利得を増加させることになる。ＡＧＣ回路は、このような制御によってフィルタ回路８０３からの出力信号の強度を一定値の近傍に保持するように構成されている。以下、上記のようにフィルタ回路８０３からの出力信号の強度が一定値の近傍に保持された状態を定常状態と呼称する。

かかる定常状態においてフィルタ回路８０３からのＯＦＤＭ信号の実効値がＶｅｖであるとする。このとき、Ｐａが比較的小さい値、例えば１％になるようには、数式７からＥ１＝２．３３Ｖｅｖ＋Ｖｄｃを満たすようにＥ１を設定すればよい。また、数式８を満たすように、ＰＷａ＝４９ＰＷ、Ｅ３＝Ｖｄｄ／２と設定していたとする。一方、ＰＷは数式１から導出される。ここで、Ｆｍａｘはフィルタ回路８０３における選局処理の周波数帯域の最大値である。以上と数式３とからＣ２、Ｒ２が導出される。つまり、Ｐａを設定し、数式８を満たすようにＰＷａ、Ｅ３を設定すると、パルス幅拡張回路１２０内の時定数Ｃ２及びＲ２をどのように設定すべきかが導出される。なお、ＡＧＣ回路によって定常状態になるまでの時間は、積分回路１３０内のＣ３、Ｒ３で定まる時定数に依存する。

次に、Ｅ１の設定範囲について説明する。例えば、ＤＣ電圧Ｖｄｃは一定として、実効値ＶｅｖがＶ０であるＯＦＤＭ信号がレベル検出器１００に入力されたとする。この条件でＰａを、例えば１０％に設定するには、数式７より、Ｅ１＝１．２８Ｖ０＋Ｖｄｃが成立するようにＥ１を設定する必要がある。

この状態からＯＦＤＭ信号の平均強度が上がり、実効値Ｖｅｖが２Ｖ０になったとする。このとき、Ｅ１＝１．２８Ｖ０＋Ｖｄｃと設定されたＥ１に対して、数式７よりＰａは２６％である。一方、実効値がＶ０／２になるとＰａは０．５％になる。Ｐａが高い場合は、Ｂ点でのパルスの密度が高くなり、パルス幅拡張回路１２０によって拡張されたパルス同士が重なり合う可能性が高くなる。この場合にはＰｄが不正確な値となってしまう。つまり、レベル検出器１００の出力信号の強度Ｖｅ（ｔ）がＯＦＤＭ信号の平均強度を正確に反映しない。したがって、ＯＦＤＭ信号の実効値が取り得る範囲に基づいて、パルス幅拡張回路１２０によって拡張されたパルス同士がなるべく重なり合わないようにＥ１を設定することが好ましい。

一方で、図５のレベル検出器２００のように、パルス幅拡張回路１２０を省略することも可能である。レベル検出器２００において比較回路１１０の出力端子は、積分回路１３０の入力端子に直接に接続されている。この場合にはパルス幅が拡張されなくなるため、数式６においてＰＷａ＝０となり、積分回路１３０に入力される信号においてパルス同士が重なり合うことが抑制される。

しかし、レベル検出器２００においてＰａが小さくなるようにＥ１を設定すると、滅多に現れないＢ点のパルスを積分しても、積分結果に与える影響は小さいものとなってしまう。そこで、レベル検出器２００に入力されるＯＦＤＭ信号の実効値がＶ０／２〜２Ｖ０の間で変動する場合に、Ｅ１＝０．５Ｖ０＋Ｖｄｃと設定する。この場合にはＰａは１６〜４０％となり、パルスの影響が積分結果に適切に表れるような範囲になる。したがって、上記のようにＥ１を適切に設定した上でパルス幅拡張回路１２０を省略すれば、積分入力のパルスが重なり合うこともなく正確なレベル検出を行える。

レベル検出器２００において上記のようにＥ１を設定した場合に、雑音の影響を受けやすくなることがある。例えば、受信装置１０００によるＯＦＤＭ受信信号と雑音とのＳＮ比が６ｄＢ（振幅比で信号の１／２）程度の場合がある。ＯＦＤＭ信号自体に雑音が含まれる場合も、受信装置１０００内で雑音が発生する場合もあり、またそれらの両方の場合もある。特に、受信信号の平均強度が小さいときは、受信装置１０００内の回路で発生する雑音が主体的になる。受信装置１０００内の回路で発生する雑音も正規分布を示す（いわゆるガウス雑音である）場合が多い。そこで、実効値Ｖ０の信号に対しＳＮ比が６ｄＢであり、Ｅ１＝０．５Ｖ０＋Ｖｄｃと設定されているとするとき、雑音Ｖａｎ（ｔ）がＥ１より大きくなる確率Ｐａは１６％となり、かなり大きくなる。この場合には、コンパレータＣＭＰ１からの出力信号において雑音に起因する余計なパルスが出現するので、積分回路１３０の積分結果が本来の受信信号の平均強度とは大きく異なってしまうこともある。

以上のように、レベル検出器１００及び２００において、ＯＦＤＭ信号の平均強度の変動範囲に応じてＥ１を適切に設定することにより、レベル検出器１００及び２００からの出力信号の強度が正確にＯＦＤＭ信号の平均強度を表すように設定することができる。しかし、それでもパルス同士が重なり合ったり、雑音の影響が無視できなかったりする場合には、レベル検出器１００及び２００からの出力信号の強度が正確な平均強度を示さなくなる。

ところが、本実施形態のレベル検出器１００及び２００はＡＧＣ回路に適用されている。このため本実施形態においては、上記のような特性を有するレベル検出器１００及び２００の出力信号が、以下のように適切に応用されている。フィルタ回路８０３の出力信号からは所望の周波数帯域外に含まれる妨害波は除かれている。したがって、ＯＦＤＭ信号のうち所望の周波数帯域とかかる帯域に含まれる雑音成分とがレベル検出器１００に入力される。このレベル検出器１００は、雑音を無視して（無視の理由は後述する）、その入力信号が正規分布に従う。したがって、定常状態では、Ｐａを比較的小さな値（例えば１％）に設定している場合には、比較回路１１０で発生するパルスの出願頻度は稀である。また、パルス幅拡張回路１２０によって拡張されたパルス同士が重なることも抑制される。この場合には、レベル検出器１００の出力信号は数式６を満たし、フィルタ回路８０３からの出力信号の平均強度を正確に表すものとなる。

一方、定常状態になる前であって、フィルタ回路８０３からの出力信号の平均強度が大きい場合には、Ｐａが比較的大きくなる。この場合には、パルス幅拡張回路１２０によって拡張されたパルス同士が重なることがある。このようにパルス同士が重なると、レベル検出器１００の出力信号が示す平均強度は、フィルタ回路８０３から実際に出力される信号の平均強度よりも過小に評価されたものとなる。

しかし、過小に評価されるとはいえ、レベル検出器１００の出力信号が示す平均強度は、依然として定常状態の平均強度より大きくなる。したがって、ＡＧＣ回路は可変利得増幅回路８０１の利得を下げる方向に動作するため、定常状態に落ち着くまでの時間が多少長くはなるが、ＡＧＣ回路の機能が維持される。つまり、ＡＧＣ回路に必要な信号強度の表示は、必ずしも正確な値を表示するものでなくてもよく、少なくとも所望値に対する大小関係が表示されればよい。レベル検出器２００において、雑音の影響が無視できない場合にも同様である。このように、本実施形態のようにＡＧＣ回路に適用されていることにより、レベル検出器１００及び２００が適切に応用されていることになる。

なお、所望の周波数帯域内に入った雑音については、その雑音がガウス雑音であり、ＳＮ比が６ｄＢであったとすると、定常状態においては比較的小さいＰａ、例えば１％に対して、雑音のＰａは１．６ｐｐｍと極端に小さくなる。したがって、比較回路１１０において発生した雑音に起因するパルスは、本来の信号強度に起因するパルスの頻度に比べてほとんど影響しない。つまり、レベル検出器１００の出力信号には、雑音強度はほとんど表れない。また、雑音が正規分布を示さない場合においても、通常、雑音強度の最大値と実効値の比であるピーク係数は、正規分布のピーク係数（正規分布では最大値をどう定義するかでピーク係数は変わるが、最大値を数式７が１％となる値とすると２．３３）より小さくなる。したがって、やはり雑音に起因したパルスは無視できる。ちなみに、正弦波のピーク係数は１．４１である。

［第２の実施形態］
以下、第２の実施形態について図６に基づいて説明する。図６は、第２の実施形態に係るパルス幅拡張回路３２０の構成を示す回路図である。第２の実施形態は、第１の実施形態においてパルス幅拡張回路１２０をパルス幅拡張回路３２０に置き換えたものである。なお、以下の説明において第１の実施形態と異なる部分以外の説明は適宜省略する。また、第１の実施形態と同じ構成には同じ符号を付している。

パルス幅拡張回路３２０は、ダイオードＤ２、コンデンサＣ２、抵抗Ｒ２及びコンパレータＣＭＰ２を有している。ダイオードＤ２のアノード端子は入力端子３２１を介して比較回路１１０の出力端子に接続されている。コンデンサＣ２及び抵抗Ｒ２の一端は、いずれもダイオードＤ２のカソード端子に接続されている。コンデンサＣ２及び抵抗Ｒ２の他端は、いずれもグランド接続されている。コンパレータＣＭＰ２の反転入力端子はダイオードＤ２のカソード端子に接続されている。コンパレータＣＭＰ２の出力端子３２２は積分回路１３０の入力端子に接続されている。

また、パルス幅拡張回路３２０は、抵抗Ｒ２１及びＲ２２とダイオードＤ２１とを有している。抵抗Ｒ２１及びＲ２２の一端は、いずれもコンパレータＣＭＰ２の非反転入力端子に接続されている。抵抗Ｒ２１の他端はダイオードＤ２１のカソード端子に接続されている。抵抗Ｒ２２の他端はグランド接続されている。ダイオードＤ２１のアノード端子には電圧Ｖｄｄが常時供給されている。

ダイオードＤ２１とダイオードＤ２とは同一の回路特性を有している。抵抗Ｒ２１及びＲ２２も抵抗値以外において抵抗Ｒ２と同一の回路特性を有しており、Ｒ２＝Ｒ２１＋Ｒ２２を満たしている。なお、ダイオードＤ２及びＤ２１同士、及び、抵抗Ｒ２、Ｒ２１及びＲ２２同士をできるだけ接近して配置することが好ましい。そのため、本実施形態に係るレベル検出器を個別の部品で実現する場合には、ダイオードアレイ及び抵抗アレイを使用することが好ましい。また、本実施形態に係るレベル検出器をＩＣ内で実現する場合には上記の条件は満たされる。

ところで、図２のパルス幅拡張回路１２０においてダイオードＤ２の順方向電圧Ｖｆは、ダイオードＤ２に流れる電流、環境温度及び製造ばらつきにより変動することがある。また、インバータＩＮＶ２においてＶｔｈも、環境温度及び製造ばらつきにより変動することがある。さらに、電源電圧Ｖｄｄが環境温度などで変動したり、抵抗Ｒ２の値が環境温度及び製造ばらつきで変動したりすることもある。このような場合には、数式３で与えられるＰＷａが変動することになる。ＰＷａが変動すると、数式６で与えられるレベル検出器の出力電圧Ｖｅ（ｔ）に誤差が生じる。

これに対して上記の構成を有する第２の実施形態によると、ダイオード同士の環境温度は近似し、互いの特性も同一であるため、ダイオードＤ２及びＤ２１に流れる順方向電流は互いに同じになる。したがって、順方向電圧も互いに同じＶｆになる。これによって、ダイオードＤ２１は常に導通状態であり、そのカソード端子における電圧は、導通状態におけるダイオードＤ２のカソード端子の電圧Ｖ２（＝Ｖｄｄ−Ｖｆ）に等しくなる。

また、コンパレータＣＭＰ２の非反転入力端子に入力される電圧はＶｔｈ＝Ｖ２・Ｒ２２／（Ｒ２１＋Ｒ２２）となる。上記の通り抵抗同士は接近しており、互いの特性も同じである。したがって、抵抗同士の相対的な温度変動及びばらつき変動はかなり小さくなる。したがって、Ｖ２／Ｖｔｈはほぼ一定になり、数式３からＰＷａはほぼ一定となる。このように本実施形態によると、ＰＷａがＣ２及びＲ２のみに依存し、電源Ｖｄｄ、ダイオードの順方向電圧Ｖｆ、及び、Ｖｔｈの変動要因を除くことができる。

なお、Ｃ２、Ｒ２の変動については、これらがＩＣ内にあるときは問題になる場合がある。ＩＣ内では製造ばらつきにより、Ｃ２×Ｒ２が最大で±４０％程度変動する。そこで、この変動を第１の実施形態のケースに当てはめると、変動がないときにＰＷａ＝４９ＰＷであったものが、３５ＰＷ〜６９ＰＷの範囲で変動する。しかし、かかるＰＷａの変動の範囲で数式８を用いてＰａの変動を導出し、さらにＰａの変動からＶａ（ｔ）の実効値の変動を逆算すると、定常状態のフィルタ回路８０３からの出力信号における本来の実効値に対する変動は±６％以下に収まる。したがって、Ｃ２やＲ２が大きく変動しても、レベル検出器の出力に表れる変動は小さい。そして、レベル検出器の入力信号において６％程度の変動が許されるのであれば、Ｃ２及びＲ２のばらつき補正は不要である。一方、６％程度の変動が許されないのであれば、ＩＣ内でフィルタを実現するときに一般的に利用されるような既知の手法をさらに用いて、コンデンサ及び抵抗のばらつきを補正すればよい。

ところで、図１０に示される従来のレベル検出器９００において対数アンプ９０１は、その回路内で用いられているダイオードやトランジスタなどの半導体の非線形特性を利用しているため、温度変動に非常に弱い。このため、温度変動を補償する回路が別途必要になる。例えば特許文献１においては、サーミスタを用いた温度補償回路の例が記載されているが、サーミスタの温度特性と上記半導体の温度特性は完全には一致しないので、このサーミスタを用いた温度補償回路の温度補償は不完全である。これに対して第２の実施形態によると、特性の同じダイオードや抵抗を用いてばらつき変動を補正しているので、上記の温度補償回路に比べて適切な補正がなされ得る。

［第３の実施形態］
以下、第３の実施形態について図７に基づいて説明する。図７は、第３の実施形態に係る比較回路４１０の構成を示す回路図である。第３の実施形態は、第１の実施形態において比較回路１１０を比較回路４１０に置き換えたものである。なお、以下の説明において第１の実施形態と異なる部分以外の説明は適宜省略する。また、第１の実施形態と同じ構成には同じ符号を付している。

比較回路４１０には、入力端子４１１を介してフィルタ回路８０３からＯＦＤＭ信号が入力される。比較回路４１０は、コンパレータＣＭＰ１及びＣＭＰ１１と直流電源Ｅ１及びＥ１１とオア回路ＯＲ１とを有している。コンパレータＣＭＰ１の非反転入力端子及びコンパレータＣＭＰ１１の反転入力端子は、いずれも入力端子４１１に接続されている。コンパレータＣＭＰ１の反転入力端子は直流電源Ｅ１の正側に、コンパレータＣＭＰ１１の非反転入力端子は直流電源Ｅ１１の正側に接続されている。直流電源Ｅ１及びＥ１１の負側は、いずれもグランド接続されている。コンパレータＣＭＰ１及びＣＭＰ１１の出力端子は、いずれもオア回路ＯＲ１の入力端子に接続されている。オア回路ＯＲ１の出力端子４１２はパルス幅拡張回路１２０の入力端子と接続されている。

オア回路ＯＲ１は複数の入力端子を有しており、これらから入力される信号の論理和を取ることによりこれらの信号に含まれるパルスを合成して、１つのパルス信号を生成する。また、Ｅ１１（第２の基準値）は、入力信号に変動がないときのＤＣ電圧Ｖｄｃ及びＥ１との関係が以下の数式９によって表されるように設定されている（図４（ａ）参照）。

コンパレータＣＭＰ１１は、入力信号においてＶｄｃより低い電圧を有する部分がＥ１１を下回る場合に一定値Ｖｄｄを出力する。これによって、例えば図４（ａ）の時刻ｔ７〜ｔ８の期間に対応する電圧ＶｄｄのパルスがコンパレータＣＭＰ１１から出力される。一方で、コンパレータＣＭＰ１は、入力信号においてＥ１より大きい部分に相当するパルスを出力する。そして、オア回路ＯＲ１はコンパレータＣＭＰ１及びＣＭＰ１１からのパルスの両方を合成して出力する。したがって、Ａ点の信号において電圧がＥ１を上回る確率をＰａとし、Ｅ１１を下回る確率をＰａ’とすると、Ｂ点でＶｄｄの大きさのパルスが発生する確率Ｐｂは、ＰａとＰａ’との和となる。つまり、本実施形態の比較回路４１０をレベル検出器に用いると、レベル検出器からの出力電圧を示す数式６において、ＰａがＰａ＋Ｐａ’に置き換わる。なお、Ｐａ’は以下のように表される。

ところで、種々の原因によってＤＣ電圧Ｖｄｃが変動することがある。これにより、レベル検出器の入力信号がＥ１を上回る確率Ｐａも変動する。したがって、Ｅ１を上回る期間に相当するパルスを積分した結果も変動し、レベル検出器からの出力信号がＯＦＤＭ信号の平均強度を正確に示さなくなるおそれもある。

しかし、本実施形態によると、以下の通りＤＣ電圧Ｖｄｃの変動による誤差が抑制される。数式９が成り立っていれば、数式７及び１０からＰａ＝Ｐａ’が成り立つ。そこで、Ｐｂ＝１％、つまり、Ｐａ＝Ｐａ’＝０．５％となるようＥ１、Ｅ１１を設定しているとすると、Ｅ１＝２．５８Ｖｅｖ＋Ｖｄｃ、Ｅ１１＝−２．５８Ｖｅｖ＋Ｖｄｃとなる。なお、Ａ点の電圧Ｖａ（ｔ）の実効値をＶｅｖとする。

上記の状態からＶｄｃがＶｅｖの１０％分上昇すると、Ｖａ（ｔ）において電圧がＥ１を上回る確率が上昇するのでコンパレータＣＭＰ１がパルスを発生する割合が増加する。具体的には、Ｐａ＝０．６６％となる。その一方で、Ｖａ（ｔ）において電圧がＥ１１を下回る確率は低下するので、コンパレータＣＭＰ１１がパルスを発生する割合が減少する。具体的には、Ｐａ’＝０．３７％となる。したがって、Ｐａ＋Ｐａ’＝１．０３％となる。つまり、ＶｄｃがＶｅｖの１０％分上昇しても、Ｖｄｃが変動する前のＰａ＋Ｐａ’＝１％を僅かに上回るだけになる。これに対して、第１の実施形態の場合に同じ条件でＶｄｃがＶｅｖの１０％分上昇すると、Ｐａ＝１．２９％となり、Ｐａ＝１％から大きく変動することとなる。このように、本実施形態によると、コンパレータＣＭＰ１でのパルス増加をコンパレータＣＭＰ１１のパルス減少で打ち消している。つまり、入力信号のＤＣ電圧の変動に強いことがわかる。

［第４の実施形態］
以下、第４の実施形態について図８に基づいて説明する。図８は、第４の実施形態に係る比較回路５１０の構成を示す回路図である。第４の実施形態は、第１の実施形態において比較回路１１０を比較回路５１０に置き換えたものである。なお、以下の説明において第１の実施形態と異なる部分以外の説明は適宜省略する。また、第１の実施形態と同じ構成には同じ符号を付している。

第４の実施形態は、入力信号が差動信号である場合などのように、比較回路へ複数の信号が入力される場合に適用される。比較回路５１０には、入力端子５１１ａを介して差動信号の正側信号が、入力端子５１１ｂを介して負側信号がそれぞれ入力される。比較回路５１０は、コンパレータＣＭＰ１及びＣＭＰ１２と直流電源Ｅ１とオア回路ＯＲ１とを有している。コンパレータＣＭＰ１の非反転入力端子は入力端子５１１ａに、コンパレータＣＭＰ１２の非反転入力端子は入力端子５１１ｂに接続されている。コンパレータＣＭＰ１及びＣＭＰ１２の反転入力端子は、いずれも直流電源Ｅ１の正側に接続されている。直流電源Ｅ１の負側はグランド接続されている。コンパレータＣＭＰ１及びＣＭＰ１２の出力端子は、いずれもオア回路ＯＲ１の入力端子に接続されている。オア回路ＯＲ１の出力端子５１２はパルス幅拡張回路１２０の入力端子と接続されている。

コンパレータＣＭＰ１は、入力端子５１１ａからの入力信号において電圧がＥ１を上回っている期間に相当するパルスを出力する。また、コンパレータＣＭＰ１２も、入力端子５１１ｂからの入力信号において電圧がＥ１を上回っている期間に相当するパルスを出力する。オア回路ＯＲ１はコンパレータＣＭＰ１及びＣＭＰ１２からのパルスの両方を合成して出力する。

ところで、差動信号の場合、その正負信号の一方を第３の実施形態の比較回路に入力する構成も考えられる。しかし、第３の実施形態の比較回路４１０を用いると、差動信号のコモンモードＤＣ電圧の変動には対処できるが、差動信号のＤＣオフセット電圧によるＤＣ電圧の変動には対処できない。差動信号にはＤＣオフセット電圧が発生することが多いため、第３の実施形態は差動信号の入力に対処できないおそれがある。

これに対して、第４の実施形態の比較回路５１０は、以下の通り、ＤＣオフセット電圧が発生しやすい場合に特に適した構成を有している。比較回路５１０に入力される差動信号Ｖａｄ（ｔ）に対してＤＣオフセット電圧をＶｏｆとすると、差動信号の正側信号Ｖａｐ（ｔ）及び負側信号Ｖａｍ（ｔ）は以下のように表される。

Ｖａｐ（ｔ）においてはＤＣオフセット電圧Ｖｏｆが発生していない場合と比べて電圧がＥ１を上回る期間の割合が＋Ｖｏｆ／２の分だけ大きくなる。したがって、コンパレータＣＭＰ１にＶａｐ（ｔ）が入力されると、ＤＣオフセット信号Ｖｏｆが発生していない場合と比べてパルスの出現頻度が上昇する。一方で、Ｖａｍ（ｔ）においてはＤＣオフセット信号Ｖｏｆが発生していない場合と比べて電圧がＥ１を上回る期間の割合が−Ｖｏｆ／２の分だけ小さくなる。したがって、コンパレータＣＭＰ１にＶａｍ（ｔ）が入力されると、ＤＣオフセット信号Ｖｏｆが発生していない場合と比べてパルスの出現頻度が低下する。これによって、オア回路ＯＲ１から出力されるパルスの出現頻度は、Ｖｏｆが発生していない場合に対する変動が抑制される。

［第５の実施形態］
以下、第５の実施形態について図９に基づいて説明する。図９は、第５の実施形態に係る比較回路６１０の構成を示す回路図である。第５の実施形態は、第１の実施形態において比較回路１１０を比較回路６１０に置き換えたものである。なお、以下の説明において第１の実施形態と異なる部分以外の説明は適宜省略する。また、第１の実施形態と同じ構成には同じ符号を付している。

第５の実施形態は、第４の実施形態と同様に、比較回路へ複数の信号が入力される場合に適用される。比較回路６１０には、入力端子６１１ａを介して差動信号の正側信号が、入力端子６１１ｂを介して負側信号がそれぞれ入力される。比較回路６１０は、コンパレータＣＭＰ１、ＣＭＰ１１、ＣＭＰ１２及びＣＭＰ１３と、直流電源Ｅ１及びＥ１１と、オア回路ＯＲ１１とを有している。コンパレータＣＭＰ１の非反転入力端子及びコンパレータＣＭＰ１１の反転入力端子はいずれも入力端子６１１ａに接続されている。コンパレータＣＭＰ１２の非反転入力端子及びコンパレータＣＭＰ１３の反転入力端子はいずれも入力端子６１１ｂに接続されている。コンパレータＣＭＰ１及びＣＭＰ１２の反転入力端子は、いずれも直流電源Ｅ１の正側に接続されている。コンパレータＣＭＰ１１及びＣＭＰ１３の非反転入力端子は、いずれも直流電源Ｅ１１の正側に接続されている。直流電源Ｅ１及びＥ１１の負側はいずれもグランド接続されている。コンパレータＣＭＰ１〜ＣＭＰ１３の出力端子は、いずれもオア回路ＯＲ１１の入力端子に接続されている。オア回路ＯＲ１１の出力端子６１２はパルス幅拡張回路１２０の入力端子と接続されている。

コンパレータＣＭＰ１は、入力端子６１１ａからの入力信号において電圧がＥ１を上回っている期間に相当するパルスを出力する。コンパレータＣＭＰ１２は、入力端子６１１ｂからの入力信号において電圧がＥ１を上回っている期間に相当するパルスを出力する。コンパレータＣＭＰ１１は、入力端子６１１ａからの入力信号において電圧がＥ１１を下回っている期間に相当するパルスを出力する。コンパレータＣＭＰ１３は、入力端子６１１ｂからの入力信号において電圧がＥ１１を下回っている期間に相当するパルスを出力する。オア回路ＯＲ１１はコンパレータＣＭＰ１〜ＣＭＰ１３からのパルスを全て合成して出力する。

第４の実施形態はＤＣオフセット信号のみが発生しやすい場合に適したものである。これに対して、第５の実施形態は、以下の通り、コモンモードＤＣ電圧の変動及びＤＣオフセット信号の両方に対処可能な構成を有している。比較回路６１０に入力される差動信号Ｖａｄ（ｔ）に対して、コモンモードＤＣ電圧をＶｃｄｃとし、ＤＣオフセット電圧をＶｏｆとすると、差動信号の正側信号Ｖａｐ（ｔ）及び負側信号Ｖａｍ（ｔ）は以下のように表される。

Ｖａｐ（ｔ）が入力端子６１１ａから、Ｖａｍ（ｔ）が入力端子６１１ｂから入力されると、比較回路６１０においてパルスの出現頻度の変動は以下のように打ち消される。つまり、コモンモードＤＣ電圧Ｖｃｄｃによるパルスの出現頻度の変動は、第３の実施形態と同様に、コンパレータＣＭＰ１及びＣＭＰ１１同士と、コンパレータＣＭＰ１２及びＣＭＰ１３同士とにおいてそれぞれ打ち消される。また、ＤＣオフセット電圧Ｖｏｆによるパルスの出現頻度の変動は、第４の実施形態と同様に、コンパレータＣＭＰ１及びＣＭＰ１２同士と、コンパレータＣＭＰ１１及びＣＭＰ１３同士とにおいてそれぞれ打ち消される。このように、第５の実施形態によると、コモンモードＤＣ電圧及びＤＣオフセット電圧の両方のＤＣ電圧変動に対してパルスの出現頻度の変動が抑制されたレベル検出器が実現する。

＜変形例＞
以上は、本発明の好適な実施の形態についての説明であるが、本発明は上述の実施の形態に限られるものではなく、課題を解決するための手段に記載された内容の限りにおいて様々な変更が可能なものである。

上述の実施形態において、積分回路１３０は、ＤＣでゲインが無限大となる１次ローパスフィルタであることが理想的である。しかし、実際には、オペアンプＯＰＡ３のＤＣゲインは有限であり、積分回路１３０もＤＣでゲインは有限となる。このような場合でも、フィルタのカットオフ周波数が、入力信号に含まれるパルス周期の逆数より十分低ければ実質的な問題は生じない。したがって、フィルタのカットオフ周波数が入力信号に含まれるパルス周期の逆数より十分低くなるような構成であれば、積分回路１３０を他の構成のローパスフィルタに置き換えてもよい。つまり、この場合でもフィルタからの出力信号の強度は、入力信号の平均強度を表示することとなる。

また、上述の第１の実施形態においては、Ｅ１がＶｄｃより大きいとしている。しかし、コンパレータＣＭＰ１の非反転入力端子に電源Ｅ１を、反転入力端子に入力信号を接続するとともに、Ｅ１＜Ｖｄｃとする。そして、入力信号Ｖａ（ｔ）がＥ１を下まわるときにコンパレータＣＭＰ１が電圧Ｖｄｄのパルスを出力するように、比較回路が構成されていてもよい。要は、Ｖｄｃに対してＶａ（ｔ）の正側信号か負側信号のどちらを見るかの違いであり、正側、負側で瞬間的な信号強度の出現頻度は変わらない。

上述の実施形態に関して、図３においては電源Ｅ１を電池の記号で表しているが、電池とは別の手段による電圧源を用いてもよい。また、入力信号の強度の取り得る値が広範にわたる場合、これに対応するために電源Ｅ１による供給電圧を可変にすることも可能である。

なお、上述の実施形態において「グランド接続」は必ずしもグランド電圧０［Ｖ］を供給するものでなくてもよい。例えば、受信装置１０００の金属材料からなる筐体に接続されているのみであってもよい。

上述の第３〜第５の実施形態においては、差動信号が入力される場合の構成が示されている。しかし、差動信号の場合以外に平均強度を検出したい信号が複数あるときにも、これらの信号を入力としたコンパレータを追加し、その出力をオア回路に追加することにより、複数の信号の平均強度を検出することができる。例えば、受信装置１０００がダイレクトコンバージョン方式を採用している場合、ミキサ回路８０２には直交ミキサが用いられ、これによりＩ（同相成分）及びＱ（直交成分）の２成分のベースバンド信号が得られる。これら２成分のベースバンド信号がフィルタ回路８０３を通って、最終的に復調される。ＯＦＤＭ信号においては、これらの２成分の平均強度は本来ほぼ同じである。そこで、平均信号を得るために一方の成分だけをレベル検出器に入力することも可能であるが、第３〜第５の実施形態のように２成分ともレベル検出器の入力にすることもできる。これにより、ミキサ回路８０２及びフィルタ回路８０３において、ＩＱ成分に対するゲインミスマッチが発生した場合のレベル検出誤差の偏在を除くことができる。

上述において、第３〜第５の実施形態は第１の実施形態の比較回路１１０を比較回路４１０〜６１０にそれぞれ置き換えたものである。しかし、第２の実施形態の比較回路１１０を比較回路４１０〜６１０にそれぞれ置き換えたものでもよい。

上述の第１〜第５の実施形態において説明したように、本実施形態のレベル検出器は、ＯＦＤＭ信号のように入力信号の瞬間強度が正規分布を示す場合に最適なものである。しかし、多重数の多いＣＤＭＡ信号においても、その強度は正規分布を示すため、本実施形態のレベル検出器を適用可能である。また、強度が正規分布を示さなくても、瞬間強度が大きいほどその出現確率が減少する信号であれば、平均強度が上昇すれば信号において電圧が基準値Ｅ１を上回る確率が上昇する。したがってこのような信号においても、数式６が信号の平均強度を示すことには変わりない。つまり、このような信号に対しても本実施形態のレベル検出器を適用可能である。したがって、本実施形態のレベル検出器は、上述の実施形態における受信装置１０００以外にも、ＡＧＣ等で平均強度の検出を必要とする他の無線、有線受信機、送信機や、各種のオーディオ機器、音声機器などの回路に利用可能である。

本発明の一実施形態である第１の実施形態の受信装置の概略的な構成を示すブロック図である。 図１の受信装置が有するレベル検出器の構成を示すブロック図である。 図２の比較回路、パルス幅拡張回路及び積分回路のそれぞれのより詳細な回路構成を示す回路図である。 あるＯＦＤＭ信号が図２のレベル検出器に入力された場合のレベル検出器内の各点における電圧の大きさを示すグラフである。 図２のレベル検出器の変形例を示すブロック図である。 第２の実施形態に係るパルス幅拡張回路の構成を示す回路図である。 第３の実施形態に係る比較回路の構成を示す回路図である。 第４の実施形態に係る比較回路の構成を示す回路図である。 第５の実施形態に係る比較回路の構成を示す回路図である。 従来のレベル検出器の構成を示す一部回路図を含むブロック図である。

符号の説明

ＣＭＰ１、２、１１、１２、１３ コンパレータ
Ｄ２、Ｄ２１ ダイオード
Ｅ１、Ｅ３、Ｅ１１ 直流電源
ＩＮＶ２ インバータ
ＯＰＡ３ オペアンプ
ＯＲ１、ＯＲ１１ オア回路
ＰＷａ 増加分
ＰＷａ パルス幅
Ｒ２、Ｒ３、Ｒ２１、Ｒ２２ 抵抗
１００、２００、９００ レベル検出器
１１０、４１０、５１０、６１０ 比較回路
１２０、３２０ パルス幅拡張回路
１３０ 積分回路
８０１ 可変利得増幅回路
９０２ ピークホールド回路
９０３ 充放電回路
９０４ 積分回路
１０００ 受信装置
１１００ チューナ部

Claims (10)

1. 信号の入力部と、
   前記入力部からの入力信号の強度が第１の基準値を上回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する比較回路と、
   前記比較回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えていることを特徴とするレベル検出器。
2. 信号の入力部と、
   前記入力部からの入力信号の強度が第２の基準値を下回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する比較回路と、
   前記比較回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えていることを特徴とするレベル検出器。
3. 前記比較回路が生成した信号に含まれるパルスを時間的に拡張した信号を生成すると共に、生成した信号を前記積分回路へと出力するパルス幅拡張回路をさらに備えていることを特徴とする請求項１又は２に記載のレベル検出器。
4. 前記パルス幅拡張回路が、
   前記比較回路が生成した信号がアノード端子に入力されるダイオードと、
   前記ダイオードのカソード端子に一端が接続され、他端がグランド接続された抵抗と、
   前記ダイオードのカソード端子に一端が接続され、他端がグランド接続されたコンデンサとを有しており、
   前記コンデンサが蓄えた電圧が基準電圧値を上回っている時間の長さに相当する幅を有するパルスを前記積分回路へと出力することを特徴とする請求項３に記載のレベル検出器。
5. 前記パルス幅拡張回路が、
   前記ダイオードのカソード端子に接続された第１の接続端子と、前記ダイオード及び抵抗と同一の回路特性を有する別のダイオード及び抵抗が接続された第２の接続端子とを有し、前記第１の接続端子における電圧が前記第２の接続端子における電圧を上回っている時間の長さに相当するパルスを前記積分回路へと出力するパルス拡張用比較回路を有しており、
   前記第２の接続端子に接続された前記ダイオード及び抵抗が、前記第１の接続端子に接続された前記ダイオード及び抵抗の回路特性及び温度変動の少なくともいずれかに起因して前記パルス幅拡張用比較回路から出力されるパルスの幅に発生する変動が小さくなるように前記第２の接続端子に接続されていることを特徴とする請求項４に記載のレベル検出器。
6. 信号の入力部と、
   前記入力部からの入力信号の強度が第１の基準値を上回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する第１の比較回路と、
   前記入力部からの入力信号の強度が前記第１の基準値より小さい第２の基準値を下回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号を生成する第２の比較回路と、
   前記第１の比較回路が生成した信号と前記第２の比較回路が生成した信号との論理和に相当する強度を有する信号を生成する合成回路と、
   前記合成回路が生成した信号に含まれるパルスを時間的に拡張した信号を生成するパルス幅拡張回路と、
   前記パルス幅拡張回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えていることを特徴とするレベル検出器。
7. ｎ（ｎ：２以上の自然数）個の入力信号に対応する第１〜第ｎの信号の入力部と、
   前記第１〜第ｎの入力部からの入力信号の強度が第１の基準値を上回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号をそれぞれ生成する第１〜第ｎの比較回路と、
   前記第１〜第ｎの比較回路が生成した信号の論理和に相当する強度を有する信号を生成する合成回路と、
   前記合成回路が生成した信号に含まれるパルスを時間的に拡張した信号を生成するパルス幅拡張回路と、
   前記パルス幅拡張回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路とを備えていることを特徴とするレベル検出器。
8. 前記第１〜第ｎの入力部からの入力信号の強度が前記第１の基準値より小さい第２の基準値を下回っている時間の長さに相当する幅を有する複数のパルスが時間的に連続した信号をそれぞれ生成する第ｎ＋１〜第２ｎの比較回路をさらに備えており、
   前記合成回路が、前記第１〜第２ｎの比較回路からの信号の論理和に相当する強度を有する信号を生成することを特徴とする請求項７に記載のレベル検出器。
9. 請求項１〜８のいずれか１項に記載のレベル検出器を備えていることを特徴とする通信装置。
10. 入力信号を増幅して出力する増幅回路と、
    前記増幅回路から出力された信号に選局処理を施す選局手段と、
    前記選局手段が選局処理を施した信号の強度が所定の基準値を上回っている時間の長さに相当する幅を有する複数のパルスを生成する比較回路と、
    前記比較回路が生成した信号の強度を時間に関して積分した積分値に相当する強度の信号を出力する積分回路と、
    前記積分回路から出力された信号の強度が所望値より大きいほど前記増幅回路の増幅率を増大させると共に、前記積分回路から出力された信号の強度が所望値より小さいほど前記増幅回路の増幅率を減少させる増幅制御手段とを備えていることを特徴とするチューナ。

Images