KR100971012B1 - 수신 신호 세기 검출 장치 - Google Patents

수신 신호 세기 검출 장치 Download PDF

Info

Publication number
KR100971012B1
KR100971012B1 KR1020090114778A KR20090114778A KR100971012B1 KR 100971012 B1 KR100971012 B1 KR 100971012B1 KR 1020090114778 A KR1020090114778 A KR 1020090114778A KR 20090114778 A KR20090114778 A KR 20090114778A KR 100971012 B1 KR100971012 B1 KR 100971012B1
Authority
KR
South Korea
Prior art keywords
voltage
limiting amplifier
saturation
amplifier
gain
Prior art date
Application number
KR1020090114778A
Other languages
English (en)
Inventor
변상진
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020090114778A priority Critical patent/KR100971012B1/ko
Application granted granted Critical
Publication of KR100971012B1 publication Critical patent/KR100971012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/318—Received signal strength
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시예에 따른 수신 신호 세기 검출 장치는 복수의 리미팅 증폭기 포함하는 증폭부를 포함하고, 상기 리미팅 증폭기의 전압 이득 및 포화 전압을 조정한다. 본 발명의 실시예들은 리미팅 증폭기의 전압 이득 및 포화 전압을 일정하게 할 수 있다.
신호, 세기.

Description

수신 신호 세기 검출 장치 {Apparatus for indicating received signal strength}
본 발명의 실시예들은 무선 통신 기술에 관련된 것으로, 보다 자세하게는 수신 신호 세기 검출 기술에 관한 것이다.
수신 신호 세기 검출 장치(RSSI)는 일반적으로 기지국과 단말기 사이의 무선 통신 환경을 모니터링 하기 위하여 사용된다. 기지국에서는 측정된 RSSI 값을 사용하여 무선 통신 연결 설정을 결정하거나, 핸드오버를 시키거나, 무선 송신 전력을 증감시킨다. 단말기에서는 측정된 RSSI 값을 사용하여 수신기의 각 구성 블록들의 이득을 증감시키거나 무선 송신 전력을 증감시킨다.
일반적으로 수신 신호 세기 검출 장치는 successive detection architecture를 기반으로 하여 구현되기 때문에, 여러 개의 리미팅 증폭기(Limiting amplifier) 및 복수의 정류기들(rectifiers)의 전압 이득 및 포화 전압은 공정, 전원 전압 및 온도의 변화 (process, voltage and temperature variation = PVT variations) 에 민감하게 바뀐다. 따라서, 수신 신호 세기 검출 장치에서 검출된 수신 신호 세기 값은 공정, 전원 전압 및 온도의 변화에 따라 변경되는 특성이 있다.
본 발명의 실시예들은 전압 이득 및 포화 전압을 고정하는 바이어스 회로를 이용함으로써, 리미팅 증폭기 및 정류기의 전압 이득 및 포화 전압을 일정하게 조정하고자 한다.
본 발명이 제시하는 이외의 기술적 과제들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 복수의 리미팅 증폭기를 포함하는 증폭부; 상기 각 리미팅 증폭기로부터 출력된 전압을 합산하여 수신 신호 세기값을 산출하는 합산부; 이득 조정 전압을 상기 리미팅 증폭기로 인가하는 전압 이득 고정부; 포화 조정 전압을 상기 리미팅 증폭기로 인가하는 포화 전압 고정부를 포함하되, 상기 리미팅 증폭기는 상기 이득 조정 전압 및 포화 조정 전압에 따라 상기 리미팅 증폭기의 전압 이득 및 포화 전압을 조정하는 것을 특징으로 하는 수신 신호 세기 검출 장치가 제공된다.
본 발명의 실시예들은 리미팅 증폭기 및 정류기의 전압 이득 및 포화 전압을 일정하게 함으로써, 신호 세기를 공정, 전원 전압 및 온도의 변화에 영향을 거의 받지 않고 검출할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발 명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 수신 신호 세기 검출 장치를 예시한 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 수신 신호 세기 검출 장치는 증폭부(110), 정류부(120), 합산기(130), 로우 패스 필터(Low pass filter, 140), DC 오프셋 제거기(DC offset cancellation, 150), 전압 이득 고정부(Constant gain bias circuit, 160) 및 포화 전압 고정부(Constant voltage bias circuit, 170)를 포함한다.
증폭부(110)는 복수의 리미팅 증폭기가 일렬로 연결된 회로이다. 증폭부(110)는 수신 신호를 외부로부터 수신하고, 수신 신호를 증폭하여 외부로 출력한다. 이 때, 증폭부(110)는 수신 신호 및 각 리미팅 증폭기에서 증폭된 신호를 정류부(120)를 통해 합산기(130)로 출력한다. 또한 증폭부(110)에 포함된 리미팅 증폭기는 전압 이득 고정부(160) 및 포화 전압 고정부(170)로부터 수신한 조정 전압에 따라 전압 이득 및 포화 전압을 조정할 수 있다. 리미팅 증폭기에 대해서는 추후 도 3을 참조하여 상세히 설명하도록 한다.
정류부(120)는 증폭부(110)로부터 수신한 신호를 정류한다. 즉, 정류부(110)는 증폭부(110)로부터 수신 신호 및 각 리미팅 증폭기에서 증폭된 신호를 정류하는 복수의 정류기를 포함한다.
합산기(130)는 정류부(120)를 통해 수신한 신호를 합산한다.
이어서, 로우 패스 필터(140)는 합산된 전압의 노이즈를 제거하는 필터링을 수행한다.
DC 오프셋 제거기(150)는 증폭부(110)를 통해 최종적으로 증폭된 신호 및 수신 신호의 DC 오프셋을 제거한다.
전압 이득 고정부(160)는 증폭부(110)의 각 리미팅 증폭기의 전압 이득을 조정하는 조정 전압을 생성하여 증폭부(110)의 각 리미팅 증폭기로 전송한다. 전압 이득 고정부(160)는 증폭부(110)의 각 리미팅 증폭기와 동일한 리플리카 증폭기(replica amplifier)를 구비하여, 리미팅 증폭기의 공정, 전원 전압 및 온도의 변화에 따른 전압 이득의 변화를 감지할 수 있다. 예를 들어, 전압 이득 고정부(160)는 두 개의 기준 전압 발생기를 구비하며, 기준 전압 발생기들에서 발생한 각 기준 전압들을 비교한다. 전압 이득 고정부(160)는 기준 전압의 비교를 통해 리미팅 증폭기의 공정, 전원 전압 및 온도의 변화에 따른 전압 이득의 변화를 감지하고, 리미팅 증폭기의 전압 이득이 공정, 전원 전압 및 온도의 변화되기 이전과 유사하도록 조정 전압을 증폭부(110)로 인가한다.
도 2는 본 발명의 일 실시예에 따른 리미팅 증폭기의 입출력 전압 간의 상관 관계를 예시한 도면이다.
도 2를 참조하면, VI는 리미팅 증폭기에 입력된 입력 전압이고, VS는 리미팅 증폭기의 포화 전압이고, A는 리미팅 증폭기의 전압 이득이다. 입력 전압이 VS/A 보다 작고, - VS/A 보다 큰 경우, 리미팅 증폭기는 전압 이득 A를 갖는다. 또한 입력 전압이 VS/A보다 크고, - VS/A보다 작은 경우, 리미팅 증폭기는 포화 전압 VS 또는 포화 전압 -VS 를 출력한다.
본 발명의 일 실시예에 따른 수신 신호 세기 검출 장치의 수신 신호를 VI cos(wt+q)로 가정하면, 수신 신호 세기를 나타내는 값(이하 수신 세기값이라 지칭)을 하기의 수학식 1과 같이 나타낼 수 있다.
[수학식 1]
수신 세기값 = min[VI , VS] + min[AVI , VS] + ... + min[AnVI , VS]
이 때, n은 증폭부(110)가 포함하는 리미팅 증폭기의 개수이다.
수학식 1을
Figure 112009072624712-pat00001
의 조건을 만족하는 입력 전압에 대해 하기의 수학식 2로 변환할 수 있다.
[수학식 2]
Figure 112009072624712-pat00002
Figure 112009072624712-pat00003
이 때, n은 자연수이다.
수학식 2를 참조하면, 증폭부(110)가 포함하는 리미팅 증폭기의 개수, 리미팅 증폭기의 전압 이득 및 포화 전압에 따라 수신 세기값이 변경될 수 있다.
따라서, 리미팅 증폭기의 개수, 리미팅 증폭기의 전압 이득 및 포화 전압이 변하지 앉는 한, 수신 세기값은 리미팅 증폭기에 입력된 입력 전압에 의해 결정될 수 있다.
하지만, 공정, 전원 전압 및 온도의 변화에 따라 리미팅 증폭기의 전압 이득 및 포화 전압이 변화하여, 수신 세기값이 다르게 측정될 수 있다.
본 발명의 일 실시예에 따른 리미팅 증폭기는 전압 이득 고정부(160) 및 포화 전압 고정부(170)의 조정 전압에 따라 전압 이득 및 포화 전압이 일정하게 유지되도록 한다.
이하 본 발명의 일 실시예에 따른 리미팅 증폭기를 도 3을 참조하여 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 리미팅 증폭기를 예시한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 리미팅 증폭기는 차동 구조의 증폭기(differential amplifier)이며, 입력단의 트랜지스터들의 각 소스들(VIP, VIN) 사이에 연결된 MOS 저항의 저항 값을 조정 전압에 따라 조정함으로써 전압 이득을 조정한다. 또한 리미팅 증폭기는 전류원(VBIAS)에 병렬로 덧붙인 작은 보조 전류원의 전류를 조정 전압을 통해 조정함으로써 포화 전압을 조정한다.
이 때, 전압 이득을 조정하기 위한 조정 전압(VA_ctrl)은 전압 이득 고정부(160)에서 인가된 전압(이하 이득 조정 전압이라 지칭)이다. 또한, 포화 전압을 조정하기 위한 조정 전압(VS _ ctrl)은 포화 전압 고정부(170)에서 인가된 전압(이하 포화 조정 전압이라 지칭)이다.
예를 들어, 리미팅 증폭기는 이득 조정 전압만큼 출력 전압이 증가하도록 증폭비를 조정하고, 포화 조정 전압만큼 포화 전압을 증가시킬 수 있다.
이 때, 포화 전압 고정부(170)는 정류기(120)의 포화 전압을 일정하게 유지하기 위해, 포화 조정 전압을 정류기(120)로 인가할 수 있다.
도 4는 본 발명의 일 실시예에 따른 전압 이득 고정부를 예시한 도면이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 전압 이득 고정부(160)는 리플리카 리미팅 증폭기(161), 전압 증폭기(162), 캐패시터(163) 및 기준 전압 발생기(164, 165)를 포함한다. 이 때, 리플리카 리미팅 증폭기(161)는 증폭부(110)의 리미팅 증폭기와 동일한 증폭기이다.
기준 전압 발생기(164)는 임의의 기준 전압 Vref를 출력하여 리플리카 리미팅 증폭기(161)의 입력에 인가한다. 리플리카 리미팅 증폭기(161)는 입력된 임의의 기준 전압 Vref를 증폭하여 전압 증폭기(162)의 입력 단자에 인가한다.
기준 전압 발생기(165)는 기준 전압 Vref를 임의의 수 A배로 증폭한 기준 전압 AVref를 전압 증폭기(162)로 인가한다. 이 때, 기준 전압 발생기(165)는 기준 전압 발생기(164)가 인가한 전압 증폭기(162)의 입력 단자 외의 입력 단자로 기준 전압 AVref를 인가한다.
전압 증폭기(162)는 증폭된 기준 전압 Vref와 기준 전압 AVref를 비교하고, 그 차이인 이득 조정 전압을 캐패시터(163)로 출력한다.
캐패시터(163)로 출력된 이득 조정 전압은 본 발명의 일 실시예에 따른 리미팅 증폭기 및 리플리카 리미팅 증폭기(161)로 출력된다. 리미팅 증폭기 및 리플리카 리미팅 증폭기(161)는 이득 조정 전압에 따라 증폭비를 변경한다. 따라서, 리미팅 증폭기 및 리플리카 리미팅 증폭기(161)는 서로 동일한 공정, 전원 전압 및 온도인 환경에 구비되어 있으므로, 증폭비가 동일하게 변경된다. 예를 들어, 전압 이득 고정부(16)는 리플리카 리미팅 증폭기(161)의 공정, 전원 전압 및 온도 변화에 따른 증폭비 변화를 감지하고, 리미팅 증폭기 및 리플리카 리미팅 증폭기(161)의 증폭비를 조정한다.
즉, 전압 이득 고정부(160)는 A배로 증폭하도록 리미팅 증폭기의 증폭비(전 압 이득)를 고정시킨다.
도 5는 본 발명의 일 실시예에 따른 포화 전압 고정부를 예시한 도면이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 포화 전압 고정부(170)는 리플리카 리미팅 증폭기(171), 전압 증폭기(172) 및 캐패시터(173)를 포함한다.
리플리카 리미팅 증폭기(171)는 본 발명의 일 실시예에 따른 증폭부(110)의 리미팅 증폭기와 동일한 증폭기로써, 리플리카 리미팅 증폭기(171)에 설정된 포화 전압을 전압 증폭기(172)로 인가한다.
전압 증폭기(172)는 두 개의 입력 단자를 구비하며, 하나의 입력 단자를 통해 리플리카 리미팅 증폭기(171)로부터 포화 전압을 인가 받는다. 전압 증폭기(172)는 나머지 하나의 입력 단자를 통해 기준 전압 발생기(미도시)로부터 기준 전압 VS _ REF를 인가 받는다. 이 때, 기준 전압 VS _ REF를 발생하는 기준 전압 발생기(미도시)가 포화 전압 고정부(170)에 포함될 수 있음은 자명하다.
전압 증폭기(172)는 인가 받은 기준 전압 VS _ REF와 포화 전압의 차이인 포화 조정전압을 캐패시터(173)로 출력한다. 이 때, 출력된 포화 조정 전압은 증폭부(110)의 리미팅 증폭기 및 리플리카 리미팅 증폭기(171)로 인가된다.
리미팅 증폭기 및 리플리카 리미팅 증폭기(171)는 인가 받은 포화 조정 전압에 따라 기준 전압 VS _ REF와 동일하도록 포화 전압을 조정한다.
즉, 포화 전압 고정부(170)는 리플리카 리미팅 증폭기(171)에서 출력된 포화 전압으로 공정, 전원 전압 및 온도의 변화에 따른 포화 전압의 변화를 감지한다. 포화 전압 고정부(170)는 포화 전압이 기준 전압 VS _ REF와 동일하게 되도록 리미팅 증폭기 및 리플리카 리미팅 증폭기(171)로 포화 조정 전압을 인가한다.
이제까지 본 발명에 대하여 그 실시 예를 중심으로 살펴보았다. 전술한 실시 예 외의 많은 실시 예들이 본 발명의 특허청구범위 내에 존재한다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 수신 신호 세기 검출 장치를 예시한 도면.
도 2는 본 발명의 일 실시예에 따른 리미팅 증폭기의 입출력 전압 간의 상관 관계를 예시한 도면.
도 3은 본 발명의 일 실시예에 따른 리미팅 증폭기를 예시한 도면.
도 4는 본 발명의 일 실시예에 따른 전압 이득 고정부를 예시한 도면.
도 5는 본 출력 전압 간의 상관 관계를 예시한 도면.
도 3은 본 발명의 일 실시예에 따른 리미팅 증폭기를 예시한 도면.
도 4는 본 발명의 일 실시예에 따른 포화 전압 고정부를 예시한 도면.

Claims (12)

  1. 복수의 리미팅 증폭기를 포함하는 증폭부;
    상기 각 리미팅 증폭기로부터 출력된 전압을 합산하여 수신 신호 세기값을 산출하는 합산부;
    이득 조정 전압을 상기 리미팅 증폭기로 인가하는 전압 이득 고정부;
    포화 조정 전압을 상기 리미팅 증폭기로 인가하는 포화 전압 고정부를 포함하되,
    상기 리미팅 증폭기는 상기 이득 조정 전압 및 포화 조정 전압에 따라 상기 리미팅 증폭기의 전압 이득 및 포화 전압을 정해진 값으로 고정하고,
    상기 리미팅 증폭기는 상기 포화 조정 전압만큼 상기 포화 전압을 증가 또는 감소하도록 조정하고,
    상기 리미팅 증폭기는 상기 리미팅 증폭기의 전류원에 병렬로 연결된 보조 전류원을 이용하여 상기 포화 전압을 조정하는 것을 특징으로 하는 수신 신호 세기 검출 장치.
  2. 제1 항에 있어서,
    상기 리미팅 증폭기는 상기 이득 조정 전압만큼 전압 이득을 증가 또는 감소하도록 조정하는 것을 특징으로 하는 수신 신호 세기 검출 장치.
  3. 제2 항에 있어서,
    상기 리미팅 증폭기는 모스 저항의 저항 값을 상기 이득 조정 전압으로 조정 하여 상기 전압 이득을 조정하는 것을 특징으로 하는 수신 신호 세기 검출 장치.
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 전압 이득 고정부는
    지정된 제1 기준 전압을 발생하는 제1 기준 전압 발생기;
    전압이 상기 제1 기준 전압의 n(n은 실수)배인 제2 기준 전압을 발생하는 제2 기준 전압 발생기;
    상기 이득 조정 전압에 따라 이득 전압을 조정하여 상기 제1 기준 전압을 증 폭하는 리플리카 리미팅 증폭기; 및
    상기 리플리카 리미팅 증폭기에서 증폭된 전압과 상기 제2 기준 전압 간의 차이인 상기 이득 조정 전압을 발생하는 전압 증폭기를 포함하는 수신 신호 세기 검출 장치.
  7. 제6 항에 있어서,
    상기 전압 증폭기는 상기 이득 조정 전압을 상기 리플리카 리미팅 증폭기 및 상기 리미팅 증폭기로 인가하는 것을 특징으로 하는 수신 신호 세기 검출 장치.
  8. 제7 항에 있어서,
    상기 리미팅 증폭기 및 상기 리플리카 리미팅 증폭기는 상기 전압 증폭기로부터 인가 받은 상기 이득 조정 전압에 따라 전압 이득이 동일하도록 조정되는 것을 특징으로 하는 수신 신호 세기 검출 장치.
  9. 제1 항에 있어서,
    상기 포화 전압 고정부는
    기준 전압을 발생하는 기준 전압 발생기;
    상기 포화 조정 전압에 따라 포화 전압을 조정하는 리플리카 리미팅 증폭기;
    상기 포화 전압 및 기준 전압을 인가 받고, 상기 포화 전압 및 기준 전압의 차이인 상기 포화 조정 전압을 생성하는 전압 증폭기를 포함하는 수신 신호 세기 검출 장치.
  10. 제9 항에 있어서,
    상기 전압 증폭기는 상기 포화 조정 전압을 상기 리플리카 리미팅 증폭기 및 상기 리미팅 증폭기로 인가하는 것을 특징으로 하는 수신 신호 세기 검출 장치.
  11. 제10 항에 있어서,
    상기 리미팅 증폭기 및 상기 리플리카 리미팅 증폭기는 상기 전압 증폭기로부터 인가 받은 포화 조정 전압에 따라 포화 전압을 서로 동일하도록 조정되는 것을 특징으로 하는 수신 신호 세기 검출 장치.
  12. 제6 항 또는 제8 항에 있어서,
    상기 리플리카 리미팅 증폭기는 상기 리미팅 증폭기와 동일한 구조의 리미팅 증폭기인 것을 특징으로 하는 수신 신호 세기 검출 장치.
KR1020090114778A 2009-11-25 2009-11-25 수신 신호 세기 검출 장치 KR100971012B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090114778A KR100971012B1 (ko) 2009-11-25 2009-11-25 수신 신호 세기 검출 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114778A KR100971012B1 (ko) 2009-11-25 2009-11-25 수신 신호 세기 검출 장치

Publications (1)

Publication Number Publication Date
KR100971012B1 true KR100971012B1 (ko) 2010-07-20

Family

ID=42645767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114778A KR100971012B1 (ko) 2009-11-25 2009-11-25 수신 신호 세기 검출 장치

Country Status (1)

Country Link
KR (1) KR100971012B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113573400A (zh) * 2021-07-26 2021-10-29 上海金卓科技有限公司 一种信号自动增益控制的方法、装置、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163556A (ja) * 2001-11-29 2003-06-06 Nec Corp 信号強度検出回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163556A (ja) * 2001-11-29 2003-06-06 Nec Corp 信号強度検出回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113573400A (zh) * 2021-07-26 2021-10-29 上海金卓科技有限公司 一种信号自动增益控制的方法、装置、设备及存储介质
CN113573400B (zh) * 2021-07-26 2023-10-31 上海金卓科技有限公司 一种信号自动增益控制的方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
US8648588B2 (en) RF detector with crest factor measurement
US7109897B1 (en) Power amplifier control reducing output power variation
US9257941B2 (en) Adaptive biasing scheme for an amplifier
US11099065B2 (en) Method and system for balancing optical receiver
US7643805B2 (en) Peak detector and fixed gain amplifier circuit for automatic gain control and variable gain amplifier circuit
US8385860B2 (en) Power detector and wireless device
US20150103955A1 (en) Envelope Path Processing for Envelope Tracking Amplification Stage
US10931381B2 (en) Optical receivers with DC cancellation bias circuit and embedded offset cancellation
WO2006062941A3 (en) Amplifier system with current-mode servo feedback
KR20140089052A (ko) 귀환 증폭기
US7994840B2 (en) RMS detector with automatic gain control
US7010284B2 (en) Wireless communications device including power detector circuit coupled to sample signal at interior node of amplifier
KR100971012B1 (ko) 수신 신호 세기 검출 장치
US5963087A (en) Gain control circuit and method for providing gain control of a variable amplifier using a pilot signal
US7893761B2 (en) Monotonic and voltage supply independent automatic gain control amplifier
US6731918B1 (en) Signal strength detecting device with little temperature dependence
US11223337B2 (en) Logarithmic power detector
US10444261B2 (en) Signal detector, electronic device, and method for controlling signal detector
US20230117775A1 (en) Signal adjusting circuit and receiving end circuit using the same
US8183923B2 (en) Constant gain amplifier system with gain control feedback
KR100938832B1 (ko) 통신 및 방송 장비용 자동레벨 및 자동이득 제어장치
AU2009322804B2 (en) Hybrid power control for a power amplifier
JP5456162B2 (ja) バースト等化増幅器
JP4487310B2 (ja) 出力レベル制御回路
JP2008064500A (ja) 信号強度検出回路

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130709

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 10