JPH09148933A - 特定のビデオ信号内の中間周波信号のディジタル化の方法と、その方法を実行する回路 - Google Patents
特定のビデオ信号内の中間周波信号のディジタル化の方法と、その方法を実行する回路Info
- Publication number
- JPH09148933A JPH09148933A JP24203896A JP24203896A JPH09148933A JP H09148933 A JPH09148933 A JP H09148933A JP 24203896 A JP24203896 A JP 24203896A JP 24203896 A JP24203896 A JP 24203896A JP H09148933 A JPH09148933 A JP H09148933A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- digital converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4446—IF amplifier circuits specially adapted for B&W TV
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 本発明は、アナログ−ディジタル変換器（Ａ
ＤＣ）の分解能Ｎビットより高精度で中間周波信号をデ
ィジタル化する方法の提供を目的とする。 【解決手段】 本発明の方法は、ディジタル化の前にサ
ンプルホールド回路において周波数ｆs とＮより高い精
度でアナログ信号をサンプリングし、ＡＤＣのＬＳＢと
実質的に等価なピーク振幅のランプ状信号をサンプリン
グ信号に加え、周波数ｎｆs でディジタル信号が出力さ
れるよう、サンプリング信号及びランプ状信号の合計を
サンプリング周波数ｎｆs で動作するＡＤＣに入力し、
Ｎビットより高精度の平均値を得るため、下側の周波数
ｎｆs ／ｐでｐ個のディジタル化された信号を平均化す
る。
ＤＣ）の分解能Ｎビットより高精度で中間周波信号をデ
ィジタル化する方法の提供を目的とする。 【解決手段】 本発明の方法は、ディジタル化の前にサ
ンプルホールド回路において周波数ｆs とＮより高い精
度でアナログ信号をサンプリングし、ＡＤＣのＬＳＢと
実質的に等価なピーク振幅のランプ状信号をサンプリン
グ信号に加え、周波数ｎｆs でディジタル信号が出力さ
れるよう、サンプリング信号及びランプ状信号の合計を
サンプリング周波数ｎｆs で動作するＡＤＣに入力し、
Ｎビットより高精度の平均値を得るため、下側の周波数
ｎｆs ／ｐでｐ個のディジタル化された信号を平均化す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｎビットしかない
ディジタル信号を出力するアナログ−ディジタル変換器
（ＡＤＣ）を用いて、Ｎビットを上回る精度で中間周波
（ＩＦ）信号をディジタル化する方法に関する。
ディジタル信号を出力するアナログ−ディジタル変換器
（ＡＤＣ）を用いて、Ｎビットを上回る精度で中間周波
（ＩＦ）信号をディジタル化する方法に関する。
【０００２】
【従来の技術】テレビジョン機器のあらゆる種類の信号
をディジタル化することが徐々に広まっている。それに
は多数の理由があるが、最も重要な理由は、ディジタル
信号を処理、フィルタリング、及び復調する技術が一般
的にアナログ方式の解決法よりも順応性があり、かつ、
低コストであるからである。従来、同調装置又は中間周
波回路における信号のディジタル化には重大な問題があ
る。一つの主要な障害は、市場で入手可能な許容できる
価格のアナログ−ディジタル変換器（ＡＤＣ）の性能
が、特に、隣接したチャネルの信号を除去するために必
要とされる高いダイナミック分解能に関して不十分であ
ることによる。
をディジタル化することが徐々に広まっている。それに
は多数の理由があるが、最も重要な理由は、ディジタル
信号を処理、フィルタリング、及び復調する技術が一般
的にアナログ方式の解決法よりも順応性があり、かつ、
低コストであるからである。従来、同調装置又は中間周
波回路における信号のディジタル化には重大な問題があ
る。一つの主要な障害は、市場で入手可能な許容できる
価格のアナログ−ディジタル変換器（ＡＤＣ）の性能
が、特に、隣接したチャネルの信号を除去するために必
要とされる高いダイナミック分解能に関して不十分であ
ることによる。
【０００３】音声変調された信号が重ね合わされた複合
信号をディジタル化するには１０ビットあれば十分であ
ると考えられ、隣接したチャネルを除去するため必要な
条件には補充的なビットが含まれる。原則として、ビデ
オ復調後の中間周波ディジタル信号は、少なくともアナ
ログ処理と同一の性能が得られると考えられる。これ
は、補充的なビットが、中間周波信号のディジタル化後
にディジタル信号の処理によって、隣接したチャネルを
十分に抑制できる必要があることを意味する。実際上、
隣接したチャネルの信号が所望の信号の振幅よりも非常
に顕著に大きい振幅（最大で５０ｄＢまで）を有する可
能性があり、分解能を略８ビットだけ増加させる必要が
ある。従って、全部で略１８ビットの分解能が必要とさ
れる。
信号をディジタル化するには１０ビットあれば十分であ
ると考えられ、隣接したチャネルを除去するため必要な
条件には補充的なビットが含まれる。原則として、ビデ
オ復調後の中間周波ディジタル信号は、少なくともアナ
ログ処理と同一の性能が得られると考えられる。これ
は、補充的なビットが、中間周波信号のディジタル化後
にディジタル信号の処理によって、隣接したチャネルを
十分に抑制できる必要があることを意味する。実際上、
隣接したチャネルの信号が所望の信号の振幅よりも非常
に顕著に大きい振幅（最大で５０ｄＢまで）を有する可
能性があり、分解能を略８ビットだけ増加させる必要が
ある。従って、全部で略１８ビットの分解能が必要とさ
れる。
【０００４】
【発明が解決しようとする課題】上記の厳しい要求条件
を商業的に入手可能な許容できる価格のアナログ−ディ
ジタル変換器によって満たすことは難しい。本発明の目
的は、特に、価格の著しい増加を招くことなく、アナロ
グ−ディジタル変換器によって供給されるビット数Ｎよ
りも高い精度で、中間周波信号をディジタル化させ得る
方法を提供することである。
を商業的に入手可能な許容できる価格のアナログ−ディ
ジタル変換器によって満たすことは難しい。本発明の目
的は、特に、価格の著しい増加を招くことなく、アナロ
グ−ディジタル変換器によって供給されるビット数Ｎよ
りも高い精度で、中間周波信号をディジタル化させ得る
方法を提供することである。
【０００５】
【課題を解決するための手段】従って、本発明のＮビッ
トのディジタル信号を出力するアナログ−ディジタル変
換器を用いて、Ｎビットよりも高い精度で中間周波信号
をディジタル化する方法は、サンプルホールド回路にお
いて、周波数ｆs と、Ｎより大きいＱビットに対応した
精度で、アナログ信号がディジタル化される前にサンプ
リングする段階と、上記サンプリングされた信号に、上
記アナログ−ディジタル変換器の最下位ビットと実質的
に等しいピークツウピーク振幅を有するランプ状信号を
加える段階と、上記アナログ−ディジタル変換器が周波
数ｎｆs でディジタル信号を出力するように、上記サン
プリングされた信号及び上記ランプ状信号の合計を、ｆ
s の倍数のサンプリング周波数ｎｆs で動作する上記ア
ナログ−ディジタル変換器に入力する段階と、Ｎビット
よりも高い精度の平均値を得るため、ｎｆs ／ｐと同じ
下側の周波数でｐ個のディジタル化された信号を平均化
する段階とからなることを特徴とする。
トのディジタル信号を出力するアナログ−ディジタル変
換器を用いて、Ｎビットよりも高い精度で中間周波信号
をディジタル化する方法は、サンプルホールド回路にお
いて、周波数ｆs と、Ｎより大きいＱビットに対応した
精度で、アナログ信号がディジタル化される前にサンプ
リングする段階と、上記サンプリングされた信号に、上
記アナログ−ディジタル変換器の最下位ビットと実質的
に等しいピークツウピーク振幅を有するランプ状信号を
加える段階と、上記アナログ−ディジタル変換器が周波
数ｎｆs でディジタル信号を出力するように、上記サン
プリングされた信号及び上記ランプ状信号の合計を、ｆ
s の倍数のサンプリング周波数ｎｆs で動作する上記ア
ナログ−ディジタル変換器に入力する段階と、Ｎビット
よりも高い精度の平均値を得るため、ｎｆs ／ｐと同じ
下側の周波数でｐ個のディジタル化された信号を平均化
する段階とからなることを特徴とする。
【０００６】好ましくは、ｎと一致するｐが選択され
る。一般的に、ｎ個のディジタル化された信号の上記平
均のレベルが（Ｎ＋Ｍ）ビットになるように、２の冪乗
と一致するｎが選択される（ｎ＝２M ）。Ｑは、少なく
とも合計Ｎ＋Ｍと一致するよう選択される。本発明の一
実施例によれば、Ｍは８であり、Ｎは１０である。
る。一般的に、ｎ個のディジタル化された信号の上記平
均のレベルが（Ｎ＋Ｍ）ビットになるように、２の冪乗
と一致するｎが選択される（ｎ＝２M ）。Ｑは、少なく
とも合計Ｎ＋Ｍと一致するよう選択される。本発明の一
実施例によれば、Ｍは８であり、Ｎは１０である。
【０００７】一般的に、平均は連続的なディジタル化さ
れた信号、特に、アナログ−ディジタル変換器から得ら
れたｎ個のディジタル化された信号の組に関して計算さ
れ、ｐがｎと一致する。本発明は、更に、Ｎビットのデ
ィジタル信号を出力可能なアナログ−ディジタル変換器
からなる中間周波信号のディジタル化回路を含み、上記
回路は、入力がディジタル化されるべきアナログ信号を
受け、サンプリング周波数ｆsで動作し、Ｎよりも大き
いＱビットに対応した精度でサンプリングされた信号を
出力するサンプルホールド回路と、上記アナログ−ディ
ジタル変換器の最下位ビットと実質的に等しいピークツ
ウピーク振幅を有するランプ状信号の発生器と、上記ラ
ンプ状信号を上記サンプリングされた信号に加算し、上
記信号の合計を上記アナログ−ディジタル変換器の入力
に供給する加算回路と、上記アナログ−ディジタル変換
器が周波数ｎｆs のディジタルのＮビット信号を出力す
るように上記アナログ−ディジタル変換器をサンプリン
グ周波数ｎｆsで動作させるため、上記アナログ−ディ
ジタル変換器を制御する制御手段と、ｎｆs よりも低い
周波数で、Ｎよりも多数のビットを有する平均ディジタ
ル値を得るため、ｐ個のディジタル化された信号の平均
を計算する平均化回路とを更に有する。
れた信号、特に、アナログ−ディジタル変換器から得ら
れたｎ個のディジタル化された信号の組に関して計算さ
れ、ｐがｎと一致する。本発明は、更に、Ｎビットのデ
ィジタル信号を出力可能なアナログ−ディジタル変換器
からなる中間周波信号のディジタル化回路を含み、上記
回路は、入力がディジタル化されるべきアナログ信号を
受け、サンプリング周波数ｆsで動作し、Ｎよりも大き
いＱビットに対応した精度でサンプリングされた信号を
出力するサンプルホールド回路と、上記アナログ−ディ
ジタル変換器の最下位ビットと実質的に等しいピークツ
ウピーク振幅を有するランプ状信号の発生器と、上記ラ
ンプ状信号を上記サンプリングされた信号に加算し、上
記信号の合計を上記アナログ−ディジタル変換器の入力
に供給する加算回路と、上記アナログ−ディジタル変換
器が周波数ｎｆs のディジタルのＮビット信号を出力す
るように上記アナログ−ディジタル変換器をサンプリン
グ周波数ｎｆsで動作させるため、上記アナログ−ディ
ジタル変換器を制御する制御手段と、ｎｆs よりも低い
周波数で、Ｎよりも多数のビットを有する平均ディジタ
ル値を得るため、ｐ個のディジタル化された信号の平均
を計算する平均化回路とを更に有する。
【０００８】好ましくは、上記平均化回路はｎ個の連続
的なディジタル化された信号に亘る平均を計算し、周波
数ｆs の平均ディジタル値を出力する。上記ランプ状信
号の発生器は、ステップ状ディジタル信号の発生器と、
ディジタル−アナログ変換器（ＤＡＣ）と、上記加算回
路の入力にその出力が接続されたフィルタとを含む直接
ディジタル合成器である方が有利である。
的なディジタル化された信号に亘る平均を計算し、周波
数ｆs の平均ディジタル値を出力する。上記ランプ状信
号の発生器は、ステップ状ディジタル信号の発生器と、
ディジタル−アナログ変換器（ＤＡＣ）と、上記加算回
路の入力にその出力が接続されたフィルタとを含む直接
ディジタル合成器である方が有利である。
【０００９】好ましくは、メジアンフィルタが、上記ア
ナログ−ディジタル変換器の出力と、ｐ個の連続的なデ
ィジタル化された信号の平均を計算する上記平均化回路
（１３）の入力との間にある。上記平均化回路は、上記
アナログ−ディジタル変換器の量子化間隔の誤差を補正
する回路を含む。
ナログ−ディジタル変換器の出力と、ｐ個の連続的なデ
ィジタル化された信号の平均を計算する上記平均化回路
（１３）の入力との間にある。上記平均化回路は、上記
アナログ−ディジタル変換器の量子化間隔の誤差を補正
する回路を含む。
【００１０】
【発明の実施の形態】添付図面を参照して、その例に限
定されることなく、以下の実施例の説明を読むことによ
り、本発明がより良く理解され、他の利点及び特徴が明
らかになる。図１は、中間周波信号、特に、テレビジョ
ンビデオ信号をディジタル化する回路の構成図である。
線路１で受けられたディジタル化されるべき中間周波信
号は、処理されるべき信号をピックアップするアンテナ
にその入力が接続された典型的な同調装置又は“チュー
ナ”（図示しない）から到来する。チューナが想定され
た領域における中間周波の標準的な値に対応した周波数
の信号を出力するように、チューナは、ビートを生成す
るため、アンテナによってピックアップされた信号の周
波数に適切に調節された周波数の局部発振器を含む。
定されることなく、以下の実施例の説明を読むことによ
り、本発明がより良く理解され、他の利点及び特徴が明
らかになる。図１は、中間周波信号、特に、テレビジョ
ンビデオ信号をディジタル化する回路の構成図である。
線路１で受けられたディジタル化されるべき中間周波信
号は、処理されるべき信号をピックアップするアンテナ
にその入力が接続された典型的な同調装置又は“チュー
ナ”（図示しない）から到来する。チューナが想定され
た領域における中間周波の標準的な値に対応した周波数
の信号を出力するように、チューナは、ビートを生成す
るため、アンテナによってピックアップされた信号の周
波数に適切に調節された周波数の局部発振器を含む。
【００１１】線路１を介してアナログ形式で得られた中
間周波信号は、アナログ−ディジタル変換器３の入力に
供給される信号がこの変換器の許容可能な振幅の範囲に
適合することを保証する自動利得制御回路（ＡＧＣ）２
の入力に供給される。増幅器２ａの利得を調節する回路
２内の制御回路２ａは、点線により概略的に表わされて
いるようにアナログ−ディジタル変換器の出力信号を受
けること、又は、図１に示されていないディジタル信号
処理ブロックの出力信号の供給を受けることが可能であ
る。
間周波信号は、アナログ−ディジタル変換器３の入力に
供給される信号がこの変換器の許容可能な振幅の範囲に
適合することを保証する自動利得制御回路（ＡＧＣ）２
の入力に供給される。増幅器２ａの利得を調節する回路
２内の制御回路２ａは、点線により概略的に表わされて
いるようにアナログ−ディジタル変換器の出力信号を受
けること、又は、図１に示されていないディジタル信号
処理ブロックの出力信号の供給を受けることが可能であ
る。
【００１２】回路２によって正確に増幅されたアナログ
中間周波信号は、高精度のＱビットの信号を出力するサ
ンプルホールド回路４の入力に送られる。ここで考えら
れている実施例の場合に、Ｑは１８ビットである。上記
サンプルホールド回路４は、サンプリング周波数ｆs で
動作する。図２の左上側部には、サンプルホールド回路
４の入力に供給された増幅中間周波信号である曲線ｄ
と、水平方向の区分ｅ１，ｅ２，．．．，ｅ６に分割さ
れた回路４により出力されたサンプリング信号とを表わ
すグラフ（横軸＝時間、縦軸＝信号振幅）が示されてい
る。ｅ１のような区分の縦座標は、サンプリング周期の
開始時の信号ｄの縦座標に対応し、この値が、サンプリ
ング周期Ｔs （１／ｆ s と一致）の期間に亘り区分ｅ１
に対し保持される。このような周知の方法で、連続的な
アナログ入力信号ｄが、回路４の出力で、水平方向の区
分ｅ１，ｅ２等の系列に変換され、ディジタル化が行わ
れる。
中間周波信号は、高精度のＱビットの信号を出力するサ
ンプルホールド回路４の入力に送られる。ここで考えら
れている実施例の場合に、Ｑは１８ビットである。上記
サンプルホールド回路４は、サンプリング周波数ｆs で
動作する。図２の左上側部には、サンプルホールド回路
４の入力に供給された増幅中間周波信号である曲線ｄ
と、水平方向の区分ｅ１，ｅ２，．．．，ｅ６に分割さ
れた回路４により出力されたサンプリング信号とを表わ
すグラフ（横軸＝時間、縦軸＝信号振幅）が示されてい
る。ｅ１のような区分の縦座標は、サンプリング周期の
開始時の信号ｄの縦座標に対応し、この値が、サンプリ
ング周期Ｔs （１／ｆ s と一致）の期間に亘り区分ｅ１
に対し保持される。このような周知の方法で、連続的な
アナログ入力信号ｄが、回路４の出力で、水平方向の区
分ｅ１，ｅ２等の系列に変換され、ディジタル化が行わ
れる。
【００１３】各区分ｅ１，ｅ２等の精度はサンプルホー
ルド回路４の精度に依存する。サンプルホールド回路４
は、各区分ｅ１，ｅ２等に対しＱビットの精度を与える
べく選択される。換言すれば、上記区分の縦座標がビッ
トで表現されているならば、サンプルホールド回路４に
より、上記実施例では１８であるＱ個の有意なビットが
得られる。
ルド回路４の精度に依存する。サンプルホールド回路４
は、各区分ｅ１，ｅ２等に対しＱビットの精度を与える
べく選択される。換言すれば、上記区分の縦座標がビッ
トで表現されているならば、サンプルホールド回路４に
より、上記実施例では１８であるＱ個の有意なビットが
得られる。
【００１４】選択されたサンプルホールド回路４は、非
常に短い整定及びアパーチャ時間を有する。サンプルホ
ールド回路４の帯域幅は、ディジタル化されるべき最大
の中間周波と少なくとも同じであり、好ましくは、非線
形性の影響を回避するため上記最大値よりも大きい。サ
ンプリング周波数ｆs は２７ＭＨｚのオーダーでもよ
く、一方、中間周波ＩＦは、より高く、特に、４０ＭＨ
ｚのオーダーでも構わない。
常に短い整定及びアパーチャ時間を有する。サンプルホ
ールド回路４の帯域幅は、ディジタル化されるべき最大
の中間周波と少なくとも同じであり、好ましくは、非線
形性の影響を回避するため上記最大値よりも大きい。サ
ンプリング周波数ｆs は２７ＭＨｚのオーダーでもよ
く、一方、中間周波ＩＦは、より高く、特に、４０ＭＨ
ｚのオーダーでも構わない。
【００１５】サンプルホールド回路４の出力は加算回路
５の入力に接続され、加算回路５の別の入力は、直接デ
ィジタル合成器７（図１を参照）により発生させられた
ステップ状又はランプ状の信号を形成するパルス列６
（図２を参照）を受ける。パルス列６のピークツウピー
ク振幅ｈ（図２を参照）は、アナログ−ディジタル変換
器３の最下位ビット（ＬＳＢ）に対応する振幅と実質的
に同じである。
５の入力に接続され、加算回路５の別の入力は、直接デ
ィジタル合成器７（図１を参照）により発生させられた
ステップ状又はランプ状の信号を形成するパルス列６
（図２を参照）を受ける。パルス列６のピークツウピー
ク振幅ｈ（図２を参照）は、アナログ−ディジタル変換
器３の最下位ビット（ＬＳＢ）に対応する振幅と実質的
に同じである。
【００１６】図１に示されているように、加算器５の別
の入力に供給されたパルス列は、サンプルホールド回路
４のサンプリング周波数ｆs の倍数である周波数ｎｆs
のステップ状ディジタル信号９（図２を参照）の列を供
給する発生器８から得られる。ｎは、２の冪乗：ｎ＝２
M であるように選択される。この実施例の場合、Ｍが８
であるよう選択されるので、ｎは２５６である。
の入力に供給されたパルス列は、サンプルホールド回路
４のサンプリング周波数ｆs の倍数である周波数ｎｆs
のステップ状ディジタル信号９（図２を参照）の列を供
給する発生器８から得られる。ｎは、２の冪乗：ｎ＝２
M であるように選択される。この実施例の場合、Ｍが８
であるよう選択されるので、ｎは２５６である。
【００１７】ディジタル信号の列９は、回路８と同一の
周波数ｎｆs で動作するディジタル−アナログ変換器１
０に供給される。変換器１０の出力信号は、パルス列６
の形式で、加算器５の別の入力に供給される前に通過帯
域フィルタ１１によって処理される。加算器５の出力
で、パルス列が別の入力に供給された水平方向の区分の
形式でサンプリングされた信号に加算される（重ね合わ
される）。図３（横軸として時間、縦軸として振幅）
は、水平方向のサンプリングされた区分、例えば、ｅ１
のパルス列６の加算によりランプ形式をなす信号ｅ’１
への変換を概略的に示す図である。時間と共に上昇する
ランプｅ’１は、区分ｅ１を実質的に中央で切断する。
周波数ｎｆs で動作するディジタル−アナログ変換器１
０に供給される。変換器１０の出力信号は、パルス列６
の形式で、加算器５の別の入力に供給される前に通過帯
域フィルタ１１によって処理される。加算器５の出力
で、パルス列が別の入力に供給された水平方向の区分の
形式でサンプリングされた信号に加算される（重ね合わ
される）。図３（横軸として時間、縦軸として振幅）
は、水平方向のサンプリングされた区分、例えば、ｅ１
のパルス列６の加算によりランプ形式をなす信号ｅ’１
への変換を概略的に示す図である。時間と共に上昇する
ランプｅ’１は、区分ｅ１を実質的に中央で切断する。
【００１８】変換器３は、サンプルホールド回路４のサ
ンプリング周波数ｆs の倍数であり、かつ、ｎ倍だけ大
きいクロック（サンプリング）周波数ｎｆs で動作す
る。従って、変換器３は“オーバーサンプリング”を行
う。既に説明したように、好ましくは、ｎ＝２M であ
り、上記実施例の場合においてＭ＝８及びｎ＝２５６で
ある。
ンプリング周波数ｆs の倍数であり、かつ、ｎ倍だけ大
きいクロック（サンプリング）周波数ｎｆs で動作す
る。従って、変換器３は“オーバーサンプリング”を行
う。既に説明したように、好ましくは、ｎ＝２M であ
り、上記実施例の場合においてＭ＝８及びｎ＝２５６で
ある。
【００１９】図３によれば、このような状況において、
Ｔs （１／ｆs に一致する）の間隔を有するランプｅ’
１は、図３のステップ１２によって表わされているよう
に、変換器３によってｎ回サンプリングされ、ｎ個のサ
ンプル値を生成することが分かる。アナログ−ディジタ
ル変換器３は、Ｑよりも少ないＮビットの分解能を有す
る。上記実施例の場合、Ｎは１０である。図３におい
て、縦軸の目盛りは、変換器３によって保証された連続
的なビットに対応する量子化のレベルを表わしている。
Ｔs （１／ｆs に一致する）の間隔を有するランプｅ’
１は、図３のステップ１２によって表わされているよう
に、変換器３によってｎ回サンプリングされ、ｎ個のサ
ンプル値を生成することが分かる。アナログ−ディジタ
ル変換器３は、Ｑよりも少ないＮビットの分解能を有す
る。上記実施例の場合、Ｎは１０である。図３におい
て、縦軸の目盛りは、変換器３によって保証された連続
的なビットに対応する量子化のレベルを表わしている。
【００２０】二つの量子化レベルの間に振幅のあるｅ１
のようにサンプリングされた信号は、通常、下側の量子
化レベルに対応するディジタル値に変換されることが明
らかである。従って、変換精度は、図３の縦座標目盛り
の１目盛りに対応した最下位ビットの振幅に過ぎない。
本発明によれば、かかる精度が著しく改善される。実際
上、ピークツウピーク振幅が変換器３の最下位ビット
（ＬＳＢ）と実質的に等しいステップ状ランプを区分ｅ
１に加えることにより、上記ランプが変換器３の量子化
閾値を確実に超える。ステップ状ランプ１２はｎ個の水
平方向の区分から形成されるので、量子化閾値Ｓよりも
小さい区分はその次の下側の量子化閾値と対応した値で
ディジタル化され、一方、量子化閾値Ｓの上方にある区
分は、１ビットだけ大きいこの閾値Ｓに対応した値でデ
ィジタル化される。
のようにサンプリングされた信号は、通常、下側の量子
化レベルに対応するディジタル値に変換されることが明
らかである。従って、変換精度は、図３の縦座標目盛り
の１目盛りに対応した最下位ビットの振幅に過ぎない。
本発明によれば、かかる精度が著しく改善される。実際
上、ピークツウピーク振幅が変換器３の最下位ビット
（ＬＳＢ）と実質的に等しいステップ状ランプを区分ｅ
１に加えることにより、上記ランプが変換器３の量子化
閾値を確実に超える。ステップ状ランプ１２はｎ個の水
平方向の区分から形成されるので、量子化閾値Ｓよりも
小さい区分はその次の下側の量子化閾値と対応した値で
ディジタル化され、一方、量子化閾値Ｓの上方にある区
分は、１ビットだけ大きいこの閾値Ｓに対応した値でデ
ィジタル化される。
【００２１】従って、区分ｅ１に対しステップ状ランプ
１２の全ての基本区分のディジタル値の加重平均を確定
し、これにより、区分ｅ１のより高精度のディジタル値
を得ることが可能になる。加重平均は、ｎ＝２M の場合
にｎ個の基本区分に亘って行われ、ｅ１のような各区分
に対し、Ｎ＋Ｍ（上記実施例の場合に、１０＋８＝１８
ビット）に一致する多数のビットを備えた平均値が得ら
れる。
１２の全ての基本区分のディジタル値の加重平均を確定
し、これにより、区分ｅ１のより高精度のディジタル値
を得ることが可能になる。加重平均は、ｎ＝２M の場合
にｎ個の基本区分に亘って行われ、ｅ１のような各区分
に対し、Ｎ＋Ｍ（上記実施例の場合に、１０＋８＝１８
ビット）に一致する多数のビットを備えた平均値が得ら
れる。
【００２２】更に、Ｑ（サンプルホールド回路４の精
度）が少なくともＮ＋Ｍであるように選択される。周波
数ｎｆs で変換器３により与えられたｎ個の連続的なデ
ィジタル値に関する平均の計算は、回路１３（図１を参
照のこと）により行われ、周波数ｆs のＮ＋Ｍビットの
ディジタル値が出力される。ノイズに起因したあらゆる
影響を除去するため、メジアンフィルタ１４が変換器３
の出力と回路１３の入力の間に含まれることにより利点
が得られ、変換器３の入力信号が量子化閾値に接近する
と共に、メジアンフィルタ１４の重要性が増す。メジア
ンフィルタ１４は、フィルタリングされるべき信号の推
移の幅に対しフィルタのウィンドウが広くなり過ぎなけ
れば、推移を低下させない利点がある。
度）が少なくともＮ＋Ｍであるように選択される。周波
数ｎｆs で変換器３により与えられたｎ個の連続的なデ
ィジタル値に関する平均の計算は、回路１３（図１を参
照のこと）により行われ、周波数ｆs のＮ＋Ｍビットの
ディジタル値が出力される。ノイズに起因したあらゆる
影響を除去するため、メジアンフィルタ１４が変換器３
の出力と回路１３の入力の間に含まれることにより利点
が得られ、変換器３の入力信号が量子化閾値に接近する
と共に、メジアンフィルタ１４の重要性が増す。メジア
ンフィルタ１４は、フィルタリングされるべき信号の推
移の幅に対しフィルタのウィンドウが広くなり過ぎなけ
れば、推移を低下させない利点がある。
【００２３】最後に、アナログ−ディジタル変換器の量
子化閾値は全て規則的に間隔が設けられていることを仮
定すべきではないので、回路１３における平均の計算
は、好ましくは、以下に説明を行う誤差補正を含む。本
発明において使用される際に利点のあるフラッシュ形の
アナログ−ディジタル変換器の周知の特性は、高い入力
走査レートの微分線形性の損失である。これは、主とし
て不完全な同期に起因し、即ち、入力信号のサンプル
が、特に、上記サンプリングの時間を定める時間基準の
不安定性のため、期待される時間とは必ずしも一致しな
い時間に得られることに起因する。時間基準の不安定性
によって生じる誤差は、高い入力周波数に対し増大す
る。上記理由のため、入力周波数はできる限り低く維持
されるべきであり、これは、サンプリングされた信号上
に加算器５により重ね合わされたランプ形式の信号が、
中間周波信号のサンプリング間隔に亘ってアナログ−デ
ィジタル変換器３の出力コードにせいぜい２の変化しか
発生させる必要がない理由である。従って、アナログ−
ディジタル変換器３の一時的な挙動は、結果に関し非常
に小さい影響しか与えない。同時に、量子化閾値は一方
向でしか横切られないので、ヒステリシスが回避され
る。これにより、後で補正可能な多少の固定誤差が発生
する。
子化閾値は全て規則的に間隔が設けられていることを仮
定すべきではないので、回路１３における平均の計算
は、好ましくは、以下に説明を行う誤差補正を含む。本
発明において使用される際に利点のあるフラッシュ形の
アナログ−ディジタル変換器の周知の特性は、高い入力
走査レートの微分線形性の損失である。これは、主とし
て不完全な同期に起因し、即ち、入力信号のサンプル
が、特に、上記サンプリングの時間を定める時間基準の
不安定性のため、期待される時間とは必ずしも一致しな
い時間に得られることに起因する。時間基準の不安定性
によって生じる誤差は、高い入力周波数に対し増大す
る。上記理由のため、入力周波数はできる限り低く維持
されるべきであり、これは、サンプリングされた信号上
に加算器５により重ね合わされたランプ形式の信号が、
中間周波信号のサンプリング間隔に亘ってアナログ−デ
ィジタル変換器３の出力コードにせいぜい２の変化しか
発生させる必要がない理由である。従って、アナログ−
ディジタル変換器３の一時的な挙動は、結果に関し非常
に小さい影響しか与えない。同時に、量子化閾値は一方
向でしか横切られないので、ヒステリシスが回避され
る。これにより、後で補正可能な多少の固定誤差が発生
する。
【００２４】アナログ−ディジタル信号３の入力信号
が、重ね合わされたパルスの列６のｇ１、ｇ２、ｇ３、
ｇ４（図２を参照のこと）のような最大値でサンプリン
グされるならば、時間基準の不安定性に対する感度を非
常に低減させることが可能である。上記の如く、直接デ
ィジタル合成器７は、ディジタルパルスの列９の発生器
８と、高速ディジタル−アナログ変換器１０と、通過低
域フィルタ１１とにより構成される。上記パルスは、各
サンプルの最大振幅が他のサンプルの最大振幅と実質的
に無関係であるような態様で作成される。パルスがｇ
１、ｇ２、ｇ３及びｇ４のような最大値に達したとき、
同時にアナログ−ディジタル変換器３内のサンプリング
が行われる必要があり、その最大値の近傍において時間
基準の不安定性がアナログ−ディジタル信号３の出力信
号に与える影響は最も小さい。
が、重ね合わされたパルスの列６のｇ１、ｇ２、ｇ３、
ｇ４（図２を参照のこと）のような最大値でサンプリン
グされるならば、時間基準の不安定性に対する感度を非
常に低減させることが可能である。上記の如く、直接デ
ィジタル合成器７は、ディジタルパルスの列９の発生器
８と、高速ディジタル−アナログ変換器１０と、通過低
域フィルタ１１とにより構成される。上記パルスは、各
サンプルの最大振幅が他のサンプルの最大振幅と実質的
に無関係であるような態様で作成される。パルスがｇ
１、ｇ２、ｇ３及びｇ４のような最大値に達したとき、
同時にアナログ−ディジタル変換器３内のサンプリング
が行われる必要があり、その最大値の近傍において時間
基準の不安定性がアナログ−ディジタル信号３の出力信
号に与える影響は最も小さい。
【００２５】当然ながら、得られたサンプリングのウィ
ンドウは、パルスに対する所望の分解能に依存する。ウ
ィンドウ幅は、アナログ−ディジタル変換器のクロック
のずれが許容される時間間隔を定める。幅の広いウィン
ドウは、アナログ−ディジタル変換器の時間基準の不安
定性に対しより低い感度しか発生しない。最大値の近傍
におけるパルスの形状が略正弦波状であると仮定するな
らば、パルスの上部のディジタル化ウィンドウは、ｎ＝
８ビットのアナログ−ディジタル変換器のサンプリング
周期の約２．８％である。上記の要求条件により、高い
サンプリング周波数で非常に（時間的に）狭い振幅が生
じる。上記の必要な要求条件のために、直接ディジタル
合成器７が階段状関数を直接的に与えることが好まし
い。これが実現可能である理由は、発生するシンボル間
の干渉が既知であり、かつ、重ね合わされた信号がサン
プリングクロック周期の範囲内で１／２n しか変化しな
いため、発生するシンボル間の干渉が許容可能なレベル
であるからである。サンプルホールド回路４において、
その製造を簡単化するキャパシタの制御された放電が行
えるように、信号を修正することが可能である。
ンドウは、パルスに対する所望の分解能に依存する。ウ
ィンドウ幅は、アナログ−ディジタル変換器のクロック
のずれが許容される時間間隔を定める。幅の広いウィン
ドウは、アナログ−ディジタル変換器の時間基準の不安
定性に対しより低い感度しか発生しない。最大値の近傍
におけるパルスの形状が略正弦波状であると仮定するな
らば、パルスの上部のディジタル化ウィンドウは、ｎ＝
８ビットのアナログ−ディジタル変換器のサンプリング
周期の約２．８％である。上記の要求条件により、高い
サンプリング周波数で非常に（時間的に）狭い振幅が生
じる。上記の必要な要求条件のために、直接ディジタル
合成器７が階段状関数を直接的に与えることが好まし
い。これが実現可能である理由は、発生するシンボル間
の干渉が既知であり、かつ、重ね合わされた信号がサン
プリングクロック周期の範囲内で１／２n しか変化しな
いため、発生するシンボル間の干渉が許容可能なレベル
であるからである。サンプルホールド回路４において、
その製造を簡単化するキャパシタの制御された放電が行
えるように、信号を修正することが可能である。
【００２６】ディザ信号の使用により（アナログ−ディ
ジタル変換器を表わす）量子化器が線形化されるので、
量子化間隔が出力信号において影響されるときよりも入
力の変化が著しく小さくなるということが屡々言われて
いる。この結果として、ディザ信号は、典型的な量子化
器の歪みを最小限に抑えるため使用されるべきである。
ディザ信号が正しく使用されるならば、不要の信号をノ
イズであるとみなすことが妥当であり、ノイズが白色雑
音である場合には、ノイズ電力は、オーバーサンプリン
グ周波数によって決められるナイキスト制限までの全ベ
ースバンドに亘って広がる。元のアナログ入力信号の帯
域幅に戻すため、ベースバンド幅がオーバーサンプリン
グの倍率（ｎ）によって削減されたならば、ノイズ帯域
幅も倍率ｎによって削減され、ノイズ電力は量子化器で
発生されたノイズ電力のｎ分の１である。しかし、かか
る計算が有効であるのは、得られたノイズ（換言すれ
ば、加算されたノイズ信号と、アナログ−ディジタル変
換器によって発生させられた量子化ノイズ）が白色雑音
であるという場合に限られるが、このような場合が起こ
る可能性は小さい。更に、入力信号に加算されたノイズ
信号は、上記の如く、高周波のアナログ−ディジタル変
換器の一時的な挙動がより大きくなるように、アナログ
−ディジタル変換器の比較器における振幅のより大きい
変化を生じさせる。その上、時間基準の安定性に関する
要求条件がより厳しくなる。信号が入力アナログ信号に
加算されない限り、アナログ−ディジタル変換器の分解
能は増加させられないが、この加算された信号により、
得られた信号が“精巧に”量子化閾値に接近し、又は、
量子化閾値を超える。
ジタル変換器を表わす）量子化器が線形化されるので、
量子化間隔が出力信号において影響されるときよりも入
力の変化が著しく小さくなるということが屡々言われて
いる。この結果として、ディザ信号は、典型的な量子化
器の歪みを最小限に抑えるため使用されるべきである。
ディザ信号が正しく使用されるならば、不要の信号をノ
イズであるとみなすことが妥当であり、ノイズが白色雑
音である場合には、ノイズ電力は、オーバーサンプリン
グ周波数によって決められるナイキスト制限までの全ベ
ースバンドに亘って広がる。元のアナログ入力信号の帯
域幅に戻すため、ベースバンド幅がオーバーサンプリン
グの倍率（ｎ）によって削減されたならば、ノイズ帯域
幅も倍率ｎによって削減され、ノイズ電力は量子化器で
発生されたノイズ電力のｎ分の１である。しかし、かか
る計算が有効であるのは、得られたノイズ（換言すれ
ば、加算されたノイズ信号と、アナログ−ディジタル変
換器によって発生させられた量子化ノイズ）が白色雑音
であるという場合に限られるが、このような場合が起こ
る可能性は小さい。更に、入力信号に加算されたノイズ
信号は、上記の如く、高周波のアナログ−ディジタル変
換器の一時的な挙動がより大きくなるように、アナログ
−ディジタル変換器の比較器における振幅のより大きい
変化を生じさせる。その上、時間基準の安定性に関する
要求条件がより厳しくなる。信号が入力アナログ信号に
加算されない限り、アナログ−ディジタル変換器の分解
能は増加させられないが、この加算された信号により、
得られた信号が“精巧に”量子化閾値に接近し、又は、
量子化閾値を超える。
【００２７】アナログ−ディジタル変換器の特性、特
に、変換器３の特性は、増大したダイナミック分解能を
有する中間周波ディジタル信号を回路の出力で得るた
め、補正されなければならないある種の誤差を与える。
上記誤差の中で二つの誤差：積分及び微分非線形性が非
常に重要である。積分非線形性の結果として、アナログ
−ディジタル変換器から非線形性出力が現れ、一方、微
分非線形性は、ノイズの挙動に重大な影響を与える。こ
の点で、上記誤差には、アナログ回路の線形性及びノイ
ズと同じ重要性がある。
に、変換器３の特性は、増大したダイナミック分解能を
有する中間周波ディジタル信号を回路の出力で得るた
め、補正されなければならないある種の誤差を与える。
上記誤差の中で二つの誤差：積分及び微分非線形性が非
常に重要である。積分非線形性の結果として、アナログ
−ディジタル変換器から非線形性出力が現れ、一方、微
分非線形性は、ノイズの挙動に重大な影響を与える。こ
の点で、上記誤差には、アナログ回路の線形性及びノイ
ズと同じ重要性がある。
【００２８】図４は、隣接した量子化間隔の寸法差の量
に対応した微分非線形性を示す図である。直線からの偏
差を無視した場合に、量子化閾値の“最良の直線”から
のずれが、入力に付加的な量子化誤差を発生させる。ア
ナログ−ディジタル変換器の通常の応用に対し、上記の
ずれは、アナログ−ディジタル変換器の最下位ビット
（ＬＳＢ）の約２分の１に達する。以下に想定された応
用に対し、かかる誤差のレベルは、後で補正できないの
で許容されない。これは、アナログ−ディジタル変換器
が１０ビットの分解能を有していても、高感度の補正を
実現するため、量子化閾値の精度に１４ビットのオーダ
ーが必要であることを意味する。
に対応した微分非線形性を示す図である。直線からの偏
差を無視した場合に、量子化閾値の“最良の直線”から
のずれが、入力に付加的な量子化誤差を発生させる。ア
ナログ−ディジタル変換器の通常の応用に対し、上記の
ずれは、アナログ−ディジタル変換器の最下位ビット
（ＬＳＢ）の約２分の１に達する。以下に想定された応
用に対し、かかる誤差のレベルは、後で補正できないの
で許容されない。これは、アナログ−ディジタル変換器
が１０ビットの分解能を有していても、高感度の補正を
実現するため、量子化閾値の精度に１４ビットのオーダ
ーが必要であることを意味する。
【００２９】図４には、隣接した量子化レベルｑ１、ｑ
２、ｑ３等の変動が示されている。横座標はアナログ−
ディジタル変換器３上の入力信号の振幅であり、縦座標
は出力信号である。最下位ビットに対応する理論的な振
幅は、区分ｊに対応する。区分ｊの両側から、４５°傾
斜した破線１５、１６が描かれ、中央から同様に４５°
傾斜した実線が描かれている。理論的に完全な変換器に
おいて、量子化間隔は均等であり、限界１５及び１６の
間に規則的な段差の“階段”を形成する。実際上、図４
に示されているように、ｑ２のようなある種の間隔は長
めの長さを有し、一方、ｑ３のような別の間隔は短縮さ
れた長さを有する。例えば、間隔ｑ３の場合に、左側
は、線１５上にある代わりに、誤差εinf に対応した量
だけ線から右方向に移動し、一方、閾値ｑ３の右側は、
誤差εsup に対応した距離で線１６を越えている。量子
化間隔ｑ３は、ランプ６が重ね合わされたサンプルホー
ルド回路４からの信号Ｕに対応する。上記誤差の影響
は、間隔Ｔs に亘る全サンプルの平均が入力信号Ｕの非
常に優れた近似値を構成しない点にある。
２、ｑ３等の変動が示されている。横座標はアナログ−
ディジタル変換器３上の入力信号の振幅であり、縦座標
は出力信号である。最下位ビットに対応する理論的な振
幅は、区分ｊに対応する。区分ｊの両側から、４５°傾
斜した破線１５、１６が描かれ、中央から同様に４５°
傾斜した実線が描かれている。理論的に完全な変換器に
おいて、量子化間隔は均等であり、限界１５及び１６の
間に規則的な段差の“階段”を形成する。実際上、図４
に示されているように、ｑ２のようなある種の間隔は長
めの長さを有し、一方、ｑ３のような別の間隔は短縮さ
れた長さを有する。例えば、間隔ｑ３の場合に、左側
は、線１５上にある代わりに、誤差εinf に対応した量
だけ線から右方向に移動し、一方、閾値ｑ３の右側は、
誤差εsup に対応した距離で線１６を越えている。量子
化間隔ｑ３は、ランプ６が重ね合わされたサンプルホー
ルド回路４からの信号Ｕに対応する。上記誤差の影響
は、間隔Ｔs に亘る全サンプルの平均が入力信号Ｕの非
常に優れた近似値を構成しない点にある。
【００３０】図４のランプ状信号６は、上記の如く、お
よそ最下位１ビット（ＬＳＢ）に等価、即ち、図４のｊ
に略等しいピークツウピーク振幅を有する。１周期に対
応する時間間隔Ｔs の間に、上記信号は、所定のＵの値
に対し、出力信号の２レベル又はせいぜい３レベルを発
生する。上記の出力信号レベルをＭｉｎ（最小）、Ｍｅ
ｄ（中間）及びＭａｘ（最大）と呼ぶ。
よそ最下位１ビット（ＬＳＢ）に等価、即ち、図４のｊ
に略等しいピークツウピーク振幅を有する。１周期に対
応する時間間隔Ｔs の間に、上記信号は、所定のＵの値
に対し、出力信号の２レベル又はせいぜい３レベルを発
生する。上記の出力信号レベルをＭｉｎ（最小）、Ｍｅ
ｄ（中間）及びＭａｘ（最大）と呼ぶ。
【００３１】平均化を簡単な方法で行うことを可能にす
るため、全ての量子化間隔の誤りのある量子化閾値に対
応した“正しい”代表的な値を測定し、誤差補正を伴う
平均を計算する回路１３内にある探索表１８（図５）に
格納する必要がある。測定された誤差のΔＭａｘ、ΔＭ
ｅｄ、ΔＭｉｎは、表１８に格納される。最大値、中間
値及び最小値の補正されていない総和が計算され、次い
で、加算器２０に供給される補正されていない平均を出
力する加算回路１９内で加算される。
るため、全ての量子化間隔の誤りのある量子化閾値に対
応した“正しい”代表的な値を測定し、誤差補正を伴う
平均を計算する回路１３内にある探索表１８（図５）に
格納する必要がある。測定された誤差のΔＭａｘ、ΔＭ
ｅｄ、ΔＭｉｎは、表１８に格納される。最大値、中間
値及び最小値の補正されていない総和が計算され、次い
で、加算器２０に供給される補正されていない平均を出
力する加算回路１９内で加算される。
【００３２】更に、誤差値のΔＭａｘが乗算器２１に供
給され、乗算器２１のもう一方の入力は最大値の総和を
表わす値ΣＭａｘを受ける。誤差値のΔＭｅｄ及びΔＭ
ｉｎが、夫々、乗算器２２及び２３により同様に処理さ
れる。乗算器２１、２２、２３の出力は、加算回路２４
の３個の入力に供給され、加算回路２４は補正信号を別
の加算回路２０の入力に供給し、次に、加算回路２０
は、以下のアルゴリズム： Ｃ＝（ΣＭａｘcor ＋ΣＭｅｄcor ＋ΣＭｉｎcor ）／
ｎ Ｃ＝（〔ΣＭａｘ＋ΣＭｅｄ＋ΣＭｉｎ〕＋〔ΔＭａｘ
ΣＭａｘ＋ΔＭｅｄΣＭｅｄ＋ΔＭｉｎΣＭｉｎ〕）／
ｎ に基づいて、値Ｃの補正された平均を出力する。
給され、乗算器２１のもう一方の入力は最大値の総和を
表わす値ΣＭａｘを受ける。誤差値のΔＭｅｄ及びΔＭ
ｉｎが、夫々、乗算器２２及び２３により同様に処理さ
れる。乗算器２１、２２、２３の出力は、加算回路２４
の３個の入力に供給され、加算回路２４は補正信号を別
の加算回路２０の入力に供給し、次に、加算回路２０
は、以下のアルゴリズム： Ｃ＝（ΣＭａｘcor ＋ΣＭｅｄcor ＋ΣＭｉｎcor ）／
ｎ Ｃ＝（〔ΣＭａｘ＋ΣＭｅｄ＋ΣＭｉｎ〕＋〔ΔＭａｘ
ΣＭａｘ＋ΔＭｅｄΣＭｅｄ＋ΔＭｉｎΣＭｉｎ〕）／
ｎ に基づいて、値Ｃの補正された平均を出力する。
【００３３】上記アルゴリズムは、ある程度の出力値の
補正が行えるが、特に、温度変化のある場合でさえ、量
子化閾値が時間に関して一定に保たれる点が重要であ
り、そうでなければ、補正値をしかるべく適合させなけ
ればならないことに注意する必要がある。図６は、値Δ
Ｍａｘ、ΔＭｅｄ及びΔＭｉｎの関数として補正された
アナログ−ディジタル変換器の特性を示す図である。
補正が行えるが、特に、温度変化のある場合でさえ、量
子化閾値が時間に関して一定に保たれる点が重要であ
り、そうでなければ、補正値をしかるべく適合させなけ
ればならないことに注意する必要がある。図６は、値Δ
Ｍａｘ、ΔＭｅｄ及びΔＭｉｎの関数として補正された
アナログ−ディジタル変換器の特性を示す図である。
【００３４】
【発明の効果】本発明の中間周波ビデオ信号のオーバー
サンプリングにより、使用されるアナログ−ディジタル
変換器から１０ビットしか得られない場合でも、十分な
ダイナミック分解能（１８ビットのオーダー）を備えた
多数の標準的なアナログ−ディジタル変換を行うことが
可能になる。
サンプリングにより、使用されるアナログ−ディジタル
変換器から１０ビットしか得られない場合でも、十分な
ダイナミック分解能（１８ビットのオーダー）を備えた
多数の標準的なアナログ−ディジタル変換を行うことが
可能になる。
【図１】本発明による中間周波信号をディジタル化する
回路のブロック図である。
回路のブロック図である。
【図２】図１の回路の一部分と、この回路の一部分の種
々の点の信号プロファイルとを示す図である。
々の点の信号プロファイルとを示す図である。
【図３】アナログ−ディジタル変換器内のサンプリング
の説明図である。
の説明図である。
【図４】アナログ−ディジタル変換器内の変換の説明図
である。
である。
【図５】誤差補正を伴う平均を計算する回路の略構成図
である。
である。
【図６】誤差補正を伴うアナログ−ディジタル変換器の
特性を示し、図４に類似した図である。
特性を示し、図４に類似した図である。
１ 線路 ２ 自動利得制御回路 ２ａ 制御回路 ２ｂ 増幅器 ３ アナログ−ディジタル変換器 ４ サンプルホールド回路 ５，１９，２０，２４ 加算器 ６ パルス列 ７ 直接ディジタル合成器 ８ ステップ状信号発生器 ９ ステップ状ディジタル信号 １０ ディジタル−アナログ変換器 １１ 通過帯域フィルタ １２ ステップ １３ 平均化回路 １４ メジアンフィルタ １５，１６ 限界線 １７ 中央線 １８ 探索表 ２１，２２，２３ 乗算器
Claims (10)
- 【請求項１】 Ｎビットのディジタル信号を出力するア
ナログ−ディジタル変換器を用いて、Ｎビットよりも高
い精度で中間周波信号をディジタル化する方法であっ
て、 アナログ信号がディジタル化される前に、サンプルホー
ルド回路において、周波数ｆs と、Ｎより大きいＱビッ
トに対応した精度でアナログ信号をサンプリングする段
階と、 上記アナログ−ディジタル変換器の最下位ビットと実質
的に等しいピークツウピーク振幅のランプ状信号を上記
サンプリングされた信号に加える段階と、 上記アナログ−ディジタル変換器が周波数ｎｆs でディ
ジタル信号を出力するように、上記サンプリングされた
信号及び上記ランプ状信号の合計をｆs の倍数のサンプ
リング周波数ｎｆs で動作する上記アナログ−ディジタ
ル変換器に入力する段階と、 Ｎビットよりも高い精度の平均の値を得るため、ｎｆs
／ｐと同じ下側の周波数でｐ個のディジタル化された信
号を平均化する段階とからなることを特徴とする方法。 - 【請求項２】 ｐがｎと一致する請求項１記載の方法。
- 【請求項３】 ｎ個のディジタル化された信号の上記平
均のレベルがＮ＋Ｍビットになるように、ｎが２の冪乗
であり（ｎ＝２M ）、Ｑは少なくともＮ＋Ｍである請求
項１又は２記載の方法。 - 【請求項４】 Ｍは８であり、Ｎは１０であり、かつ、
Ｑは少なくとも１８である請求項３記載の方法。 - 【請求項５】 Ｎビットのディジタル信号を出力するア
ナログ−ディジタル変換器を用いて、Ｎビットよりも高
い精度で中間周波信号、特に、ビデオ信号をディジタル
化する回路であって、 入力がディジタル化されるべきアナログ信号を受け、サ
ンプリング周波数ｆsで動作し、Ｎよりも大きいＱビッ
トに対応した精度でサンプリングされた信号を出力する
サンプルホールド回路と、 上記アナログ−ディジタル変換器の最下位ビットと実質
的に等しいピークツウピーク振幅のランプ状信号の発生
器と、 上記ランプ状信号を上記サンプリングされた信号に加算
し、上記信号の合計を上記アナログ−ディジタル変換器
の入力に供給する加算回路と、 上記アナログ−ディジタル変換器が周波数ｎｆs のディ
ジタルのＮビット信号を出力するように上記アナログ−
ディジタル変換器をサンプリング周波数ｎｆsで動作さ
せるため、上記アナログ−ディジタル変換器を制御する
制御手段と、 ｎｆs よりも低い周波数で、Ｎよりも多数のビットを有
する平均ディジタル値を得るため、ｐ個のディジタル化
された信号の平均を計算する平均化回路とからなる回
路。 - 【請求項６】 上記平均化回路がｎ個のディジタル化さ
れた信号（ｐ＝ｎ）の平均を計算する請求項５記載の回
路。 - 【請求項７】 上記平均化回路の出力で得られる上記デ
ィジタル信号が１８ビットの信号であるように、上記サ
ンプルホールド回路はＱ＝１８ビットに対応した精度を
提供し、上記アナログ−ディジタル変換器は１０ビット
のディジタル信号（Ｎ＝１０）を出力し、かつ、ｎ＝８
である請求項５又は６記載の回路。 - 【請求項８】 上記ランプ状信号の発生器は、共に上記
周波数ｎｆs で動作するステップ状ディジタル信号の発
生器とディジタル−アナログ変換器とを含む直接ディジ
タル合成器により構成される請求項５乃至７のうちいず
れか１項記載の回路。 - 【請求項９】 上記アナログ−ディジタル変換器の出力
と、上記平均化回路の入力との間にあるメジアンフィル
タを更に含む請求項５乃至８のうちいずれか１項記載の
回路。 - 【請求項１０】 上記平均化回路が上記アナログ−ディ
ジタル変換器の量子化間隔の誤差を補正し得る請求項５
乃至９のうちいずれか１項記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9510840 | 1995-09-15 | ||
| FR9510840A FR2738978B1 (fr) | 1995-09-15 | 1995-09-15 | Procede pour la numerisation de signaux a frequence intermediaire fi en particulier de signaux video et circuit pour la mise en oeuvre de ce procede |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148933A true JPH09148933A (ja) | 1997-06-06 |
Family
ID=9482592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24203896A Pending JPH09148933A (ja) | 1995-09-15 | 1996-09-12 | 特定のビデオ信号内の中間周波信号のディジタル化の方法と、その方法を実行する回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0763899A1 (ja) |
| JP (1) | JPH09148933A (ja) |
| CN (1) | CN1149216A (ja) |
| FR (1) | FR2738978B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6931058B1 (en) | 2000-05-19 | 2005-08-16 | Scientific-Atlanta, Inc. | Method and apparatus for the compression and/or transport and/or decompression of a digital signal |
| FR2911460A1 (fr) * | 2007-01-16 | 2008-07-18 | Thomson Licensing Sas | Initialisation rapide de la base de temps video generant un signal de synchronisation dans un reseau a commutation par paquets |
| CN101242258B (zh) * | 2007-02-06 | 2014-01-08 | 汤姆森许可贸易公司 | 产生计数器信号的设备及重构时钟信号的设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2144285B (en) * | 1983-07-29 | 1986-09-24 | Raymond Allan Belcher | Analague-to-digital and digital-to-analogue conversion |
| US5305005A (en) * | 1991-06-27 | 1994-04-19 | Tdk Corporation | Analog to digital converter system |
| DE69231607T2 (de) * | 1991-11-13 | 2001-05-10 | Thomson Multimedia Sa | Verfahren und Einrichtung zur A/D- und D/A-Umwandlung |
-
1995
- 1995-09-15 FR FR9510840A patent/FR2738978B1/fr not_active Expired - Fee Related
-
1996
- 1996-09-03 CN CN 96111890 patent/CN1149216A/zh active Pending
- 1996-09-06 EP EP96401909A patent/EP0763899A1/fr not_active Withdrawn
- 1996-09-12 JP JP24203896A patent/JPH09148933A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2738978B1 (fr) | 1997-10-17 |
| CN1149216A (zh) | 1997-05-07 |
| EP0763899A1 (fr) | 1997-03-19 |
| FR2738978A1 (fr) | 1997-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562730B1 (ko) | 변환기의 입력 신호와 출력 신호를 비교하는 디지털-아날로그 변환기의 ｄ.ｃ. 오프셋 보정 | |
| US6002352A (en) | Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder | |
| US7348906B2 (en) | INL curve correction in a pipeline ADC | |
| JP4119405B2 (ja) | アナログフロントエンド回路及びその直流オフセットの調整方法 | |
| US6084539A (en) | Digital to analog converter | |
| US5231398A (en) | Method and apparatus for self-tracking multiple analog to digital conversion | |
| US7084791B2 (en) | Analog-to-digital converter with correction of offset errors | |
| JPH07118649B2 (ja) | デイザ回路 | |
| EP1182781A3 (en) | Multistage converter employing digital dither | |
| US6515611B1 (en) | Multistage analog-to-digital converter with amplifier component swapping for improved linearity | |
| US5812077A (en) | Circuit for A/D conversion of a video RF or IF signal | |
| EP1269635B1 (en) | A/d converter background calibration | |
| JPH09148933A (ja) | 特定のビデオ信号内の中間周波信号のディジタル化の方法と、その方法を実行する回路 | |
| US8970409B2 (en) | Dynamic dithering method and apparatus for analog-to-digital converters | |
| US4227183A (en) | Analog to digital converting device | |
| WO2018064720A1 (en) | A device, system and method for digital-to-analogue conversion | |
| US5148169A (en) | Method and apparatus for conversion of the sampled signal of an analog input signal | |
| JP6706305B2 (ja) | アナログ信号発生装置 | |
| KR101726754B1 (ko) | 연속 근사 레지스터 아날로그 디지털 컨버터 | |
| SU1027814A2 (ru) | Аналого-цифровой преобразователь | |
| EP0727878B1 (en) | Circuit for A/D conversion of a video RF or IF signal | |
| KR102084918B1 (ko) | Sar 기반의 증가형 아날로그 디지털 변환기 | |
| JP2874218B2 (ja) | Ａ−ｄコンバータ | |
| JPH0529939A (ja) | アナログ−デイジタル変換装置 | |
| KR100280495B1 (ko) | 연속적 근접 레지스터형 아날로그/디지털 변환기 |