KR19980701679A - 넓은 동적 범위의 아날로그 대 디지탈 변환기 - Google Patents

넓은 동적 범위의 아날로그 대 디지탈 변환기 Download PDF

Info

Publication number
KR19980701679A
KR19980701679A KR1019970705075A KR19970705075A KR19980701679A KR 19980701679 A KR19980701679 A KR 19980701679A KR 1019970705075 A KR1019970705075 A KR 1019970705075A KR 19970705075 A KR19970705075 A KR 19970705075A KR 19980701679 A KR19980701679 A KR 19980701679A
Authority
KR
South Korea
Prior art keywords
analog
signal
digital
reference signal
adc
Prior art date
Application number
KR1019970705075A
Other languages
English (en)
Inventor
프레드릭 잰슨
Original Assignee
얼링 블로메,클라스 노린
텔레호낙티에볼라게트 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 얼링 블로메,클라스 노린, 텔레호낙티에볼라게트 엘엠 에릭슨 filed Critical 얼링 블로메,클라스 노린
Publication of KR19980701679A publication Critical patent/KR19980701679A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

입력 신호의 추출된 포락선(envelope)이 아날로그 대 디지탈 변환기에서 기준 신호로서 사용되고, 자동 이득 제어(AGC)에 대한 요구를 피하는 한편 넓은 동적 범위를 제공하는 아날로그 대 디지탈 변환기 회로이다.

Description

넓은 동적 범위의 아날로그 대 디지탈 변환기
큰 동적 범위를 갖는 아날로그 신호가 디지탈 신호로 변환되어야 할때, 종래에는 높은 분해능(resolution)을 갖는 아날로그 대 디지탈 변환기(ADC)가 요구되었다. 전형적으로, 데시벨(dB)로 표시된 범위를 6으로 나누면, ADC에 의해 출력되는데 필요한 비트수가 주어진다. 예를 들면, 입력 신호의 레벨이 100dB의 범위에 걸쳐 변할 수 있는 무선 수신기에서, 이러한 공식은 ADC가 17 비트 이상을 갖도록 요구한다. 큰 동적 범위에 부가하여, 예를 들면 입력 신호의 큰 대역폭으로 인해 높은 변환 비율(100kHz 이상)이 필요할 수 있다.
이러한 요구 사항들을 처리하기 위해, 동적 범위 문제점에 대해 가장 일반적인 해결법은 자동 이득 제어(AGC)라 칭하여지는 기능을 포함시키는 것이다. 도1에 도시된 바와 같은 전형적인 AGC 장치에서, 입력 신호(Vin)는 정류기(12)에 의해 정류되고 신호의 포락선을 추출하도록 저역 통과 필터(13)를 통해 필터처리된다. 이러한 신호 포락선은 가변 이득 증폭기(11)의 이득을 제어하는 제어 신호로 사용된다. 증폭기(11)는 입력신호, 즉 이와 같은 제어 신호가 크면 낮은 이득을 갖고, 제어 신호가 낮으면 높은 이득을 갖는다. 증폭기는 증폭기 이후에 압축된 동적 범위를 갖는 출력 신호를 제공하게 된다. 이어서, 신호가 디지탈 신호로 변환되면, 고정된 기준 전압을 갖는 ADC(14)가 사용된다. 기준 전압은 ADC의 범위를 설정한다. 종래의 AGC로 충분히 넓은 동적 범위를 이루기 위해서는 수 개의 가변 이득 증폭기를 직렬로 연결시킬 필요가 있다.
또 다른 해결법은 1991년 2월 5일 뷰드셀(Beauducel)에 부여된 미국 특허 No. 4,990,913에서 제시된다. 뷰드셀 특허는 가변 기준 전압을 이용한 ADC를 설명한다. 고정된 이득 증폭기로 증폭한 후에, 입력 신호는 샘플 및 홀드 유닛(sample and hold unit)으로 인가되고, 출력은 ADC에 연결된다. ADC에 대해 샘플화된 입력과 소정의 전압간에 이루어진 비교 함수로 가능한 다수의 기준 전압 중 하나가 선택된다.
또 다른 해결법은 1993년 3월 16일 매이슨(Mason) 등에 부여된 미국 특허 No. 5,194,865에서 제시된다. 매이슨 특허는 자동 범위 제어를 갖는 ADC를 설명한다. 자동 범위 제어는 입력 신호의 피크(peak) 진폭에 대응하는 기준 전위를 발생하는 피크 검출기, 기준 전위에 따라 입력 신호의 dc 레벨을 쉬프트(shift)하는 레벨 쉬프팅 회로, 및 기준 전위에 관련되어 쉬프트된 입력 신호를 높은 분해능의 디지탈 출력 신호로 변환하는 ADC의 형태이다.
다른 해결법은 처리 과정이 블록 부동점이라 칭하여지고, 각 블록에 대해 다른 쉬프트 계수로 샘플 블록이 쉬프트되는 텔레비젼 사운드를 위한 대수 ADC 및 NICAM(Near-Instantaneous Companding Audio Multiplex) 시스템을 포함한다. 그러나, 이러한 해결법의 주목적은 ADC에 따르는 디지탈 전송에서의 비트 비율을 낮추는 것이다. 이러한 ADC는 예를 들면 출력 비트수를 줄이는 ROM-테이블과 같은 일부 동작으로 이어지는 고분해능 ADC로 실행될 수 있다. 전송 체인의 다른 단말에서는 반전 동작이 실행된다. 이러한 해결법은 ADC에 따르는 비트 비율을 줄이는 대신에 ADC 자체를 간략화할 목적으로는 적합하지 않다.
발명의 요약
본 발명은 자동 이득 제어의 사용을 피하고 ADC 동적 범위 문제점에 대한 해결법을 제공한다. 본 발명은 입력 신호를 정류하고 종래의 방법으로 신호 포락선을 추출하도록 저역 통과 필터를 통해 정류된 입력 신호를 여과처리하는 것을 포함하지만, 가변 이득을 갖는 증폭기를 포함하는 대신에, 신호 포락선이 ADC에서 기준 신호로 사용된다.
수 개의 실시예가 설명된다. 예를 들면, 아날로그 대 디지탈 변환기 회로는 오프셋(offset)으로 아날로그 입력 신호에 기준 신호를 더하기 위한 가산기와, 기준 신호를 두배로 만들어 두배로 된 기준 신호가 두 기준 입력으로 아날로그 대 디지탈 변환기의 범위를 설정하기 위한 곱셈기를 포함한다.
또한, 아날로그 대 디지탈 변환기 회로는 기준 신호의 보수를 발생하여 기준 신호와 그의 보수가 두 기준 입력으로 아날로그 대 디지탈 변환기의 범위를 설정하는데 사용되기 위한 곱셈기를 포함한다. 또 다른 실시예는 출력 신호 레벨의 절대 측정을 가능하게 한다.
또한, 디지탈 기준 신호로 디지탈 출력 신호를 스케일 조절함으로서 시간 주기에 걸쳐 신호 경로에서의 이득을 일정하게 유지하여 이 특성을 요구사항으로 갖는 처리를 가능하게 하는 또 다른 실시예가 제공된다.
또한, 디지탈 기준 신호를 넓은 범위 ADC의 범위 설정에 사용되는 아날로그 기준 신호로 변환함으로서 양자화 에러를 줄이는 또 다른 실시예가 제공된다.
본 발명은 가변 이득 증폭기 없이 입력 신호의 레벨에 그의 범위를 적용시키는 아날로그 대 디지탈 변환기에서 입력 신호가 기준 신호로 동작하는 아날로그 대 디지탈 변환기 회로에 관한 것이다.
도1은 종래의 자동 이득 제어 아날로그 대 디지탈 변환기의 도면.
도2는 본 발명에 따른 제 1 실시예의 도면.
도3은 본 발명에 따른 제 2 실시예의 도면.
도3(a)는 도3의 실시예에서 사용되기 적합한 한 종류의 곱셈기의 도면.
도3(b)는 도3의 실시예에서 사용되기 적합한 한 종류의 가산 증폭기의 도면.
도4는 본 발명에 따른 제 3 실시예의 도면.
도4(a)는 도4의 실시예에서 사용되기 적합한 한 종류의 곱셈기의 도면.
도5는 본 발명에 따른 제 4 실시예의 도면.
도6 및 도7은 본 발명에 따른 제 5 실시예의 도면.
도2는 입력 신호(Vin)가 정류기(22)에 의해 정류되고 입력 신호(Vin)의 신호 포락선을 나타내는 기준 전압(Vref)를 제공하도록 저역 통과 필터(23)에 의해 여과처리되는 본 발명의 제 1 실시예를 설명한다. 입력 신호(Vin)는 또한 디지탈 신호로의 변환을 위해 ADC(25)의 입력 포트로 입력된다. 이와 같이, 입력 신호(Vin)는 자동 이득 제어에서 종래에 행해진 바와 같이 정류되어 저역 통과 필터 처리되지만, 가변 이득의 증폭기를 포함하는 대신에, 신호 포락선이 아날로그 대 디지탈 변환에서 기준 신호로 사용된다. 기준 신호(Vref)는 ADC(25)의 범위를 설정하고, ADC(25)는 그 범위를 입력 신호(Vin)의 레벨로 적용시킨다. 기준 입력(Vref)과 같은 레벨을 갖는 입력 샘플은 ADC(25)로부터 최대 출력 코드를 제공하게 된다. 8-비트 변환기에서, 최대 출력 코드는 255 비트가 된다. 본 실시예는 자동 이득 제어의 포함과 같은 문제점을 해결하지만, 가변 이득을 갖는 증폭기가 필요없다.
본 발명의 다른 이점은 넓은 범위에 걸쳐 변화가능한 이득을 갖는 증폭기를 만드는 문제 때문에 가변 이득 증폭기와 비교해 더 넓은 동적 범위에 걸쳐 작동하는 것이 더 용이해지는 점이다.
대부분 상업적으로 이용가능한 ADC는 2개의 기준 입력을 갖는데, 하나는 최대 출력 코드를 제공하는 입력 레벨에 대응하고 다른 하나는 최소 출력 코드를 제공하는 입력 레벨에 대응한다. 상업적으로 이용가능한 ADC의 한 예는 내쇼날(National) 반도체사의 ADC0820이다.
제 1 실시예에서는 간략하게 최대 기준 입력만이 사용된다. 그러나, 두 기준 전압 입력을 갖는 ADC에 대해, 본 발명은 도3 및 도4에 도시된 바와 같이 실행될 수 있다.
ADC(25)의 음의 기준 입력이 0V (접지)로 설정되고, ADC(25)의 양의 입력이 곱셈기(38)를 통해 저역 통과 필터(23) 출력의 2배(2xVref)로 설정되는 제 2 실시예가 도3에 도시된다. Vref의 오프셋(저역 통과 필터(23)의 출력)은 가산기(39)를 통해 입력 신호(Vin)에 부가된다. 그래서, 전 범위는 입력 신호(Vin)의 상향 오프셋과 함께 0V 내지 최대값(즉, 2xVref)의 범위로 쉬프트된다.
도3(a)는 곱셈기(38)를 실행하는 한 방법을 설명한다. 여기서, 곱셈기(38)는 출력이 레지스터(R38A)를 통해 증폭기(38B)의 음의 입력으로 피드백(feedback)되는 증폭기(38B)의 형태를 취한다. 증폭기(38B)의 음의 입력과 레지스터(R38A)의 결합 노드는 또한 또 다른 레지스터(R38C)를 통해 접지에 연결된다. 그래서, 증폭기(38B)의 입력(Vref)는 두 개의 R38A= R38C의 이득으로 가해진다. 도3(a)는 단지 하나를 도시한 것이고 이러한 곱셈기(38)를 실행하는 방법은 많이 있음이 강조되어야 한다.
도3(b)는 도3에 도시된 모든 레지스터가 도3에 도시된 실시예에서 사용되기 적합한 동일한 값일 때 1의 이득을 갖는 가산 증폭기(39)를 설명한다. 도3(b)는 단지 예를 통해 하나를 도시한 것이고, 임의의 적절한 가산 증폭기가 사용될 수 있다. 모범적인 본 실시예에서, 두 입력 (Vref) 및 (Vin)은 각각 레지스터 (R39A) 및 (R39B)를 통해 입력된다. 레지스터 (R39A) 및 (R39B)의 출력은 피드백 레지스터(R39D)를 통해 전달된 제 1 증폭기(39C)의 피드백 출력 신호와 한 노드에서 결합된다. 이 노드에서의 신호는 증폭기(39C)의 음의 입력으로 입력된다. 증폭기(39C)의 양의 입력은 접지된다. 증폭기(39C)의 출력은 제 2 증폭기(39F)의 음의 입력에서 피드백 신호와 조합되도록 또 다른 레지스터(R39E)를 통해 전달된다. 증폭기(39F)의 양의 입력은 접지된다. 피드백 신호는 피드백 레지스터(R39G)를 통해 전달된다. 회로 중 이 부분의 구성은 소정의 응용에 구체화된 것이고, 실행되는 특정 디자인은 설계자의 기술 레벨내에 있다.
도4에는 저역 통과 필터의 출력이 양의 기준 입력으로 모두 동작되고, 보수인 음수로 변환된 후에(곱셈기(48)를 통해 -1을 곱함으로서) 음의 기준 입력으로 동작되는 제 3 실시예가 도시된다.
도4(a)는 곱셈기(48)를 실행하는 한 방법을 설명한다. 여기서, 곱셈기(48)는 출력이 레지스터(R48B)를 통해 증폭기(48A)의 음의 입력에 피드백되는 증폭기(48A)의 형태를 취한다. 증폭기(48A)의 음의 입력과 레지스터(R48B)의 결합 노드는 또한 또 다른 레지스터(R48C)를 통해 전달된 입력 신호(Vref)에 연결된다. 증폭기(48A)의 양의 입력은 접지된다. 이러한 회로 구조로, 증폭기(48A)로의 입력(Vref)은 -1의 이득으로 가해진다. 도3(a)와 같이, 도4(a)는 단지 하나를 도시한 것이고 이러한 곱셈기(48)를 실행하는 방법은 많이 있음이 강조되어야 한다.
비록 도2, 도3, 및 도4에 도시된 회로는 넓은 동적 범위를 갖는 입력 신호를 조정하는 문제점을 해결하지만, 일부 제한점이 명백하게 나타날 수 있다. 도2, 도3, 및 도4에 도시된 회로의 불편한 점은 신호 레벨의 절대 측정을 이루지 않는다는 점이다. 다른 불편한 점은 신호 경로에서의 이득이 시간 주기에 걸쳐 일정한 것으로 가정하는 ADC에 이어서 신호 처리 과정이 있을 수 있다는 점이다.
이것이 문제가 되지 않고 도2의 회로가 만족스럽게 작동하게 되는 경우가 있음을 주목하여야 한다. 한 예로 간단한 FM 복조기가 있을 수 있다. 또한, 이와 같은 불편한 점은 도1에 도시된 종래의 기술에도 존재할 수 있음을 주목하여야 한다.
도5는 이러한 불편한 점을 겪지 않고 절대 레벨 측정을 제공하는 제 4 실시예를 도시한다. 제 1 ADC(55)에 부가하여, 저역 통과 필터(23)로부터 출력되는 기준 전압(Vref)을 측정하도록 제 2 ADC(56)가 포함된다. 본 발명에 따라, 저역 통과 필터(23)에서의 시간 상수는 입력 신호에서의 변화와 비교해 전형적으로 길다. 이는 기준 전압(Vref)이 입력 신호(Vin)보다 훨씬 더 느리게 변함을 의미한다. 이 때문에, 더 느린 ADC가 제 2 ADC(56)로 사용될 수 있어, 제 1 ADC(55) 보다 더 간단하게 덜 비싸게 실행된다.
제 2 ADC(56)는 고정된 기준 레벨(Vfix)을 갖는다. LP-필터(23)로부터의 출력(Vref)은 입력 신호(Vin)의 포락선에 따르는 신호이므로, 제 2 ADC(56)의 출력(Dref)는 입력 신호 레벨의 절대 측정치로 사용될 수 있다. 일부 응용에서는 제 1 ADC(55)의 샘플링 비율 보다 더 낮은 비율로 절대 레벨을 측정하기에 충분하다. 예를 들면, 셀방식 전화기 시스템에서, 신호 강도의 절대 레벨 측정은 알고리즘을 이양하는 입력으로 사용된다.
그러나, 이어지는 신호 처리에 영향을 미치는 이득을 변화시키는 문제점이 해결되어야 하면, 각 출력 샘플(Dout)은 기준 전압으로 크기 조절되어야 한다. 도6에 도시된 실시예는 이러한 기능을 제공한다. 도5에 도시된 제 4 실시예에서와 같이, 저역 통과 필터(23)로부터의 포락선 신호(Vr)는 제 2 ADC(66)에서 아날로그로부터 디지탈로 변환된다. 제 1 ADC(65)에 대한 기준 전압으로 아날로그 신호(Vr)를 이용하는 대신에, 제 1 ADC(65)에 대한 기준 신호(Vref)는 디지탈 대 아날로그 변환기(DAC)(67)를 통해 디지탈 신호 처리기(DSP)(68)에 의해 제공된다. 도6에 도시된 DSP(68)는 특정 응용 집적 회로(ASIC)로 실행될 수 있다. DAC(67)를 제공하는 이점이 이후에 설명된다.
도7은 출력 샘플이 크기 조절될 수 있는 방법의 한 예를 도시한다. 이러한 해결법은 도5에 도시된 실시예와 비교해 이점을 갖는다. 특히, DSP(68)는 제 1 ADC(65)의 디지탈 출력의 크기를 조절하도록 소프트웨어로 실행되는 곱셈기(69)를 포함할 수 있다. 도5에 도시된 해결법에서, 제 1 ADC(55)로부터의 출력은:
여기서, N은 제 1 ADC(55)에서의 비트수이고, 양자화 에러 이다. 제 1 ADC(55)의 디지탈 출력(Dout)이 기준 레벨에 의존하지 않도록 도2의 실시예와 유사한 방법에서 Dref(ADC(56)의 출력)로 크기 조절되면:
여기서, M은 제 2 ADC(56)에서의 비트수이고, Vfix는 기준 전압이고, 또한 이다.
제 2 ADC에서의 양자화 에러 로,
불행히도, 제 2 ADC(56)로부터의 양자화 에러에 의존하는 두 번째 항, 즉 qerr2는 제거될 수 없다. 도6 및 도7에 도시된 회로가 대신 사용되면, DoutScaled는:
로,
; DrDref 로,
이는 제 2 ADC(66)로부터의 양자화 에러에 의존하는 두 번째 항이 크기 조절된 출력 DoutScaled에서 제거될 수 있음을 의미한다. 다른 말로 하면, 양자화 값 Dref를 갖는 스케일 Dout와 제 1 ADC(65)로의 기준 전압인 양자화 되지 않은 값 Vr을 사용하는 대신에, 양자화 에러없이 정확하게 Dref에 대응하는 양자화된 전압 Vref를 사용하는 것이 더 좋다.
추출된 신호 포락선(Vr)이 각 디지탈 샘플(Dr) 사이에서 시간적으로 변하더라도 그 외의 에러가 제시되지 않는다. 이는 또한 제 2 ADC(66)의 샘플 비율이 제 1 ADC(65)의 샘플 비율 보다 더 낮으면 중요해질 수 있다. 출력(DoutScaled)은 제 1 ADC(65)의 범위를 설정하는데 사용되는 정확히 같은 기준으로 계속 크기 조절된다. 그러나, 디지탈 샘플(Dr)이 절대 신호 강도의 측정치로 사용되게 되면, 이는 양자화 에러 qerr2를 갖게 된다.
도6 및 도7에 도시된 실시예의 실행에서, 제 2 ADC(66)는 예를 들면, 연속 근사치 변화기인 DAC를 포함하는 종류가 될 수 있다. 이러한 경우에는 제 2 ADC(66)로부터 직접 양자화된 전압(Vref)을 얻는 것이 가능하다. 도6 및 도7에 도시된 것과 같이 실행된 변화기는 N+M 비트의 동적 범위를 갖게 됨을 주목하여야 한다. 그러나, 양자화 에러는 N 비트 변환기와 같다. 또한, 저역 통과 필터 없이 도7에 도시된 DSP(68)에서의 다른 알고리즘으로, 뷰드셀 특허에서 기술된 회로의 결과가 에뮬레이트될 수 있음을 주목하여야 한다. 이러한 경우, 두 ADC의 샘플 비율은 같아야 한다.
종래 기술에 숙련된 자는 본 발명이 설명을 목적으로 주어진 상술된 실시예 이외의 것에 의해 실시될 수 있고 그에 제한되지 않음을 알 수 있다. 본 발명의 범위는 여기에 첨부된 청구항에 의해 측정되어야 한다.

Claims (7)

  1. 아날로그 입력 신호를 정류하는 정류기;
    기준 신호를 제공하도록 상기 정류기로부터 정류된 아날로그 신호 출력을 여과 처리하기 위해 상기 정류기에 동작적으로 연결된 필터; 및
    상기 아날로그 입력 신호를 상기 필터에 의해 제공된 상기 기준 신호에 따라 동적으로 설정된 상기 범위내에서 디지탈 신호로 변환하는 제 1 아날로그 대 디지탈 변환기를 포함하는 아날로그 대 디지탈 변환기 회로.
  2. 제 1 항에 있어서,
    상기 필터가 저역 통과 필터인 아날로그 대 디지탈 변환기 회로.
  3. 제 1 항에 있어서,
    오프셋(offset)으로서 상기 아날로그 입력 신호에 상기 기준 신호를 부가하는 가산기와 상기 기준 신호를 두배로 만드는 곱셈기를 더 포함하고, 상기 두배로 된 기준 신호가 상기 제 1 아날로그 대 디지탈 변환기의 범위를 설정하는데 사용되는 아날로그 대 디지탈 변환기 회로.
  4. 제 1 항에 있어서,
    상기 기준 신호의 보수를 발생하는 곱셈기를 더 포함하고, 상기 기준 신호 및 상기 기준 신호의 상기 보수가 상기 제 1 아날로그 대 디지탈 변환기의 범위를 설정하는데 사용되는 아날로그 대 디지탈 변환기 회로.
  5. 제 1 항에 있어서,
    상기 기준 신호를 디지탈 기준 신호로 변환하는 제 2 아날로그 대 디지탈 변환기를 더 포함하는 아날로그 대 디지탈 변환기 회로.
  6. 제 1 항에 있어서,
    상기 기준 신호를 디지탈 기준 신호로 변환하는 제 2 아날로그 대 디지탈 변환기; 및
    상기 디지탈 신호의 크기를 조절하도록 상기 디지탈 기준 신호를 상기 제 1 아날로그 대 디지탈 변환기로부터의 상기 디지탈 신호 출력과 곱하는 수단을 더 포함하는 아날로그 대 디지탈 변환기 회로.
  7. 제 1 항에 있어서,
    상기 기준 신호를 디지탈 기준 신호로 변환하는 제 2 아날로그 대 디지탈 변환기;
    상기 디지탈 기준 신호를 상기 제 1 아날로그 대 디지탈 변환기의 범위를 설정하는데 사용되는 제 2 아날로그 기준 신호로 변환하는 디지탈 대 아날로그 변환기; 및
    상기 디지탈 신호의 크기를 조절하도록 상기 디지탈 기준 신호를 상기 제 1 아날로그 대 디지탈 변환기로부터의 상기 디지탈 신호 출력과 곱하는 수단을 더 포함하는 아날로그 대 디지탈 변환기 회로.
KR1019970705075A 1995-01-30 1996-01-24 넓은 동적 범위의 아날로그 대 디지탈 변환기 KR19980701679A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/380719 1995-01-30
US08/380,719 US5684480A (en) 1995-01-30 1995-01-30 Wide dynamic range analog to digital conversion

Publications (1)

Publication Number Publication Date
KR19980701679A true KR19980701679A (ko) 1998-06-25

Family

ID=23502210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970705075A KR19980701679A (ko) 1995-01-30 1996-01-24 넓은 동적 범위의 아날로그 대 디지탈 변환기

Country Status (8)

Country Link
US (1) US5684480A (ko)
EP (1) EP0807335A1 (ko)
JP (1) JPH10513322A (ko)
KR (1) KR19980701679A (ko)
AU (1) AU702862B2 (ko)
CA (1) CA2210394A1 (ko)
FI (1) FI973144A (ko)
WO (1) WO1996024193A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2313003B (en) * 1996-05-10 2000-07-05 Motorola Inc Method of and circuit for baseband signal attenuation
US5982315A (en) * 1997-09-12 1999-11-09 Qualcomm Incorporated Multi-loop Σ Δ analog to digital converter
US6134430A (en) * 1997-12-09 2000-10-17 Younis; Saed G. Programmable dynamic range receiver with adjustable dynamic range analog to digital converter
US6498926B1 (en) 1997-12-09 2002-12-24 Qualcomm Incorporated Programmable linear receiver having a variable IIP3 point
US6005506A (en) * 1997-12-09 1999-12-21 Qualcomm, Incorporated Receiver with sigma-delta analog-to-digital converter for sampling a received signal
US6333707B1 (en) * 1998-02-19 2001-12-25 Nortel Networks Limited Dynamic range extension of wideband receiver
US6031478A (en) * 1998-02-19 2000-02-29 Nortel Networks Corporation Dynamic range extension of wideband receiver
US6255974B1 (en) 1999-01-08 2001-07-03 Mitsubishi Electric And Electronics Usa, Inc Programmable dynamic range sigma delta A/D converter
US6252528B1 (en) * 1999-08-20 2001-06-26 Conexant Systems, Inc. System and method for variable gain coder-decoder
US6252529B1 (en) * 1999-09-28 2001-06-26 Rockwell Technologies, Llc Adjustable gain precision full wave rectifier with reduced error
JP2002300036A (ja) * 2001-04-02 2002-10-11 Agilent Technologies Japan Ltd 信号規格器の増幅率の比率を測定する方法および装置
US6720902B2 (en) * 2001-06-08 2004-04-13 Amersham Biosciences (Su) Corp High dynamic range digital converter
US6963733B2 (en) * 2001-10-31 2005-11-08 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for reducing the effect of AGC switching transients
US6611222B1 (en) 2002-06-03 2003-08-26 Charles Douglas Murphy Low-complexity high-speed analog-to-digital converters
US20040236455A1 (en) * 2003-05-22 2004-11-25 Kimberly-Clark Worldwide, Inc. Method of designing a product in a virtual environment
US20060219873A1 (en) * 2005-04-01 2006-10-05 Martin Steven M Detection system for a flow cytometer
US7996188B2 (en) 2005-08-22 2011-08-09 Accuri Cytometers, Inc. User interface for a flow cytometer system
US8017402B2 (en) 2006-03-08 2011-09-13 Accuri Cytometers, Inc. Fluidic system for a flow cytometer
US8303894B2 (en) 2005-10-13 2012-11-06 Accuri Cytometers, Inc. Detection and fluidic system of a flow cytometer
US8283177B2 (en) * 2006-03-08 2012-10-09 Accuri Cytometers, Inc. Fluidic system with washing capabilities for a flow cytometer
US7780916B2 (en) * 2006-03-08 2010-08-24 Accuri Cytometers, Inc. Flow cytometer system with unclogging feature
US8077310B2 (en) * 2006-08-30 2011-12-13 Accuri Cytometers, Inc. System and method of capturing multiple source excitations from a single location on a flow channel
US8715573B2 (en) 2006-10-13 2014-05-06 Accuri Cytometers, Inc. Fluidic system for a flow cytometer with temporal processing
US8224269B2 (en) * 2006-10-16 2012-07-17 Agilent Technologies, Inc. Vector modulator calibration system
WO2008058217A2 (en) 2006-11-07 2008-05-15 Accuri Instruments Inc. Flow cell for a flow cytometer system
US7739060B2 (en) 2006-12-22 2010-06-15 Accuri Cytometers, Inc. Detection system and user interface for a flow cytometer system
US7460049B2 (en) 2007-04-13 2008-12-02 Mediatek Inc. Power-to-digital converter
US8432541B2 (en) * 2007-12-17 2013-04-30 Accuri Cytometers, Inc. Optical system for a flow cytometer with an interrogation zone
US20100164768A1 (en) * 2008-12-31 2010-07-01 Texas Instruments Incorporated Providing digital codes representing analog samples with enhanced accuracy while using an adc of lower resolution
US8004674B2 (en) * 2009-06-02 2011-08-23 Accuri Cytometers, Inc. Data collection system and method for a flow cytometer
US8507279B2 (en) 2009-06-02 2013-08-13 Accuri Cytometers, Inc. System and method of verification of a prepared sample for a flow cytometer
WO2011106402A1 (en) * 2010-02-23 2011-09-01 Accuri Cytometers, Inc. Method and system for detecting fluorochromes in a flow cytometer
WO2011159708A1 (en) 2010-06-14 2011-12-22 Accuri Cytometers, Inc. System and method for creating a flow cytometer network
CN102377391B (zh) * 2010-08-12 2015-10-07 上海古鳌电子科技股份有限公司 中磁传感器电路及其信号处理方法
JP5565206B2 (ja) * 2010-08-24 2014-08-06 ソニー株式会社 Ａｄ変換器及びａｄ変換回路の電圧制御方法
JP5671623B2 (ja) 2010-10-25 2015-02-18 アキュリ サイトメーターズ, インコーポレイテッドAccuri Cytometers, Inc. フローサイトメータのデータセットを収集するシステム及びユーザインターフェース
US9515672B2 (en) 2013-10-28 2016-12-06 Texas Instruments Incorporated Analog-to-digital converter
CA2973142C (en) 2015-02-16 2018-02-06 Sound Devices, LLC High dynamic range analog-to-digital conversion with selective regression based data repair
US10061554B2 (en) * 2015-03-10 2018-08-28 GM Global Technology Operations LLC Adjusting audio sampling used with wideband audio
CN110749545B (zh) * 2018-07-24 2022-04-29 谱钜科技股份有限公司 光谱仪引擎及其调整方法
EP4143976A4 (en) 2020-04-28 2023-11-01 Lake Shore Cryotronics, Inc. DISTANCE MEASURING SYSTEMS AND METHODS FOR REDUCING TRANSITIVE EFFECTS IN MULTI-AREA MATERIAL MEASUREMENTS

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2967292A (en) * 1955-09-06 1961-01-03 Texaco Inc Data processing method and apparatus
US3411153A (en) * 1964-10-12 1968-11-12 Philco Ford Corp Plural-signal analog-to-digital conversion system
US3815124A (en) * 1973-01-16 1974-06-04 Westinghouse Electric Corp Analog to digital converter
US4016557A (en) * 1975-05-08 1977-04-05 Westinghouse Electric Corporation Automatic gain controlled amplifier apparatus
US4168470A (en) * 1977-02-15 1979-09-18 The United States Of America As Represented By The Secretary Of The Air Force Two-bit A/D conversion apparatus without a signal derived automatic gain control
US5055845A (en) * 1984-03-30 1991-10-08 Datajet, Inc. Signal digitizing method and system utilizing time delay of the input signal
US4584560A (en) * 1984-06-11 1986-04-22 Geometrics, Inc. Floating point digitizer
JPS6238673A (ja) * 1985-08-13 1987-02-19 Nec Corp 画信号処理回路
JP2533062Y2 (ja) * 1987-07-03 1997-04-16 ヤマハ株式会社 アナログディジタル変換回路
FR2626423A1 (fr) * 1988-01-21 1989-07-28 Inst Francais Du Petrole Dispositif d'acquisition pour la numerisation de signaux a grande dynamique
JPH065819B2 (ja) * 1989-06-29 1994-01-19 ヤマハ株式会社 Ａ／ｄ変換装置
US4987417A (en) * 1990-02-27 1991-01-22 Grumman Aerospace Corporation Adaptive referencing analog-to-digital converter
DE4012196A1 (de) * 1990-04-14 1991-10-17 Nokia Unterhaltungselektronik A/d-wandlerschaltung zum digitalisieren analoger fernsehsignale
US5343200A (en) * 1990-08-31 1994-08-30 Canon Kabushiki Kaisha Analog/digital converter with digital automatic gain control
US5194865A (en) * 1991-12-06 1993-03-16 Interbold Analog-to-digital converter circuit having automatic range control
US5422643A (en) * 1993-02-24 1995-06-06 Antel Optronics Inc. High dynamic range digitizer

Also Published As

Publication number Publication date
FI973144A0 (fi) 1997-07-29
JPH10513322A (ja) 1998-12-15
AU702862B2 (en) 1999-03-11
US5684480A (en) 1997-11-04
FI973144A (fi) 1997-09-18
WO1996024193A1 (en) 1996-08-08
AU4637396A (en) 1996-08-21
CA2210394A1 (en) 1996-08-08
EP0807335A1 (en) 1997-11-19

Similar Documents

Publication Publication Date Title
KR19980701679A (ko) 넓은 동적 범위의 아날로그 대 디지탈 변환기
KR900008049B1 (ko) 절환캐패시터로 수행되는 델타시그마변조기
US9413382B2 (en) Method for calibrating a pipelined continuous-time sigma delta modulator
US20120326906A1 (en) Pipelined continuous-time sigma delta modulator
US4994803A (en) Random number dither circuit for digital-to-analog output signal linearity
AU756364B2 (en) Floating-point analog-to-digital converter
GB1558452A (en) Analogue to digital converting device
JPH0227813A (ja) Ａ／ｄ変換装置
JPS61295722A (ja) Ｄ／ａ変換器のゲイン調整方式
CN1179243A (zh) 宽动态范围模数转换
US4584560A (en) Floating point digitizer
EP4266574A1 (en) Logarithmic amplifiers in silicon microphones
US5631966A (en) Audio signal conversion using frequency band division
JPH0779242B2 (ja) Ａ／ｄ変換装置
JPH02209017A (ja) Ａ／ｄ変換装置
JPH066227A (ja) アナログ−デジタルコンバータ
US6362758B1 (en) Combined input circuit for analog to digital conversion
JPS61193517A (ja) Ａ／ｄ変換器
JPH02209018A (ja) Ａ／ｄ変換装置
JPH04162828A (ja) Ｐｃｍ符号器
JPS6318707B2 (ko)
SU955110A1 (ru) Логарифмический аналого-цифровой преобразователь
JPS62132430A (ja) 除算型ｄａコンバ−タ
JPH066226A (ja) アナログ−デジタルコンバータ
JPS58212220A (ja) アナログ／デイジタル変換器のオフセツト電圧補正方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application