JP2790460B2 - 直流抑圧装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号を扱う電子回路の、信号に含
まれる直流成分を抑圧する直流抑圧装置に関するもので
ある。

従来の技術 電子回路を設計するにあたり、信号に含まれている直
流成分を抑圧する必要が生じることがある。この場合、
アナログ回路においてはコンデンサを信号経路に直列に
挿入することで簡単に実現できる。一方、ディジタル回
路において信号に含まれる直流成分を抑圧（または除
去）するには、まず信号に含まれる直流成分（定数）を
抽出し、次に該直流成分反対符号の定数を信号に加算し
打ち消せばよい。このときの直流成分とは信号レベルの
平均値であるから、低周波数の信号に対しても精度良く
直流成分を抽出するためには、該低周波信号の周期に比
較して充分長い時間の平均値を求める必要があり、従っ
て回路規模が大きくなるために実現が困難であった。こ
れを解決する装置として従来用いられていた直流抑圧装
置の一例を第４図に示し、その説明を行う。なお、この
直流抑圧装置については特願昭62−224351号にその記載
がある。

第４図で、41は入力端子、42は出力端子、43は加算
器、44は変換器、45は積分器である。

入力された信号は加算器43を介して出力すると共に変
換器44へ入力する。この変換器44は入力信号が零のとき
は零を、それ以外のときには入力信号と反対の符号を持
つ信号“1"を出力するものであり、出力信号は積分器45
に入力される。積分器45は入力された信号を累積加算し
た後、レベルの減少して出力するものであり、出力信号
は加算器43に入力される。

変換器44の一例を第５図に示す。第５図で、51はORゲ
ート、52は一方入力端子が負論理のNORゲート、D0〜D4
はD0をLSB、D4をMSBとする２の補数で表された入力信
号、P0,P1はP0をLSB、P1をMSBとする２の補数で表され
た出力信号である。ここでは簡単のために５ビット信号
（２の補数）のものを示したが、より多ビット信号であ
れば、MSBはD4と同様に接続し、2SB〜LSBは全てORゲー
ト51に入力するようにビット数を拡張すればよい。

第５図の回路の真理値表を第１表に示す。第１表に示
されているように、入力信号が零のときには“0"が出力
され、それ以外のときには入力信号と反対の符号を持つ
信号“1"を出力するものである。即ち、変換器44は入力
信号に対し零を中心として大小を判定する比較器を構成
しているものである。従って変換器44の出力を累積加算
すれば、入力信号が過去正であった時間と負であった時
間との差を得ることができ、よって入力信号に含まれる
直流成分を推定できる。なお変換器44の入力信号が零の
ときの出力を“0"としたのは、出力を正または負の“1"
とした場合、入力信号が零となることが多くなると前記
直流成分の推定に大きさ誤差を生ずるためである。

積分器45の一例を第６図に示す。第６図で、61は入力
端子、62は出力端子、63は加算器、64は信号を１サンプ
リングクロックだけ遅延させる遅延回路、65はレベル変
換器である。第６図の回路は、入力された信号を加算器
63と遅延回路64によって累積加算した後、レベル変換器
65によりレベル減少して出力するものである。このレベ
ル変換器65は、加算器63の出力信号に対しｎビットのビ
ットシフトを行うとによって信号振幅を1/2ⁿにするもの
である。

次に第４図に示す従来の直流抑圧装置の動作について
説明する。いま入力信号が正（＋）の直流であったとす
ると変換器44の出力は−１であり、この出力が積分器45
で累積加算され、さらにレベルを減少させて出力され
る。この出力と入力信号を加算器43で加えることによっ
て、加算器43の出力は徐々に零に近づき、ついには零に
なる。このとき変換器44の入力は零になるから、変換器
44の出力はこのときのみ零となって積分器45の出力値は
固定され、この状態を保持することになるから、このと
きに抑圧は完了する。

入力信号が負（−）の直流の場合の動作は、正（＋）
の直流の場合と全く対称である。

また、回路の補正動作速度に比較して充分に遅い変化
をする信号成分に対しては、同様の補正動作によって抑
圧することが出来る。反対に回路の抑圧動作速度に比較
して充分に速い変化をする信号成分に対しては、抑圧動
作が追従出来ないので殆ど影響を与えることはない。

このように第４図に示す従来の直流抑圧装置の動作
は、いわゆる高域通過（ハイパス）フィルタであり、積
分器45のレベル変換器65による減衰量を充分に大きくす
ることで直流付近の信号のみを抑圧できるものである。

発明が解決しようとする課題 しかしながら第４図〜第６図に示す構成では、 （１） 入力信号が交流成分レベルの小さい信号（例え
ばホワイトノイズなど）の、場合、抑圧動作の完了する
直前では変換器44の入力は符号が頻繁に変化するために
変換器44の出力も頻繁に変化し、積分器45の出力も変化
が早くなってしまうために、これがノイズとなって現れ
る。

（２） 入力信号の直流成分を完全に抑圧した場合に、
この信号をディジタル／アナログ（D/A）変換するとき
に例えばＲ−2R抵抗アレイ型などの重み付け素子を用い
たD/A変換器を用いると、いわゆるゼロクロス歪（信号
の符号が変化するときに変換誤差が大きくなる歪）のた
めに、小信号時の雑音が多くなる。

といった、ともに入力信号レベルが小さい場合における
実用上の問題点があった。

本発明は前記従来の問題点を解決するもので、入力信
号レベルが小さい場合においてもノイズが増加しない直
流抑圧装置を提供することを目的とする。

課題を解決するための手段 この目的を達成するために本発明は、少なくとも二つ
の入力端子に入力されたディジタル信号を加算する加算
器と、前記加算器からの出力を該出力の符号を表す
（１、１、または０）に変換する変換器と、前記変換器
の出力を累積加算した後レベルを減少して前記加算器の
一方の入力端子に出力する積分器とから成り、前記加算
器の他方の入力端子へ入力される信号を入力とし、前記
加算器から出力される信号を出力とする装置であって、
前記変換器の入力信号に含まれるノイズ成分の振幅より
も大きく零を含む正の所定の範囲、または負の所定の範
囲内に入力信号があるときに前記積分器の出力値を固定
するように構成したものである。

作用 入力信号レベルが小さい場合にノイズが増加する原因
は、抑圧動作の完了する直前で変換器への入力信号の符
号が頻繁に変化するために、その変化が積分回路を通し
て出力されてしまい、これがノイズになっている点にあ
る。

従って抑圧動作の完了する直前で前記積分器の出力値
が固定されるようにすることによって、入力信号レベル
が小さい場合においてもノイズが増加しないという優れ
た特性を実現しうるものである。

実施例 以下本発明の実施例について図面の参照しながら説明
する。

第１図は本発明による直流抑圧装置の一実施例であ
る。第１図で、11は入力端子、12は出力端子、13は加算
器、14は変換器、15は積分器である。

入力された信号は、加算器13を介して出力すると共に
変換器14へ入力する。この変換器14は、第４図の変換器
44とは異なり、入力信号が零付近のときは零を、それ以
外のときには入力信号と反対の符号を持つ信号“1"を出
力するものであり、出力信号は積分器15に入力される。
積分器１は入力された信号を累積加算した後レベルを減
少して出力するものであり、出力信号は加算器13に入力
される。なお、この積分器15は第６図に示したものと同
一のものである。

第１図の変換器14の一実施例を第２図に示す。第２図
で、21はORゲート、22は一方の入力端子が負論理のNOR
ゲート、D0〜D4は入力信号、P0,P1は出力信号である。
ここでは簡単のために５ビット信号（２の補数）のもの
を示したが、より多ビットの信号であってもLSB側に拡
張すればよい。第５図の変換器との違いは入力信号に対
して出力が“0"となる範囲を広げた点である。

第２図は回路の真理値表を第２表に示す。第２表に示
されているように、入力信号が０〜＋３のときには“0"
が出力され、それ以外のときには入力信号と反対の符号
を持つ、1LSBの信号“1"を出力するものである。

第３図は第１図に示す直流抑圧装置が抑圧動作を完了
する前後において、入力信号が正の直流成分を含む場合
と、負の直流成分を含む場合とについて、それぞれの出
力信号波形を示したものである。

次に第１図に示す本発明の直流抑圧装置の一実施例の
動作について第３図を参照しながら説明する。いま、入
力信号が正（＋）側の直流成分を持つ小信号であったと
すると、変換器14の出力は−１であり、この出力が積分
器15で累積加算され、さらにレベルを減少されて出力さ
れる。この出力と入力信号を加算器13で加えることによ
って、加算器13の出力の直流成分は徐々に零に近づく。
さて、加算器13の出力が０〜＋３の範囲に入ると、変換
器14の出力は零となるため積分器15の出力値は固定さ
れ、この状態を保持することになる。このとき直流成分
は完全には抑圧されておらず、＋３よりやや小さい直流
成分が残っているが、この状態では積分器15出力値が固
定されているのでノイズが増加するといった問題は発生
しない。

次に、入力信号が負（−）側の直流成分を持つ小信号
であったとすると、変換器14の出力は＋１であり、この
出力が少分岐15に入力され、正（＋）側の直流成分を持
つ小信号の場合と同様な動作によって、加算器13の出力
の直流成分は徐々に零に近づく。さて、加算器13の出力
が０〜＋３の範囲に入ると、変換器14の出力は零となる
ため積分器15の出力値は固定され、この状態を保持する
ことになる。このときは直流成分は抑圧が過剰となって
＋側の小さい直流成分を持つことになるが、この状態で
は積分器15の出力値が固定されているのでノイズが増加
するといった問題は発生しない。

このように直流成分の抑圧が完全でないときに変換器
14の出力を零にすることで、小信号時のノイズ増加を回
避出来るものである。このときに残る直流成分は、直流
抑圧装置を用いるシステムにおいて無視し得るレベルに
設定すればよい。

また第３図に示したように、入力信号を持つ直流成分
の符号に関わらず、直流抑圧動作の終了時には信号が＋
側のみに存在するので、いわゆるゼロクロス歪の問題も
発生しない。

なお、本実施例では変換器14の出力を零にする範囲を
０〜＋３としているが、これはゼロクロス歪の問題を回
避するためのものであり、直流抑圧装置を用いるシステ
ムにおいて無視し得るレベルであれば、負の所定の範囲
であってもよい。

また、本実施例では変換器14を改善することによって
入力信号レベルが小さい場合におけるノイズの増加を防
いでいるが、積分器15を改善しても同様の効果を得るこ
とが出来る。要は直流成分の抑圧が終了する直前に、積
分器15の出力の変化が“0"になればよい。

発明の効果 以上述べたように本発明は、加算器、変換器、積分器
の各要素から成り立ち、直流成分の抑圧が完全でないと
きに前記積分器の出力値を固定するようにすることで、
入力信号レベルが小さい場合においてもノイズが増加し
ないという優れた特長を持つ直流抑圧装置を実現しうる
ものである。

【図面の簡単な説明】

第１図は本発明による直流抑圧装置の一実施例を示すブ
ロック図、第２図は第１図の変換器の一実施例を表す回
路図、第３図は第１図の直流抑圧装置の出力信号波形
図、第４図は従来の直流抑圧装置を表すブロック図、第
５図は第４図の変換器の一実施例を表す回路図、第６図
は第４図の積分器の一実施例を表すブロック図である。 11……入力端子、12……出力端子、13……加算器、14…
…変換器、16……積分器、21……ORゲート、22……NOR
ゲート。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金秋 哲彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭52−97662（ＪＰ，Ａ) 特開 昭62−249526（ＪＰ，Ａ) 特開 昭61−294916（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも二つの入力端子に入力されたデ
   ィジタル信号を加算する加算器と、前記加算器からの出
   力を該出力の符号を表す値（＋１、−１、または０）に
   変換する変換器と、前記変換器の出力を累積加算した後
   レベルを減少して前記加算器の一方の入力端子に出力す
   る積分器とから成り、前記加算器の他方の入力端子へ入
   力される信号を入力とし、前記加算器から出力される信
   号を出力とする装置であって、前記変換器の入力信号に
   含まれるノイズ成分の振幅よりも大きく零を含む正の所
   定の範囲、または負の所定の範囲内に入力信号があると
   きに前記積分器の出力値を固定したことを特徴とする直
   流抑圧装置。