JPH01261911A - 直流抑圧装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号を扱う電子回路の、信号に含ま
れる直流成分を抑圧する直流抑圧装置に関するものであ
る。

従来の技術 ２　・− 電子回路を設計するにあたり、信号に含まれている直流
成分を抑圧する必要が生じることがある。

この場合、アナログ回路においてはコンデンサを信号経
路に直列に挿入することで簡単に実現出来るが、ディジ
タル回路においては実現が困難であった。これを解決す
る装置として従来用いられていた直流抑圧装置の一例を
第４図に示し、その説明を行う。なお、この直流抑圧装
置については特願昭６２−２２ａ３’ｔｓ１号にその記
載がある。

第４図で、４１は入力端子、４２は出力端子、４３は加
算器、４４は変換器、４５は積分器である。

入力された信号は加算器４３を介して出力すると共に変
換器４４へ入力する。この変換器４４は入力信号が零の
ときは零を、それ以外のときには入力信号と反対の符号
を持つ１ＬｓＨの信号を出力するものであり、出力信号
は積分器４６に入力される。積分器４５は入力された信
号を累積加算した後、レベルを減少して出力するもので
あシ、出力信号は加算器４３に入力される。

変換器４４の一例を第５図に示す。第６図で、６１はＯ
Ｒゲート、６２は一方入力端子が負論理のＮＯＲゲート
、Ｄｏ〜Ｄ４は入力信号、ＰＯ。

Ｐｌは出力信号である。ここでは簡単のために５ビット
信号（２の補数）のものを示したが、より多ビットの信
号であって４ＬＳＢ側に拡張すればよい。

第６図の回路の真理値表を第１表に示す。第１表に示さ
れているように、入力信号が零のときには０”′が出力
され、それ以外のときには入力信号と反対の符号を持つ
１ＬＳＨの信号＋１．、　ＩＩを出力するものである。

（以下余白） 第１表 ５ノ・−７ 積分器４５の一例を第６図に示す。第６図で、６１は入
力端子、６２は出力端子、６３は加算器、６４は遅延回
路、６５はレベル変換器である。第６図の回路は、入力
された信号を加算器６３と遅延回路６４によって累積加
算した後、レベル変換器６６によりレベルを減少して出
力するものである。このレベル変換器６５はビットシフ
トによって信号振幅を１／２ｎにするものである。

次に第４図に示す従来の直流抑圧装置の動作について説
明する。いま入力信号が正（＋）の直流であったとする
と変換器４４の出力は−１であシ、この出力が積分器４
５で累積加算され、さらにレベルを減少されて出力され
る。この出力と入力信号を加算器４３で加えることによ
って、加算器４３の出力は徐々に零に近づき、ついには
零になる。

このとき変換器４４０入力は零になるから、変換器４４
の出力はこのときのみ零となって積分器４５は累積加算
動作を停止し、この状態を保持することになるから、こ
のときに抑圧は完了する。

入力信号が負（→の直流の場合の動作は、正（＋）の６
　八−／ 直流の場合と全く対称である。

また、回路の補正動作速度に比較して充分に遅い変化を
する信号成分に対しては、同様の補正動作によって抑圧
することが出来る０反対に回路の抑圧動作速度に比較し
て充分に速い゛変化をする信号成分に対しては、抑圧動
作が追従出来ないので殆ど影響を与えることはない。

このように第４図に示す従来の直流抑圧装置の動作は、
いわゆる高域通過（バイパス）フィルタであシ、積分器
４５のレベル変換器６ｊｌＣよる減衰量全充分に大きく
することで直流付近の信号のみを抑圧できるものである
。

発明が解決しようとする課題 しかしながら第４図〜第６図に示す構成では、（１）入
力信号が交流成分レベルの小さい信号（例えばホワイト
ノイズなど）の場合、抑圧動作の完了する直前では変換
器４４０入力は符号が頻繁に変化するために変換器４４
の出力も頻繁に変化し、積分器４５の出力も変化が早く
なってしまうために、これがノイズとなって現れる。

（２）入力信号の直流成分を完全に抑圧した場合に、こ
の信号をディジタル／アナログ（Ｄ／Ａ　）変換すると
きに連数比較型のＤ　／　Ａ　ｆ換器を用いると、いわ
ゆるゼロクロス歪（信号の符号が変化するときに変換誤
差が大きくなる歪）のために、小信号時の雑音が多くな
る。

といった、ともに入力信号レベルが小さい場合における
実用上の問題点があった。

本発明は前記従来の問題点を解決するもので、入力信号
レベルが小さい場合においてもノイズが増加しない直流
抑圧装置を提供することを目的とする。

課題を解決するための手段 この目的を達成するために本発明は、少なくとも二つの
入力端子に入力された信号を加算する加算器と、加算器
からの出力を所定の値に変換する変換器と、変換器の出
力を累積加算した後レベルを減少して前記加算器の一方
の入力端子に出力する積分器とから成り、前記加算器の
他方の入力端子へ入力される信号を入力とし、前記加算
器から出力される信号を出力とする装置であって、変換
器の入力信号が所定の範囲内にあるときに積分器の出力
が停止するように構成したものである。

作用 入力信号レベルが小さい場合にノイズが増加する原因は
、抑圧動作の完了する直前で変換器への入力信号の符号
が頻繁に変化するために、その変化が積分回路を通して
出力されてしまい、これがノイズになっている点にある
。

従って抑圧動作の完了する直前で前記積分器の出力が停
止するようにすることによって、入力信号レベルが小さ
い場合においてもノイズが増加しないという優れた特性
を実現しつるものである。

実施例 以下本発明の実施例について図面を参照しながら説明す
る。

第１図は本発明による直流抑圧装置の一実施例である。

第１図で、１１は入力端子、１２は出力端子、１３は加
算器、１４は変換器、１６は積分器である。

９　＼−２ 入力された信号は、加算器１３を介して出力すると共に
変換器１４へ入力する。この変換器１４は、第４図の変
換器４４とは異なり、入力信号が零付近のときは零を、
それ以外のときには入力信号と反対の符号を持つ１Ｌｓ
Ｂの信号を出力するものであり、出力信号は積分器１５
に入力される。

積分器１５は入力された信号を累積加算した後レベルを
減少して出力するものであり、出力信号は加算器１３に
入力される。なお、この積分器１６は第６図に示しだも
のと同一のものである。

第１図の変換器１４の一実施例を第２図に示す。

第２図で、２１はＯＲゲート、２２は一方の入力端子が
負論理のＮＯＲゲート、ＤＯ〜Ｄ４は入力信号、ＰＯ，
Ｐｌは出力信号である。ここでは簡単のために５ビット
信号（２の補数）のものを示したが、より多ビットの信
号であってもＬＳＢ側に拡張すればよい。第５図の変換
器との遣いは入力信号に対して出力が°′０”となる範
囲を広げた点である。

第２図の回路の真理値表を第２表に示す。第２１ｏ　へ
−２ 表に示されているように、入力信号が０〜＋３のときに
は′ｏ′”が出力され、それ以外のときには入力信号と
反対の符号を持つ、１ＬＳＢの信号＋１１１＋を出力す
るものである。

第３図は第１図に示す直流抑圧装置が抑圧動作を完了す
る前後において、入力信号が正の直流成分を含む場合と
、負の直流成分を含む場合とについて、それぞれの出力
信号波形を示したものである０ （以下余白） １１　　・・ 第２表 次に第１図に示す本発明の直流抑圧装置の一実施例の動
作について第３図を参照しながら説明する。いま、入力
信号が正（→側の直流成分を持つ小信号であったとする
と、変換器１４の出力は−１であり、この出力が積分器
１５で累積加算され、さらにレベル全減少されて出力さ
れる。この出力と入力信号を加算器１３で加えることに
よって、加算器１３の出力の直流成分は徐々に零に近づ
く。

さて、加算器１３の出力が０〜＋３の範囲に入ると、変
換器１４の出力は零となって積分器１５は累積加算動作
を停止し、この状態を保持することになる。このとき直
流成分は完全には抑圧されておらず、＋３よシやや小さ
い直流成分が残っているが、この状態では積分器１５が
停止しているのでノイズが増加するといった問題は発生
しない。

次に、入力信号が負（→側の直流成分を持つ小信号であ
ったとすると、変換器１４の出力は＋１であり、この出
力が積分器１５に入力され、正（ト）側の直流成分を持
つ小信号の場合と同様な動作によって、加算器１３の出
力の直流成分は徐々に零に１３　・・　・ 近づく。さて、加算器１３の出力が０〜＋３の範囲に入
ると、変換器１４の出力は零となって積分器１５は累積
加算動作を停止し、この状態を保持することになる。こ
のときは直流成分は抑圧が過剰となって＋側の小さい直
流成分を持つことになるが、この状態では積分器１５が
停止しているのでノイズが増加するといった問題は発生
しない。

このように直流成分の抑圧が完全でないときに変換器１
４の出力を零にすることで、小信号時のノイズ増加を回
避出来るものである。このときに残る直流成分は、直流
抑圧装置を用いるシステムにおいて無視し得るレベルに
設定すればよい。

また第３図に示したように、入力信号の持つ直流成分の
符号に関わらず、直流抑圧動作の終了時には信号が＋側
のみに存在するので、いわゆるゼロクロス歪の問題も発
生しない。

なお、本実施例では変換器１４の出力を零にする範囲を
Ｑ〜＋３としているが、これはゼロクロス歪の問題を回
避するだめのものであり、Ｄ　／　Ａ変換器にゼロクロ
ス歪の発生しない種類のもの１４　　・ （例えばノイズシェービング型など）を用いる場合には
、変換器１４の出力を零にする範囲を例えば±２とすれ
ば、直流抑圧動作の終了時に残る直流成分の最大値を小
さくできる。

また、本実施例では変換器１４を゛改善することによっ
て入力信号レベルが小さい場合におけるノイズの増加を
防いでいるが、積分器１５を改善しても同様の効果を得
ることが出来る。要は直流成分の抑圧が終了する直前に
、積分器１５の出力が”Ｏ”になればよい。

発明の効果 以上述べたように本発明は、加算器、変換器、積分器の
各要素から成シ立ち、直流成分の抑圧が完全でないとき
に前記積分器の出力が停止するようにすることで、入力
信号レベルが小さい場合においてもノイズが増加しない
という優れた特長を持つ直流抑圧装置を実現しつるもの
である。

【図面の簡単な説明】

第１図は本発明による直流抑圧装置の一実施例を示すブ
ロック図、第２図は第１図の変換器の−１５　　　・ 実施例を表す回路図、第３図は第１図の直流抑圧装置の
出力信号波形図、第４図は従来の直流抑圧装置を表すブ
ロック図、第６図は第４図の変換器の一実施例を表す回
路図、第６図は第４図の積分器の一実施例を表すブロッ
ク図である。 １１・・・・・入力端子、１２・・・・・・出力端子、
１３・・・・・・加算器、１４・・・・・・変換器、１
５・・・・・・積分器、２１・・・・・ＯＲゲート、２
２・・−・・・ＮＯＲゲート。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名＠　
　　　　　　　　　　　　　　　　　　　＊＋ ｒ−一へ一一へ 肯 ０つ ：鍜

Claims (1)

【特許請求の範囲】
1. 少なくとも二つの入力端子に入力された信号を加算する
   加算器と、前記加算器からの出力を所定の値に変換する
   変換器と、前記変換器の出力を累積加算した後レベルを
   減少して前記加算器の一方の入力端子に出力する積分器
   とから成り、前記加算器の他方の入力端子へ入力される
   信号を入力とし、前記加算器から出力される信号を出力
   とする装置であって、前記変換器の入力信号が所定の範
   囲内にあるときに前記積分器の出力が停止するようにし
   たことを特徴とする直流抑圧装置。