JPS6011849B2 - オフセツト補償回路 - Google Patents
オフセツト補償回路Info
- Publication number
- JPS6011849B2 JPS6011849B2 JP51014144A JP1414476A JPS6011849B2 JP S6011849 B2 JPS6011849 B2 JP S6011849B2 JP 51014144 A JP51014144 A JP 51014144A JP 1414476 A JP1414476 A JP 1414476A JP S6011849 B2 JPS6011849 B2 JP S6011849B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- offset
- counter
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
Description
【発明の詳細な説明】
本発明は音声信号等のディジタル化におけるＡ一○変換
器（アナログーディジタル変換器）のドリフト等により
生ずる超低周波成分をキャンセルするためのオフセット
補償回路に関する。
器（アナログーディジタル変換器）のドリフト等により
生ずる超低周波成分をキャンセルするためのオフセット
補償回路に関する。
近年のディジタル技術の進歩によりアナログ信号をディ
ジタル化してコンピュータ内部で処理することあるいは
通信回線を通すことが極めて広く行なわれるようになっ
た。
ジタル化してコンピュータ内部で処理することあるいは
通信回線を通すことが極めて広く行なわれるようになっ
た。
アナログ信号をディジタル化するにはＡ‐Ｄ変換器の使
用が不可欠であるが、このＡ一○変換器は丁寧に調整し
ても温度変化および経年変化等により零しベル変動、す
なわち、ドリフトが発生する。このようなドリフトが原
因で無信号時でもＡ一○変換の結果は零とならず、時間
的に変動する何等かの値を示すことがある。このような
零点からのずれ（オフセット）はディジタル処理に際し
て望ましくない結果を生むことがある。すなわち、大き
なオフセットは表現し得る信号のダイナミックレィンジ
を狭くするという問題を生じ、それに加え小さなオフセ
ットでも次に示すような問題を生ずることがある。例え
ば、コンピュータによるデータ処理において入力信号が
帯域制限されているという仮定があった場合には、オフ
セットが大きな演算誤りを引き起こすことがある。また
、ＰＣＭ通信回線においては、従来のようにコーダ（Ａ
−○変換器）とデコーダ（Ｄ−Ａ変換器）との間にディ
ジタル信号の演算がなく通信線のみとみなされる場合に
は「オフセットは殆んど問題とならないが、ディジタル
信号で何等かの処理を行なう場合には、前述のコンピュ
ータと同様の問題を生ずる恐れがある。さらに、アナロ
グ信号が音声の場合、コンピュータにおいてもディジタ
ル通信においても音声を正確に切り出す必要の生ずるこ
とがある。音声の切出し‘まコンピュータの内部におい
ては演算量をできるだけ減らす目的で行なうものであり
、ＰＣＭ通信回線においてはＴＯＭＡ／ＤＳ１（Ｄｉｇ
ｉｔａｌＳｐｅｅｃｈＩｎｔｅｒｐｏｌａｔｉｏｎ）つ
まり回線に音声があるか否かを判定し、音声がある時だ
け伝送し、その空き時間（音声がないとみなされた時）
には他の回線の音声を挿入して伝送するシステムのよう
に、回線効率を高めるシステム等で要求されるものであ
る。音声の検出においては、音声信号には子音のように
極めて振幅の小さい信号が含まれており、コーダでのオ
フセットの存在が小振幅信号の検出を困難にすることは
容易に推察できる。特にＡ−○変換器を−旦装置に組み
込んだ後の再調整は非常に難かしいため、オフセットを
補正するための手段が必要となる。
用が不可欠であるが、このＡ一○変換器は丁寧に調整し
ても温度変化および経年変化等により零しベル変動、す
なわち、ドリフトが発生する。このようなドリフトが原
因で無信号時でもＡ一○変換の結果は零とならず、時間
的に変動する何等かの値を示すことがある。このような
零点からのずれ（オフセット）はディジタル処理に際し
て望ましくない結果を生むことがある。すなわち、大き
なオフセットは表現し得る信号のダイナミックレィンジ
を狭くするという問題を生じ、それに加え小さなオフセ
ットでも次に示すような問題を生ずることがある。例え
ば、コンピュータによるデータ処理において入力信号が
帯域制限されているという仮定があった場合には、オフ
セットが大きな演算誤りを引き起こすことがある。また
、ＰＣＭ通信回線においては、従来のようにコーダ（Ａ
−○変換器）とデコーダ（Ｄ−Ａ変換器）との間にディ
ジタル信号の演算がなく通信線のみとみなされる場合に
は「オフセットは殆んど問題とならないが、ディジタル
信号で何等かの処理を行なう場合には、前述のコンピュ
ータと同様の問題を生ずる恐れがある。さらに、アナロ
グ信号が音声の場合、コンピュータにおいてもディジタ
ル通信においても音声を正確に切り出す必要の生ずるこ
とがある。音声の切出し‘まコンピュータの内部におい
ては演算量をできるだけ減らす目的で行なうものであり
、ＰＣＭ通信回線においてはＴＯＭＡ／ＤＳ１（Ｄｉｇ
ｉｔａｌＳｐｅｅｃｈＩｎｔｅｒｐｏｌａｔｉｏｎ）つ
まり回線に音声があるか否かを判定し、音声がある時だ
け伝送し、その空き時間（音声がないとみなされた時）
には他の回線の音声を挿入して伝送するシステムのよう
に、回線効率を高めるシステム等で要求されるものであ
る。音声の検出においては、音声信号には子音のように
極めて振幅の小さい信号が含まれており、コーダでのオ
フセットの存在が小振幅信号の検出を困難にすることは
容易に推察できる。特にＡ−○変換器を−旦装置に組み
込んだ後の再調整は非常に難かしいため、オフセットを
補正するための手段が必要となる。
従来、コンビユー夕においてはオフセットを消去するた
めに入力データを積分し、オフセットの量を推定し、オ
フセットをキャンセルする方式あるいは入力データをデ
ィジタルフィル夕に通して超低周波分を除く方式等が用
いられている。しかし、入力データの積分によるオフセ
ットキャンセルには、積分値の記憶のため多数の記憶容
量が必要であり、結局、メモリの容量が大きくなり、コ
ストが高くなる。またフィルタ使用によるオフセット除
去には、システムが複雑化するかあるいは信号の周波数
特性が変化する等の欠点があった。特にＰＣＭ通信回線
のように信号が時分割多重されている場合には、記憶容
量の増大およびシステムの複雑さはできるだけ避けねば
ならない大間題である。本発明の目的はＡ−Ｄ変換器の
オフセットを補償するための回路的に簡単な構成を有す
るオフセット補償回路を提供することにある。
めに入力データを積分し、オフセットの量を推定し、オ
フセットをキャンセルする方式あるいは入力データをデ
ィジタルフィル夕に通して超低周波分を除く方式等が用
いられている。しかし、入力データの積分によるオフセ
ットキャンセルには、積分値の記憶のため多数の記憶容
量が必要であり、結局、メモリの容量が大きくなり、コ
ストが高くなる。またフィルタ使用によるオフセット除
去には、システムが複雑化するかあるいは信号の周波数
特性が変化する等の欠点があった。特にＰＣＭ通信回線
のように信号が時分割多重されている場合には、記憶容
量の増大およびシステムの複雑さはできるだけ避けねば
ならない大間題である。本発明の目的はＡ−Ｄ変換器の
オフセットを補償するための回路的に簡単な構成を有す
るオフセット補償回路を提供することにある。
本発明のオフセット補償回路は、入力信号からオフセッ
トの推定値を差し引き出力信号とする減算回路と、この
減算回路の出力の正負を判定する符号判定回路と、この
符号判定回路の出力により増減の制御がなされ増加方向
および減少方向にオーバフローした場合にそれぞれ信号
を出力するカゥンタと、このカウンタの増加方向のオー
バフロー時にはオフセットの推定値としての内部設定値
が増加し前記カウンタの減少方向のオーバフロ−時には
前記内部設定値が減少するオフセット設定回路とから構
成されたことを特徴とする。
トの推定値を差し引き出力信号とする減算回路と、この
減算回路の出力の正負を判定する符号判定回路と、この
符号判定回路の出力により増減の制御がなされ増加方向
および減少方向にオーバフローした場合にそれぞれ信号
を出力するカゥンタと、このカウンタの増加方向のオー
バフロー時にはオフセットの推定値としての内部設定値
が増加し前記カウンタの減少方向のオーバフロ−時には
前記内部設定値が減少するオフセット設定回路とから構
成されたことを特徴とする。
さらに、本発明のオフセット補償回路は、入力信号から
オフセット推定値を差し引き出力信号とする減算回路と
、この減算回路の出力の正負を判定する符号判定回路と
、この符号判定回路の出力により増減の制御がなされ増
加方向および減少方向にオーバフローした場合にそれぞ
れ信号を出力するカウンタと、このカゥンタの増加方向
のオーバフロー時にはオフセットの推定値としての内部
設定値が増加し減少方向のオーバフロー時には前記内部
設定値が減少するオフセット設定回路と、前記減算回路
の出力値が一定値以上になると前記カウンタの増減の変
化を禁止する閥値回路とから構成されたことを特徴とす
る。
オフセット推定値を差し引き出力信号とする減算回路と
、この減算回路の出力の正負を判定する符号判定回路と
、この符号判定回路の出力により増減の制御がなされ増
加方向および減少方向にオーバフローした場合にそれぞ
れ信号を出力するカウンタと、このカゥンタの増加方向
のオーバフロー時にはオフセットの推定値としての内部
設定値が増加し減少方向のオーバフロー時には前記内部
設定値が減少するオフセット設定回路と、前記減算回路
の出力値が一定値以上になると前記カウンタの増減の変
化を禁止する閥値回路とから構成されたことを特徴とす
る。
このように本発明の特徴は、入力信号の正負の符号にの
み注目し、正負の符号の生起確率が等しくなるようにオ
フセットのキャンセルを行なうことにある。
み注目し、正負の符号の生起確率が等しくなるようにオ
フセットのキャンセルを行なうことにある。
つまり零点が正しい場合、音声信号において正あるいは
負の値をとる確率は長時間観測すると等しくなるが、大
きな振幅の音声信号（母音）を短時間測定した場合には
、正負の確率が等しくないことおよび小さな振幅の音声
信号（子音）あるいは背景雑音（回線雑音やその他の雑
音）が優勢のときには前記正負の確率は短時間観測でも
かなり等しく現われるようになるという性質を用いて音
声信号が小振幅のときあるいは雑音しかないときにＡ−
Ｄ変換器のオフセットを正確に推定し除去することにあ
る。次に図面を参照して本発明を詳細に説明する。
負の値をとる確率は長時間観測すると等しくなるが、大
きな振幅の音声信号（母音）を短時間測定した場合には
、正負の確率が等しくないことおよび小さな振幅の音声
信号（子音）あるいは背景雑音（回線雑音やその他の雑
音）が優勢のときには前記正負の確率は短時間観測でも
かなり等しく現われるようになるという性質を用いて音
声信号が小振幅のときあるいは雑音しかないときにＡ−
Ｄ変換器のオフセットを正確に推定し除去することにあ
る。次に図面を参照して本発明を詳細に説明する。
第１図は本発明の第１の実施例を示すブロック図である
。第１図の回路構成においては、説明を簡単にするため
１チャンネルのみを示しているが、この横成は多数チャ
ンネルが時分割多量化されている場合にも容易に拡張で
きる。入力端子１に加えられた音声信号（すなわち、Ａ
‐Ｄ変換器によりアナログ−ディジタル変換された信号
）は減算回路１０‘こおいてオフセットの推定値を引か
れて端子２から出力され、任意のディジタル処理（音声
検出や他のデータ処理）が行なわれる。また、減算回路
１０の出力は符号判定回路１１に入力される。符号判定
回路１１は減算回路１０の出力の正または負を示す符号
ビットのみをとり世してカウンタ１２の増減の制御用入
力として与える。ここで、前記符号ビットが正を示す場
合には、クロックパルスＣＰによりカウンタ１２の内容
は１だけ増加され、前記符号ビットが負を示す場合には
、カウンター２の内容は１だけ引かれる。カウンタ１２
の遷移図は第２図に示している。カゥンタ１２の内容が
増加し続け、Ｎをさらに越えて増加するようなカウンタ
１２の制御用入力があった時には、増加方向のオーバフ
ロ−の信号十ＯＶＦを出力し同時にカウンタ１２の内容
は０に変化する。また、カウンタ１２の内容が減少し続
けて、一Ｎをさらに減じる制御用入力のあった時には、
減少方向のオーバフローの信号−ＯＶＦを出力し、同時
にカウンタ１２の内容は０になる。このＮの値は入力信
号の性質あるいは本オフセット補償回路の後段に接続さ
れる装置に従って最適値を選ぶ必要がある。カウンタ１
２の内容をＬビットで表わすと、カウンタ１２の取り得
る状態は２Ｌである。従って、この状態をすべて有効に
用いる場合には、カウンタ１２の内容の最大値をＮコ２
Ｌ‐１一１とし、最小値を−Ｎ＝−２Ｌ‐１十１とする
のが良いであろう。また、カウンタ１２の内容の変化範
囲が０からＮとしても本オフセット回路の動作上何等問
題ない。この場合、カウンタ１２の内容は、オーバフロ
一時には号の近傍の値に変化する。このようにカウン夕
１２が増加方向にオーバフローした場合には、オフセッ
ト設定回路１３の内容（オフセットの推定値）が一定数
増加される。逆に、カウンタ１２が滅小方向にオーバフ
ローした場合には、オフセット設定回路１３の内容は一
定数だけ引かれる。オフセット設定回路１３の変化は第
３図に示すように動作する。すなわち、カウンタ１２に
おける増加方向あるいは減少方向のオーバフローにより
オフセット設定回路１３の内容は増減される。オフセッ
ト設定回路１３が増加し続け、オーバフローが生じた場
合には、オフセット設定回路１３の内容は最大値Ｍのま
まとなる。また、オフセット設定回路１３が減少し続け
る場合、最小値−Ｍを越えてさらに減少することはない
。オフセット設定回路１３の内容はオフセットの推定量
として減算回路１０に直接入力され、オフセット消去動
作が行なわれる。従って、オフセット設定回路１３の最
大値と最小値は予想されるドリフトの最大値をもとに選
ばれる。第３図においては、オフセット設定回路１３の
内容は１ずつ変化する場合について示している。しかし
、変化の量はオフセット消去後に行なう処理装置で必要
とする精度により決定される。すなわち、後段の処理装
置の要求を満たす最大の変化ステップあるいは最小の状
態数に選べば良い。本発明の回路構成をＰＣＭ通信回線
に用いる場合には、第３図の値Ｍは８以下でよい。オフ
セットの推定値たるオフセット設定回路１３の出力は、
減算回路１０に入力され、オフセットが補償される。本
実施例においては、無信号時あるいは小振幅信号の入力
時には、オフセットの消去が極めて適切に行なわれる。
大振幅信号入力のときには、前述のとおり短時間におけ
る正負の発生確率は等しいとはいえない。この問題はカ
ウンタ１２の状態数を増すことにより（観測時間を長く
することと等価）解決できる。但し、本発明によりオフ
セット消去した後、音声検出を行なう場合には、小振幅
信号の検出時にオフセットが消されることが必要で、大
きな振幅が入力されている時はオフセットがあってもあ
まり影響を受けない。従って、音声検出に用いる際には
、カウンタ１２の状態数を減らした方がよい。このよう
に、カゥンタ１２の状態数を減ずることにより商用電源
によるハムをも消去できるようになる。従って、ＰＣＭ
通信回線で音声検出を行なうためにはＮ；８およびＭ＝
８と選ぶのが望ましい。第４図は本発明の第２の実施例
を示すブロック図である。
。第１図の回路構成においては、説明を簡単にするため
１チャンネルのみを示しているが、この横成は多数チャ
ンネルが時分割多量化されている場合にも容易に拡張で
きる。入力端子１に加えられた音声信号（すなわち、Ａ
‐Ｄ変換器によりアナログ−ディジタル変換された信号
）は減算回路１０‘こおいてオフセットの推定値を引か
れて端子２から出力され、任意のディジタル処理（音声
検出や他のデータ処理）が行なわれる。また、減算回路
１０の出力は符号判定回路１１に入力される。符号判定
回路１１は減算回路１０の出力の正または負を示す符号
ビットのみをとり世してカウンタ１２の増減の制御用入
力として与える。ここで、前記符号ビットが正を示す場
合には、クロックパルスＣＰによりカウンタ１２の内容
は１だけ増加され、前記符号ビットが負を示す場合には
、カウンター２の内容は１だけ引かれる。カウンタ１２
の遷移図は第２図に示している。カゥンタ１２の内容が
増加し続け、Ｎをさらに越えて増加するようなカウンタ
１２の制御用入力があった時には、増加方向のオーバフ
ロ−の信号十ＯＶＦを出力し同時にカウンタ１２の内容
は０に変化する。また、カウンタ１２の内容が減少し続
けて、一Ｎをさらに減じる制御用入力のあった時には、
減少方向のオーバフローの信号−ＯＶＦを出力し、同時
にカウンタ１２の内容は０になる。このＮの値は入力信
号の性質あるいは本オフセット補償回路の後段に接続さ
れる装置に従って最適値を選ぶ必要がある。カウンタ１
２の内容をＬビットで表わすと、カウンタ１２の取り得
る状態は２Ｌである。従って、この状態をすべて有効に
用いる場合には、カウンタ１２の内容の最大値をＮコ２
Ｌ‐１一１とし、最小値を−Ｎ＝−２Ｌ‐１十１とする
のが良いであろう。また、カウンタ１２の内容の変化範
囲が０からＮとしても本オフセット回路の動作上何等問
題ない。この場合、カウンタ１２の内容は、オーバフロ
一時には号の近傍の値に変化する。このようにカウン夕
１２が増加方向にオーバフローした場合には、オフセッ
ト設定回路１３の内容（オフセットの推定値）が一定数
増加される。逆に、カウンタ１２が滅小方向にオーバフ
ローした場合には、オフセット設定回路１３の内容は一
定数だけ引かれる。オフセット設定回路１３の変化は第
３図に示すように動作する。すなわち、カウンタ１２に
おける増加方向あるいは減少方向のオーバフローにより
オフセット設定回路１３の内容は増減される。オフセッ
ト設定回路１３が増加し続け、オーバフローが生じた場
合には、オフセット設定回路１３の内容は最大値Ｍのま
まとなる。また、オフセット設定回路１３が減少し続け
る場合、最小値−Ｍを越えてさらに減少することはない
。オフセット設定回路１３の内容はオフセットの推定量
として減算回路１０に直接入力され、オフセット消去動
作が行なわれる。従って、オフセット設定回路１３の最
大値と最小値は予想されるドリフトの最大値をもとに選
ばれる。第３図においては、オフセット設定回路１３の
内容は１ずつ変化する場合について示している。しかし
、変化の量はオフセット消去後に行なう処理装置で必要
とする精度により決定される。すなわち、後段の処理装
置の要求を満たす最大の変化ステップあるいは最小の状
態数に選べば良い。本発明の回路構成をＰＣＭ通信回線
に用いる場合には、第３図の値Ｍは８以下でよい。オフ
セットの推定値たるオフセット設定回路１３の出力は、
減算回路１０に入力され、オフセットが補償される。本
実施例においては、無信号時あるいは小振幅信号の入力
時には、オフセットの消去が極めて適切に行なわれる。
大振幅信号入力のときには、前述のとおり短時間におけ
る正負の発生確率は等しいとはいえない。この問題はカ
ウンタ１２の状態数を増すことにより（観測時間を長く
することと等価）解決できる。但し、本発明によりオフ
セット消去した後、音声検出を行なう場合には、小振幅
信号の検出時にオフセットが消されることが必要で、大
きな振幅が入力されている時はオフセットがあってもあ
まり影響を受けない。従って、音声検出に用いる際には
、カウンタ１２の状態数を減らした方がよい。このよう
に、カゥンタ１２の状態数を減ずることにより商用電源
によるハムをも消去できるようになる。従って、ＰＣＭ
通信回線で音声検出を行なうためにはＮ；８およびＭ＝
８と選ぶのが望ましい。第４図は本発明の第２の実施例
を示すブロック図である。
第２の実施例の構成には、第１の実施例の構成にさらに
閥値回路１４が挿入されている。
閥値回路１４が挿入されている。
第１の実施例においては、母音のような大きな振幅の信
号に対するオフセットの推定値のふらつきをなくすため
カウンタ１２の状態数を増すことを述べた。しかし、状
態数の増加は、記憶容量を増加させるため入力信号の時
分割多重度が上がった場合、メモリ増大の問題を引き起
こす。従って、第２の実施例では、カゥンタ１２の状態
数を増さずに閥値回路１４により前記問題の解決を図よ
う考慮がなされている。この閥値回路１４は、入力サン
プル値毎に減算回路１０の出力の絶対値を監視し、それ
が閥値８を越した時にはカゥンタ１２の増減を禁止する
動作を行なう。前記関値ひを母音の平均値よりも十分小
さくしておけば、母音入力時にカゥンタ１２の増減が許
可される確率、つまり、減算回路１０の出が−８から８
までの間の値をとる確率は極めて４・さくなる。さらに
、一０から８までの間での振幅の確率分布は一様になる
ため正負の生起する割合は等しくなり、カウンタ１２の
内容の変化は非磯に少なくなる。従って、第１の実施例
の回路構成ように、カウンタ１２の状態数を増す必要は
ない。また、閥値回路１４において、本実施例では入力
サンプル毎に閥値との大小比較を行なっているが、信号
の平均値を求め、この平均値と閥値を比較する方法も考
えられる。
号に対するオフセットの推定値のふらつきをなくすため
カウンタ１２の状態数を増すことを述べた。しかし、状
態数の増加は、記憶容量を増加させるため入力信号の時
分割多重度が上がった場合、メモリ増大の問題を引き起
こす。従って、第２の実施例では、カゥンタ１２の状態
数を増さずに閥値回路１４により前記問題の解決を図よ
う考慮がなされている。この閥値回路１４は、入力サン
プル値毎に減算回路１０の出力の絶対値を監視し、それ
が閥値８を越した時にはカゥンタ１２の増減を禁止する
動作を行なう。前記関値ひを母音の平均値よりも十分小
さくしておけば、母音入力時にカゥンタ１２の増減が許
可される確率、つまり、減算回路１０の出が−８から８
までの間の値をとる確率は極めて４・さくなる。さらに
、一０から８までの間での振幅の確率分布は一様になる
ため正負の生起する割合は等しくなり、カウンタ１２の
内容の変化は非磯に少なくなる。従って、第１の実施例
の回路構成ように、カウンタ１２の状態数を増す必要は
ない。また、閥値回路１４において、本実施例では入力
サンプル毎に閥値との大小比較を行なっているが、信号
の平均値を求め、この平均値と閥値を比較する方法も考
えられる。
この場合には、カウンター２の増減は大きな振幅の信号
が入力されているとき、例えば、母音の継続している全
区間完全に禁止される。従って、この場合、閥値回路１
４を入力端子１に接続してもよい。閥値設定回路１４が
本実施例で述べたように入力サンプル値毎に大小比較し
ている場合でも、オフセットが閥値ａに比べて十分小さ
い場合には、閥値設定回路１４を入力端子１に接続する
ことが可能である。但し、オフセット補償回路の結果を
音声検出に用いる場合には、音声検出器内部の信号振幅
情報あるいは検出結果を用いて、前記閥値設定回路の代
りとすることも可能である。なお、第１および第２の実
施例において、減算回路１０は加算器で代用でき、この
場合、カウンタ１２あるいはオフセット設定回路１３の
増減を逆にするだけでよい。
が入力されているとき、例えば、母音の継続している全
区間完全に禁止される。従って、この場合、閥値回路１
４を入力端子１に接続してもよい。閥値設定回路１４が
本実施例で述べたように入力サンプル値毎に大小比較し
ている場合でも、オフセットが閥値ａに比べて十分小さ
い場合には、閥値設定回路１４を入力端子１に接続する
ことが可能である。但し、オフセット補償回路の結果を
音声検出に用いる場合には、音声検出器内部の信号振幅
情報あるいは検出結果を用いて、前記閥値設定回路の代
りとすることも可能である。なお、第１および第２の実
施例において、減算回路１０は加算器で代用でき、この
場合、カウンタ１２あるいはオフセット設定回路１３の
増減を逆にするだけでよい。
以上述べたように、本発明によれば、減算器とカウンタ
との組み合わせによる簡単な構成で極めて良好なオフセ
ット消去能力を持つオフセット補償回路が得られる。
との組み合わせによる簡単な構成で極めて良好なオフセ
ット消去能力を持つオフセット補償回路が得られる。
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図のカゥンタ１２の状態遷移図、第３図は第１
図のオフセット設定回路１３の状態遷移図および第４図
は第２の実施例を示すブロック図である。 第１図および第４図において、参照数字１は入力端子、
参照数字２は出力端子、参照数字１０は減算回路、参照
数字１ １は符号判定回路、参照数字１２はカウンタ、
参照数字１３はオフセット設定回路および参照数字１４
は閥値回路をそれぞれ表わす。 柊／図 ぷＺ鶴 多Ｊ函 繁り図
図は第１図のカゥンタ１２の状態遷移図、第３図は第１
図のオフセット設定回路１３の状態遷移図および第４図
は第２の実施例を示すブロック図である。 第１図および第４図において、参照数字１は入力端子、
参照数字２は出力端子、参照数字１０は減算回路、参照
数字１ １は符号判定回路、参照数字１２はカウンタ、
参照数字１３はオフセット設定回路および参照数字１４
は閥値回路をそれぞれ表わす。 柊／図 ぷＺ鶴 多Ｊ函 繁り図
Claims (1)
- 【特許請求の範囲】 １ 入力信号からオフセツトの推定値を差し引き出力信
号とする減算回路と、この減算回路の出力の正負を判定
する符号判定回路と、この符号判定回路の出力により増
減の制御がなされ増加方向および減少方向にオーバフロ
ーした場合にそれぞれ信号を出力するカウンタと、この
カウンタの増加方向のオーバフロー時にはオフセツトの
推定値としての内部設定値が増加し前記カウンタの減少
方向のオーバフロー時には前記内部設定値が減少するオ
フセツト設定回路とから構成されたことを特徴とするオ
フセツト補償回路。 ２ 入力信号からオフセツトの推定値を差し引き出力信
号とする減算回路と、この減算回路の出力の正負を判定
する符号判定回路と、この符号判定回路の出力により増
減の制御がなされ増加方向および減少方向にオーバフロ
ーした場合にそれぞれ信号を出力するカウンタと、この
カウンタの増加方向のオーバフロー時にはオフセツトの
推定値としての内部設定値が増加し前記カウンタの減少
方向のオーバフロー時には前記内部設定値が減少するオ
フセツト設定回路と、前記減算回路の出力値が一定値以
上になると前記カウンタの増減の変化を禁止する閾値回
路とから構成されたことを特徴とするオフセツト補償回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51014144A JPS6011849B2 (ja) | 1976-02-10 | 1976-02-10 | オフセツト補償回路 |
| CA271,312A CA1089994A (en) | 1976-02-10 | 1977-02-08 | Offset compensating circuit |
| US05/766,848 US4097860A (en) | 1976-02-10 | 1977-02-09 | Offset compensating circuit |
| AU22161/77A AU506381B2 (en) | 1976-02-10 | 1977-02-10 | A/d converter offset compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51014144A JPS6011849B2 (ja) | 1976-02-10 | 1976-02-10 | オフセツト補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5297662A JPS5297662A (en) | 1977-08-16 |
| JPS6011849B2 true JPS6011849B2 (ja) | 1985-03-28 |
Family
ID=11852945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51014144A Expired JPS6011849B2 (ja) | 1976-02-10 | 1976-02-10 | オフセツト補償回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4097860A (ja) |
| JP (1) | JPS6011849B2 (ja) |
| AU (1) | AU506381B2 (ja) |
| CA (1) | CA1089994A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284550U (ja) * | 1985-11-18 | 1987-05-29 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4326168A (en) * | 1977-09-01 | 1982-04-20 | Honeywell Inc. | Signal monitor system |
| US4244024A (en) * | 1978-08-10 | 1981-01-06 | Hewlett-Packard Company | Spectrum analyzer having enterable offsets and automatic display zoom |
| JPS5757025A (en) * | 1980-09-24 | 1982-04-06 | Sony Corp | Waveform converting circuit |
| US4458322A (en) * | 1981-06-19 | 1984-07-03 | Manhattan Engineering Co., Inc. | Control of page storage among three media using a single channel processor program and a page transfer bus |
| DE3126380A1 (de) * | 1981-07-03 | 1983-01-20 | Texas Instruments Deutschland Gmbh, 8050 Freising | "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" |
| US4480190A (en) * | 1982-05-20 | 1984-10-30 | Andros Analyzers Incorporated | Non-dispersive infrared gas analyzer |
| US4633422A (en) * | 1983-07-26 | 1986-12-30 | Cincinnati Electronics Corporation | Apparatus for and method of compensating for variations due to aging |
| JPS60167529A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 時分割方向制御デイジタル伝送装置 |
| JPS6194513A (ja) * | 1984-10-16 | 1986-05-13 | 株式会社日立製作所 | 保護継電器 |
| DE3481488D1 (de) * | 1984-10-17 | 1990-04-12 | Xeltron Sa | Methode und geraet zum sortieren von gegenstaenden. |
| US4652775A (en) * | 1985-01-31 | 1987-03-24 | American Telephone And Telegraph Company | Adaptive threshold detector |
| US4575683A (en) * | 1985-04-10 | 1986-03-11 | Harris Corporation | Apparatus and method for removing an offset signal |
| US4625320A (en) * | 1985-04-30 | 1986-11-25 | Motorola, Inc. | Automatic bias circuit |
| IT1186477B (it) * | 1985-12-19 | 1987-11-26 | Sgs Microelettronica Spa | Metodo ed apparecchio per piastrina di combinazione per modulazione di codile di impulso avente un perfezionato circuito di autoazzeramento |
| LU86637A1 (de) * | 1986-03-14 | 1987-04-02 | Siemens Ag | Schaltungsanordnung zur ansteuerung eines ic-bausteins mit digitalsignlaen |
| US5335190A (en) * | 1987-06-22 | 1994-08-02 | Wedge Innovations Incorporated | Inclinometer which is rescalable through the use of multiple angles |
| US4774718A (en) * | 1987-07-24 | 1988-09-27 | Esm International Inc. | Automatic ejector rate normalizer |
| US4965867A (en) * | 1987-08-20 | 1990-10-23 | Pioneer Electronic Corporation | Offset compensation circuit |
| JPS6468010A (en) * | 1987-09-08 | 1989-03-14 | Matsushita Electric Ind Co Ltd | Correcting circuit |
| DE3854414T2 (de) * | 1987-09-25 | 1996-04-18 | Nec Corp | AD-Wandler mit ausgezeichnetem Störabstand für kleine Signale. |
| JP2652184B2 (ja) * | 1988-02-01 | 1997-09-10 | 三菱電機株式会社 | ディジタル保護継電器 |
| US4926174A (en) * | 1988-03-04 | 1990-05-15 | Fiori David | Digital voltmeter |
| JP2790460B2 (ja) * | 1988-04-13 | 1998-08-27 | 松下電器産業株式会社 | 直流抑圧装置 |
| JPH02211709A (ja) * | 1989-02-10 | 1990-08-23 | Matsushita Electric Ind Co Ltd | 減衰装置 |
| US4996529A (en) * | 1989-04-10 | 1991-02-26 | Motorola, Inc. | Auto-zeroing circuit for offset cancellation |
| US5057848A (en) * | 1989-05-30 | 1991-10-15 | Holaday Industries, Inc. | Broadband frequency meter probe |
| US5245340A (en) * | 1989-06-27 | 1993-09-14 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Communications | Digital transmultiplexer with automatic threshold controller |
| EP0497791A4 (en) * | 1989-10-17 | 1992-10-07 | Wedge Innovations, Inc. | Rescaleable inclinometer |
| JPH0446727U (ja) * | 1990-08-23 | 1992-04-21 | ||
| US5177697A (en) * | 1990-08-31 | 1993-01-05 | General Electric Company | Autozeroing apparatus and method for a computerized tomography data acquisition system |
| US5281968A (en) * | 1991-09-06 | 1994-01-25 | Nec Corporation | DC offset correction circuit for A/D converter |
| US5227794A (en) * | 1991-12-23 | 1993-07-13 | Ford Motor Company | Frequency multiplexed analog-digital conversion |
| US5604684A (en) * | 1993-12-30 | 1997-02-18 | Juntunen; Robert D. | Embedded programmable sensor calibration method |
| US5523756A (en) * | 1994-01-18 | 1996-06-04 | The Grass Valley Group, Inc. | Analog-to-digital converter with offset reduction loop |
| US5573003A (en) * | 1995-01-27 | 1996-11-12 | Pacesetter, Inc. | Low-power delta modulator for intracardial signal monitoring in a cardiac device |
| US5964846A (en) * | 1997-07-07 | 1999-10-12 | International Business Machines Corporation | System and method for mapping processor clock values in a multiprocessor system |
| US5990814A (en) * | 1997-09-05 | 1999-11-23 | Cirrus Logic, Inc. | Method and circuit for calibration of flash analog to digital converters |
| AU2001222142A1 (en) * | 2000-02-04 | 2001-08-14 | Sensirion Ag | A/d converter with lookup table |
| US6546361B2 (en) * | 2001-01-12 | 2003-04-08 | Abb Automation Inc. | Method for recording and removing the bipolar bias from a vibration input signal |
| JP4277599B2 (ja) * | 2003-07-14 | 2009-06-10 | ヤマハ株式会社 | オフセット補正方法、オフセット補正回路及び電子ボリューム |
| DE102004036352B4 (de) * | 2004-05-27 | 2007-10-25 | Atmel Germany Gmbh | Schaltkreis zur Strommessung und Stromüberwachung und deren Verwendung für eine Funktionseinheit |
| US7791418B2 (en) * | 2007-12-20 | 2010-09-07 | Pentad Design, Llc | Systems and methods for compensating for variations of the output of a real-time clock |
| EP2365411A1 (en) * | 2010-03-10 | 2011-09-14 | Sensirion AG | Flow control arrangement |
| EP2392898B1 (en) | 2010-06-04 | 2017-12-13 | Sensirion AG | Sensor system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3533098A (en) * | 1966-03-25 | 1970-10-06 | Nasa | Nonlinear analog-to-digital converter |
| US3824588A (en) * | 1973-02-09 | 1974-07-16 | Us Navy | Analog to digital converter having digital offset correction |
| US3958236A (en) * | 1974-12-18 | 1976-05-18 | Weston Instruments, Inc. | Offset control in autozeroing circuits for analog-to-digital converters |
-
1976
- 1976-02-10 JP JP51014144A patent/JPS6011849B2/ja not_active Expired
-
1977
- 1977-02-08 CA CA271,312A patent/CA1089994A/en not_active Expired
- 1977-02-09 US US05/766,848 patent/US4097860A/en not_active Expired - Lifetime
- 1977-02-10 AU AU22161/77A patent/AU506381B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284550U (ja) * | 1985-11-18 | 1987-05-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2216177A (en) | 1978-08-17 |
| AU506381B2 (en) | 1979-12-20 |
| JPS5297662A (en) | 1977-08-16 |
| CA1089994A (en) | 1980-11-18 |
| US4097860A (en) | 1978-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6011849B2 (ja) | オフセツト補償回路 | |
| US4357491A (en) | Method of and apparatus for detecting speech in a voice channel signal | |
| US4751496A (en) | Wide dynamic range analog to digital conversion method and system | |
| US5612810A (en) | Optical receiving apparatus | |
| US20070118363A1 (en) | Voice speed control apparatus | |
| JPH0247142B2 (ja) | ||
| US5087973A (en) | Clamp signal processing apparatus | |
| US8750532B2 (en) | Zoom motor noise reduction for camera audio recording | |
| JPS59105696A (ja) | 音声休止部認識方法 | |
| US4845498A (en) | Wide dynamic range digital to analog conversion method and systems | |
| KR100716984B1 (ko) | 복수 채널 오디오 신호의 잡음 제거 방법 및 장치 | |
| US5687282A (en) | Method and apparatus for determining a masked threshold | |
| US9245537B2 (en) | Speech enhancement apparatus and method for emphasizing consonant portion to improve articulation of audio signal | |
| US4407020A (en) | Automatic compensation circuit and method | |
| EP0047589B1 (en) | Method and apparatus for detecting speech in a voice channel signal | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JP7452888B2 (ja) | 補正装置、補正システム、補正方法およびプログラム | |
| US6751314B1 (en) | Dynamic allocation of resources for echo cancellation | |
| US11810580B2 (en) | Communication transmission device, method of voice fault detection, and program | |
| JPH084245B2 (ja) | 多値識別方式 | |
| JPH06310959A (ja) | 自動利得制御回路 | |
| US9348556B2 (en) | Method and device for noise suppression in a data processing arrangement | |
| JPH038135B2 (ja) | ||
| JPS59211335A (ja) | レベルシフト回路 | |
| JPH0483300A (ja) | 雑音抑圧型音声検出器 |