JP7452888B2 - 補正装置、補正システム、補正方法およびプログラム - Google Patents

補正装置、補正システム、補正方法およびプログラム Download PDF

Info

Publication number
JP7452888B2
JP7452888B2 JP2022040951A JP2022040951A JP7452888B2 JP 7452888 B2 JP7452888 B2 JP 7452888B2 JP 2022040951 A JP2022040951 A JP 2022040951A JP 2022040951 A JP2022040951 A JP 2022040951A JP 7452888 B2 JP7452888 B2 JP 7452888B2
Authority
JP
Japan
Prior art keywords
pulse signal
voltage
sampling
correcting
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022040951A
Other languages
English (en)
Other versions
JP2023135724A (ja
Inventor
智之 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2022040951A priority Critical patent/JP7452888B2/ja
Publication of JP2023135724A publication Critical patent/JP2023135724A/ja
Application granted granted Critical
Publication of JP7452888B2 publication Critical patent/JP7452888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本開示は、補正装置、補正システム、補正方法およびプログラムに関する。
信号処理において、信号処理において直流成分が除去される処理が行われる場合、除去された信号成分によってオフセットが生じる場合がある。特許文献1には、関連する技術として、オフセット電圧の補正に関する技術が開示されている。
特開平11-220572号公報
ところで、信号処理において直流成分が除去される処理が行われることにより、オフセットが生じる場合、そのオフセットが後の信号処理に悪影響を与える場合がある。そのため、信号処理では、オフセットを補償することのできる技術が求められている。
本開示の各態様は、上記の課題を解決することのできる補正装置、補正システム、補正方法およびプログラムを提供することを目的の1つとしている。
上記目的を達成するために、本開示の一態様によれば、補正装置は、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第1の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正する補正手段と、を備える
上記目的を達成するために、本開示の別の態様によれば、補正装置は、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第2の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正する補正手段と、を備える。
上記目的を達成するために、本開示の別の態様によれば、補正装置は、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第3の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正する補正手段と、を備える。
上記目的を達成するために、本開示の別の態様によれば、補正装置は、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第4の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正する補正手段と、を備える。
上記目的を達成するために、本開示の別の態様によれば、補正システムは、所定周波数以上の交流信号を伝送可能であり、前記所定周波数未満の交流信号および直流信号を伝送できないAC結合回路と、前記AC結合回路が出力する前記所定周波数以上の交流信号を量子化することにより、デジタル信号を生成するAD変換回路と、上記の補正装置と、を備える
上記目的を達成するために、本開示の別の態様によれば、補正方法は、補正装置により実行される補正方法であって、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第1の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、を含む
上記目的を達成するために、本開示の別の態様によれば、補正方法は、補正装置により実行される補正方法であって、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第2の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、補正方法は、補正装置により実行される補正方法であって、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第3の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、補正方法は、補正装置により実行される補正方法であって、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第4の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、コンピュータに、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第1の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、を実行させる
上記目的を達成するために、本開示の別の態様によれば、プログラムは、コンピュータに、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第2の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、を実行させる。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、コンピュータに、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第3の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、を実行させる。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、コンピュータに、デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、サンプリング結果に基づいて、場合分けを行うことと、場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第4の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、を実行させる。
本開示の各態様によれば、AC結合回路により直流成分が除去され、オフセット電圧が発生した場合であっても、オフセット電圧を適切に補正することができる。
本開示の一実施形態による補正システムの構成の一例を示す図である。 本開示の一実施形態による補正システムの処理フローの一例を示す図である。 本開示の一実施形態のオフセット値計算回路によるサンプリング処理のタイミングの一例を示す図である。 本開示の一実施形態における第1の組み合わせの一例を示す図である。 本開示の一実施形態における第2の組み合わせの一例を示す図である。 本開示の一実施形態における第3の組み合わせの一例を示す図である。 本開示の一実施形態における第4の組み合わせの一例を示す図である。 本開示の実施形態による補正装置の最小構成を示す図である。 本開示の実施形態による最小構成の補正装置の処理フローの一例を示す図である。 少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
以下、図面を参照しながら実施形態について詳しく説明する。
<実施形態>
図1は、本開示の一実施形態による補正システム1の構成の一例を示す図である。補正システム1は、図1に示すように、AC(Alternating Current)結合回路10、AD(Analog to Digital)変換回路20、および補正装置30を備える。
AC結合回路10は、所定周波数以上の交流信号を伝送可能であり、所定周波数未満の交流信号および直流信号を伝送できない回路である。AC結合回路10は、所定周波数以上の交流信号をAD変換回路20に出力する。
AD変換回路20は、AC結合回路10が出力するアナログ信号である交流信号をデジタル信号に変換する。AD変換回路20は、デジタル信号を補正装置30に出力する。
補正装置30は、AC結合回路10が伝送できない直流信号により生じるオフセットを補正する。補正装置30は、図1に示すように、ピーク検索回路301、パルス信号抽出回路302、オフセット値計算回路303(サンプリング手段の一例)、サンプリング周期計算部304、および加算器305(補正手段の)を備える。
ピーク検索回路301は、受信信号であるパルス信号のピークを検索する。具体的には、ピーク検索回路301は、受信信号を細かくサンプリングして、電圧レベルが高い信号を特定する。
パルス信号抽出回路302は、パルス信号を抽出する。具体的には、パルス信号抽出回路302は、ピーク検索回路301によりサンプリングされた受信信号から電圧レベルが最大のものをパルス信号の中心と判断し、パルス信号として抽出する。
オフセット値計算回路303は、パルス信号間に発生する0V近傍の電圧値からオフセット値を計算する。パルス信号は周期的な信号になるため、パルス信号とパルス信号の間は理想的には0V付近となる。サンプリング周期計算部304によりパルス信号の周期を特定した後、オフセット値計算回路303は、そのパルス信号間の電圧をサンプリングすることにより、オフセット値を計算する。
サンプリング周期計算部304、パルス信号(すなわち、デジタル信号)のサンプリング周期を決定する。パルス信号は周期的な信号になるため、例えば、サンプリング周期計算部304、最初の複数パルスを受信することにより、周期の同定を行う。そして、サンプリング周期計算部304、同定した周期に応じてサンプリング周期を決定する。
加算器305は、パルス信号抽出回路302が抽出したパルス信号に、オフセット値計算回路303が算出したオフセット電圧を加算する。
次に、本開示の一実施形態による補正システム1が行う処理について説明する。図2は、本開示の一実施形態による補正システム1の処理フローの一例を示す図である。
入力信号がAC結合回路10に入力される。AC結合回路10は、所定周波数以上の交流信号をAD変換回路20に出力する。AD変換回路20は、所定周波数以上の交流信号を連続的に量子化し、デジタル信号に変換する。AD変換回路20は、デジタル信号を補正装置30に出力する。なお、AD変換回路20のサンプリングレートは、サンプリング周期計算部304が決定したサンプリング周期よりも高速である必要がある。
ピーク検索回路301は、AD変換回路20が出力したデジタル信号の電圧の絶対値が最大になるサンプリング点を検索する(ステップS1)。ピーク検索回路301は、検索したサンプリング点をサンプリング周期計算部304に出力する。
サンプリング周期計算部304は、パルス信号(すなわち、デジタル信号)のピーク間の周期を計算する(ステップS2)。そして、サンプリング周期計算部304は、パルス信号のサンプリング周期を計算した周期に同定する。サンプリング周期計算部304は、固定した周期をパルス信号抽出回路302およびオフセット値計算回路303に出力する。
パルス信号抽出回路302は、サンプリング周期計算部304が固定したサンプリング周期を用いて、AD変換回路20が出力したデジタル信号からパルス信号のみを取り出す(ステップS3)。パルス信号抽出回路302は、取り出したパルス信号を加算器305に出力する。
オフセット値計算回路303は、サンプリング周期計算部304が固定したサンプリング周期を用いて、AD変換回路20が出力したパルス信号間のデジタル信号の電圧値を取得する。オフセット値計算回路303は、パルス信号に対する電圧のオフセット値を計算する(ステップS4)。オフセット値計算回路303は、計算したオフセット値を加算器305に出力する。
図3は、本開示の一実施形態のオフセット値計算回路303によるサンプリング処理のタイミングの一例を示す図である。オフセット値計算回路303は、パルス信号のピーク点とパルス信号間の中間点とでサンプリングする。
加算器305は、パルス信号抽出回路302が取り出したパルス信号と、オフセット値計算回路303が計算したオフセット値とを加算する(ステップS5)。例えば、加算器305は、オフセット値計算回路303がサンプリングした結果に基づいて、電圧のオフセットを計算する。具体的には、パルス信号の正負とパルス信号の中間点電圧の正負との組み合わせにより、次のように場合分けして、オフセットを計算する。
(第1の組み合わせの場合)
図4は、本開示の一実施形態における第1の組み合わせの一例を示す図である。この場合、加算器305は、負のパルス信号の電圧cを、パルス信号間の基準電圧aとbとから求める。具体的には、加算器305は、パルス信号の後の基準電圧b(第1基準電圧の一例)に、パルス信号の前の基準電圧a(第2基準電圧の一例)の絶対値をオフセット値として加算することにより、負のパルス信号cを求める。
(第2の組み合わせの場合)
図5は、本開示の一実施形態における第2の組み合わせの一例を示す図である。この場合、加算器305は、パルス信号の後の基準電圧bに、パルス信号の前の基準電圧aの絶対値に-1を掛けたオフセット値を加算することにより、負のパルス信号cを求める。
(第3の組み合わせの場合)
図6は、本開示の一実施形態における第3の組み合わせの一例を示す図である。この場合、加算器305は、パルス信号の後の基準電圧bに、パルス信号の前の基準電圧aの絶対値に-1を掛けたオフセット値を加算することにより、正のパルス信号cを求める。
(第4の組み合わせの場合)
図7は、本開示の一実施形態における第4の組み合わせの一例を示す図である。この場合、加算器305は、パルス信号の後の基準電圧bに、パルス信号の前の基準電圧aの絶対値をオフセット値として加算することにより、正のパルス信号cを求める。
そして、加算器305は、求めたパルス信号cを出力信号として出力する。
(利点)
上述のように、補正システム1において、補正装置30は、オフセット値計算回路303および加算器305を備える。オフセット値計算回路303は、デジタル信号におけるパルス信号間の電圧をサンプリングする。加算器305は、パルス信号についてオフセット電圧を補正する。そのため、補正システム1において、補正装置30は、AC結合回路10により直流成分が除去され、オフセット電圧が発生した場合であっても、オフセット電圧を適切に補正することができる。
図8は、本開示の実施形態による補正装置30の最小構成を示す図である。補正装置30は、図8に示すように、オフセット値計算回路303および加算器305を備える。オフセット値計算回路303は、デジタル信号におけるパルス信号間の電圧をサンプリングする。加算器305は、パルス信号についてオフセット電圧を補正する。
図9は、本開示の実施形態による最小構成の補正装置30の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成の補正装置30の処理について図9を参照して説明する。
オフセット値計算回路303は、デジタル信号におけるパルス信号間の電圧をサンプリングする(ステップS101)。加算器305は、パルス信号についてオフセット電圧を補正する(ステップS102)。
以上、本開示の実施形態による最小構成の補正装置30について説明した。この補正装置30により、AC結合回路により直流成分が除去され、オフセット電圧が発生した場合であっても、オフセット電圧を適切に補正することができる。
なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本開示の実施形態について説明したが、上述の補正システム1、補正装置30、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図10は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図10に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の補正システム1、補正装置30、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
ストレージ8の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD-ROM(Compact Disc Read Only Memory)、DVD-ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。
本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
1・・・補正システム
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・AC結合回路
20・・・AD変換回路
30・・・補正装置
301・・・ピーク検索回路
302・・・パルス信号抽出回路
303・・・オフセット値計算回路
304・・・サンプリング周期計算部
305・・・加算器

Claims (13)

  1. デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、
    前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、
    前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第1の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正する補正手段と、
    を備える補正装置。
  2. デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、
    前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、
    前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第2の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正する補正手段と、
    を備える補正装置。
  3. デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、
    前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、
    前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第3の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正する補正手段と、
    を備える補正装置。
  4. デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングするサンプリング手段と、
    前記サンプリング手段によるサンプリング結果に基づいて、場合分けを行う場合分け手段と、
    前記場合分け手段が行う場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正する補正手段であって、前記場合分け手段が第4の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正する補正手段と、
    を備える補正装置。
  5. 所定周波数以上の交流信号を伝送可能であり、前記所定周波数未満の交流信号および直流信号を伝送できないAC結合回路と、
    前記AC結合回路が出力する前記所定周波数以上の交流信号を量子化することにより、デジタル信号を生成するAD変換回路と、
    請求項1から請求項の何れか一項に記載の補正装置と、
    を備える補正システム。
  6. 補正装置により実行される補正方法であって、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第1の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、
    を含む補正方法。
  7. 補正装置により実行される補正方法であって、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第2の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、
    を含む補正方法。
  8. 補正装置により実行される補正方法であって、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第3の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、
    を含む補正方法。
  9. 補正装置により実行される補正方法であって、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第4の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、
    を含む補正方法。
  10. コンピュータに、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第1の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、
    を実行させるプログラム。
  11. コンピュータに、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第2の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、
    を実行させるプログラム。
  12. コンピュータに、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第3の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値に-1を掛けたオフセット値を加算することにより、前記パルス信号を補正することと、
    を実行させるプログラム。
  13. コンピュータに、
    デジタル信号におけるパルス信号のピーク点の電圧と前記パルス信号間の中間点の電圧とをサンプリングすることと、
    サンプリング結果に基づいて、場合分けを行うことと、
    場合分けの結果に応じて、前記パルス信号についてオフセット電圧を補正することであって、第4の組み合わせである場合分けを行った場合、前記パルス信号の後の第1基準電圧に、前記パルス信号の前の第2基準電圧の絶対値をオフセット値として加算することにより、前記パルス信号を補正することと、
    を実行させるプログラム。
JP2022040951A 2022-03-16 2022-03-16 補正装置、補正システム、補正方法およびプログラム Active JP7452888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022040951A JP7452888B2 (ja) 2022-03-16 2022-03-16 補正装置、補正システム、補正方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022040951A JP7452888B2 (ja) 2022-03-16 2022-03-16 補正装置、補正システム、補正方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2023135724A JP2023135724A (ja) 2023-09-29
JP7452888B2 true JP7452888B2 (ja) 2024-03-19

Family

ID=88145997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022040951A Active JP7452888B2 (ja) 2022-03-16 2022-03-16 補正装置、補正システム、補正方法およびプログラム

Country Status (1)

Country Link
JP (1) JP7452888B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209886A (ja) 2011-03-30 2012-10-25 Panasonic Corp 受信装置
JP2020051900A (ja) 2018-09-27 2020-04-02 株式会社島津製作所 X線分析用信号処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2186373B (en) * 1986-02-06 1990-06-06 Danfoss As Electromagnetic flowmeters and flowmetering methods
JPH07171119A (ja) * 1993-10-15 1995-07-11 Hewlett Packard Co <Hp> 心拍数変動性測定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209886A (ja) 2011-03-30 2012-10-25 Panasonic Corp 受信装置
JP2020051900A (ja) 2018-09-27 2020-04-02 株式会社島津製作所 X線分析用信号処理装置

Also Published As

Publication number Publication date
JP2023135724A (ja) 2023-09-29

Similar Documents

Publication Publication Date Title
US9287889B2 (en) System and method for dynamic path-mismatch equalization in time-interleaved ADC
US7301486B2 (en) Time-interleaved analog-to-digital converter having timing calibration
US8744842B2 (en) Method and apparatus for detecting voice activity by using signal and noise power prediction values
WO2016078501A1 (zh) 动车组网侧谐波测试系统及方法
US7336702B2 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
JP7452888B2 (ja) 補正装置、補正システム、補正方法およびプログラム
US10419002B1 (en) Apparatus and method of rectifying resolver output signal
JPH07153009A (ja) 信号のピーク検出方法及び装置
JP5474706B2 (ja) 検索処理方法および検索処理装置
US20090135975A1 (en) Apparatus and method for recovering data
US9614701B2 (en) Communication device and method for reproducing data
EP3502723A1 (en) Program, system and method for determination of phase loss alternating power supply
JP3811483B2 (ja) 入力信号のヒストグラム情報に基づいた周波数誤差検出装置および検出方法
JP4971745B2 (ja) フォーマット判定方法およびフォーマット判定装置
WO2010122748A1 (ja) 補正装置、確率密度関数測定装置、ジッタ測定装置、ジッタ分離装置、電子デバイス、補正方法、プログラム、および、記録媒体
US8531223B2 (en) Signal generator
JP6565488B2 (ja) 差動信号をシングルエンド信号に変換する回路及び方法
EP3211639B1 (en) Digital sound processing device, digital sound processing method, digital sound processing program
JP3650102B2 (ja) ソフト出力発生装置及びその方法
US20210181272A1 (en) Signal processing circuit for a hall sensor and signal processing method
WO2019156043A1 (ja) コンテンツ判定装置、コンテンツ判定方法、及びプログラム
JP2004037506A (ja) 音声信号のピッチ周期抽出方法
CN112312270A (zh) 基于计算机声卡的音频频响和相位测试方法及装置
JP4461251B2 (ja) 周波数抽出器、周波数抽出方法、周波数抽出プログラムおよび記録媒体
JPH0736491A (ja) ピッチ抽出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240229

R151 Written notification of patent or utility model registration

Ref document number: 7452888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151