JPH02211709A

JPH02211709A - 減衰装置

Info

Publication number: JPH02211709A
Application number: JP3178189A
Authority: JP
Inventors: Yasunori Tani; 泰範谷; Kozo Nuriya; 塗矢　康三; Tetsuhiko Kaneaki; 哲彦金秋; Tetsuya Nakamura; 哲哉中村; Masatoshi Matsushita; 正寿松下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-02-10
Filing date: 1989-02-10
Publication date: 1990-08-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はディジタル信号を扱う電子回路に関し、特に信
号に含まれる直流成分を抽出し減衰する減衰装置に関す
るものである。

従来の技術電子回路を設計するにあたり、信号に含まれている直流
成分を減衰する必要が生じることがある。

従来用いられていた減衰装置の一例を第５図に示し、そ
の説明を行う。

第５図は従来用いられていた減衰装置のブロック図であ
る。第５図で、５１は入力端子、５２は出力端子、５３
は減算器、５４はＤ−ＦＦ　（Ｄ型フリップフロップ）
ある。

入力端子５１へ入力されたディジタル信号は減算器５３
の被減算端子に入力されるとともにＤ−ＦＦ５４を介し
て減算器５３の減算端子に入力される構成となっており
、その伝達関数Ｈ（ｚ　）は次式で表される。

Ｈ（ｚ）＝１−ｚ−’　　　　　　　　　　　　・＝Ｃ
１）従って振幅特性Ａ（ｚ）は次式で表される。

Ａ　（ｚ）　＝　ＩＨ（ｚ）　１＝１２ｊ＊５ｉｎ（θ／２）１＝２・１ｓｉｎ（θ／２）１　・・・（２）但し、　　
ｊ：虚数単位Ｚ”：ＣＯ８θ−ｊｓｉｎθ ここで、信号周波数ｆとサンプリング周波数Ｆｓとθと
の間には、という関係が成り立つ。すなわち、ｆ＝Ｏではθ＝０で
あるからＡ　（ｚ）＝Ｏとなり、゛従って直流成分を除
去できる、低域除去（ローカット）フィルタとなってい
る。

発明が解決しようとする課題しかしながら第５図に示す構成では、（２）式からも明
らかなように低周波が大きく減衰する周波数特性を持つ
ものであり、たとえば音声信号のような低周波が重要な
用途には向かないという欠点があった。

本発明は前記従来の課題を解決するもので、小規模で効
果的に直流成分を除去できる減衰装置を提供することを
目的とする。

課題を解決するための手段この目的を達成するために本発明は、一方の入力端子に
入力信号が与えられ二つの入力端子に入力される信号を
加算する加算器と、前記加算器の出力が与えられ、その
信号が過去所定の時間だけ一定の符号であったときにの
み零でない所定値の信号を出力する変換器と、前記変換
器の出力を累積加算した後レベルを減少して前記加算器
の一方の入力端子に出力する積分器とを具備し、前記加
算器から出力される信号を出力とするものである。

作用このような特徴を有する本発明によれば、入力信号の符
号が所定時間だけ一定となれば変換器より所定の出力が
得られ、その信号が累積加算によってレベルが減少され
て加算器の一方の入力端に与えられる。従って、入力信
号が徐々に零レベルに近づき、入力信号の直流成分が徐
々に減衰することとなる。そして入力信号の符号が変化
する状態となれば、加算器での減衰機能が働かなくなる
。

従って、交流成分は減衰せず直流成分のみが減衰するこ
ととなる。

実施例以下本発明の実施例について図面を参照しながら説明す
る。

第１図は本発明による減衰装置の一実施例である。第１
図で、１１は入力端子、１２は出力端子、１３は加算器
、１４は変換器、１５は積分器である。

次に第１図に示す減衰装置の動作について説明する。入
力端子１１へ入力されたディジダル信号は加算器１３を
介して出力端子１２へ出力すると共に変換器１４へ入力
される。変換器１４は入力されるディジタル信号の符号
が過去所定の時間−定であったときに、入力信号の符号
とは反対の符号を持つ微小信号を出力するもので、変換
器１４の出力信号は積分器１５に入力される。積分器１
５は入力された信号を累積加算した後レベルを減少して
出力するものであり、積分器１５の出力は加算器１３に
入力される。

第１図の減衰装置の動作について第４図の波形図を参照
しながらさらに詳しく説明する。第４図は本実施例の減
衰装置の出力信号を表す波形図である。

まず入力ディジタル信号が直流または直流成分を持つ微
小信号であったとき（第４図（ａ）の場合）初め入力信
号の符号は一定であるから変換器１４は所定の時間の後
に入力信号の符号と反対の信号の所定値（例えば正の入
力に対して−１・Ｌ　Ｓ　Ｂ）を出力する。この出力は
積分器１５に入力され累積加算されたのち、レベルを減
少して出力される。

この出力と入力信号を加算器１３で加えることによって
、加算器１３の出力の直流成分は徐々に零に近づく。さ
て加算器１３の出力が零に近づき、符号が正負の両、方
にわたるようになると変換器１４は符号変化を検出し、
変換器１４の出力は零となり、積分器１５の出力はある
値で停止しこの状態を保持することになる。ここで直流
成分の減衰動作は完了する。

次に入力ディジタル信号の交流成分がやや大きい信号で
あったとき（第４図（ｂ）の場合）、初めは第４図（ａ
）の場合と同様に入力信号の符号は一定であるから変換
器１４は所定の時間の後に入力信号の符号と反対の信号
を出力する。この出力は積分器１５に入力され累積加算
されたのち、レベルを減少して出力される。この出力と
入力信号を加算器１３で加えることによって、加算器１
３の出力の直流成分は徐々に零に近づく。さて加算器１
３の出力が零に近づき、符号が正負の両方にわたるよう
になると変換器１４は符号変化を検出して、ここの時点
で直流成分の減衰動作は停止する。

このように入力ディジタル信号の交流成分が一定の振幅
より決して小さ（ならない場合には直流成分の減衰が完
全でない場合があるが、例えば音楽信号のように必ず小
信号時の存在する信号に対しては充分な減衰が可能であ
る。

さて入力ディジタル信号が、符号が常時正負の両方にわ
たるような大きな信号であったときには（第４図（ｃ）
の場合）、入力信号の符号はある周期に１回以上は変化
すると考えられる。従って変換器１４が符号変化を検出
する時間をこの周期以上に設定すれば変換器１４は常に
零を出力する。

従って積分器１５の出力は変化せずある値を保持してい
る。この場合は直流成分に対して減衰動作が行われてい
ないが、入力信号に含まれる直流成分が比較的安定して
おり、また入力信号が微小となって直流成分を減衰でき
る前記の吠態がこれ以前に存在するならば、充分な直流
成分の減衰が既になされていることになる。例えば低周
波が重要な音声信号のような用途では入力信号が微小と
なって直流成分を減衰できる無音期間が必ず存在すると
考えられるから問題はない。

第１図の変換器１４の一実施例を第２図に示す。

第２図で２１はＤ−ＦＦ　（Ｄ型フリ、ノブフロップ）
２２はＥＸＮＯＲゲート、２３は負論理のリセット端子
Ｒをもち、入力されるクロック信号ＣＫをｎ段以上をカ
ウントすると“１”を出力する出力端子Ｑをもつカウン
タ、２４は一方入力端子が負論理のＮＡＮＤゲート、Ｍ
は２の補数形式で入力されるディジタル信号の符号ビッ
ト信号、ＰＯｌＰｌは２の補数で表わされる２ビット出
力信号である。

第２図の回路の動作を説明すると、まず入力ディジタル
信号が２データ連続して同じ符号であったとき信号Ｍは
符号ビットであるから同じ値が連続し、従ってＥＸＮＯ
Ｒゲート２２には同じ値が入力される。ＥＸＮＯＲゲー
ト２２は同じ値の入力に対してのみ“１゛を、そうでな
いとき“０”を出力するものであるから、この場合は“
１”が出力されてカウンタ２３のリセット端子Ｒに入力
される。

カウンタ２３のリセット端子Ｒは負論理であるから“１
”の入力に対してはリセット動作は行われず、カウンタ
２３は動作してｎ段以上をカウントすると出力端子Ｑか
ら“１”を出力する。このカウンタ２３のカウントする
ｎ段は、前記第１図の動作説明で述べた変換器１４が符
号変化を検出する所定の時間に等しくなるように設定す
る。

ここでＮＡＮＤゲート２４には正論理入力端子にカウン
タ２３の出力端子Ｑ１　　負論理入力端子に信号Ｍがそ
れぞれ接続されているから、出力信号ｐｏ、ｐｔはＰｌ
を符号ビットとすると信号Ｍが“Ｏ”で正のときには“
１１”すなわち−１を、信号Ｍが“１”で負のときには
“０１”すなわち＋１を表わすことになる。

従って第２図に示す変換器１４は入力ディジタル信号が
０回以上連続して同じ符号であるときに入力信号と反対
の符号を持つＩＬＳＢの信号“１”を出力することとな
る。

これに対して入力ディジタル信号が連続して同じ符号で
ないときには信号Ｍは符号ビットであるから異なる値と
なり、従ってＥＸＮＯＲゲート２２には異なる値が入力
される。このときＥＸＮＯＲゲート２２は前記したよう
に１０”を出力するものであるから、この場合は“Ｏ”
が出力されてカウンタ２３のリセット端子Ｒに入力され
る。カウンタ２３のリセット端子Ｒは負論理であるから
“Ｏ”の入力に対してはカウンタ２３はリセットされ、
出力端子Ｑから“０”を出力する。このときＮＡＮＤゲ
ート２４の正論理入力端子に１０”が入力されるから、
出力は“Ｏ”となる。従って入力ディジタル信号が連続
して同じ符号でないときには出力信号ＰＯ１Ｐｉは“０
０”すなわち零を表わすことになり、入力信号に関わら
ず零を出力することとなる。

第１図の積分器１５の一実施例を第３図に示す。

第３図で、３１は入力端子、３２は出力端子、３３は加
算器、３４はＤ−ＦＦ　（Ｄ型フリップフロップ）、３
５はレベル変換器である。第３図の回路は、入力された
信号を加算器３３と遅延回路３４によって累積加算した
後、レベル変換器３５によりレベルを減少して出力する
ものである。このレベル変換器３５はビットシフトによ
って信号振幅を２のべき乗置の１にするものである。

以上説明したように直流成分の減衰装置を構成できる。

このときに直流成分がわずかに残るが、微小信号の入力
する状態が減衰装置を用いるシステムにおける残留雑音
レベルとすることによって無視し得るレベルにできる。

発明の効果以上述べたように本発明は、たとえば音声信号のような
低周波が重要な信号の場合にも交流成分が減衰すること
な（直流成分のみを効果的に除去できるという優れた減
衰装置を実現することができる。

【図面の簡単な説明】

第１図は本発明による減衰装置の一実施例を表すブロッ
ク図、第２図は第１図の変換器の一実施例を表す回路図
、第３図は第１図の積分器の一実施例を表すブロック図
、第４図は第１図の減衰装置の出力信号を表わす図、第
５図は従来の減衰装置を表すブロック図である。１１・・・入力端子、　　１２・・・出力端子、　　１
３・・・加算器、　　１４・・・変換器、　　１５・・
・積分器、２１・・・Ｄ−ＦＦ１　２３・・・カウンタ
、　　３１・・・入力端子、　　３２・・・出力端子、
　　３３・・・加算器、３４・・・Ｄ−ＦＦ１　３５・
・・レベル変換器。代理人の氏名　弁理士　粟野　重孝　はか１名脈

Claims

【特許請求の範囲】

一方の入力端子に入力信号が与えられ二つの入力端子に
入力される信号を加算する加算器と、前記加算器の出力
が与えられ、その信号が過去所定の時間だけ一定の符号
であったときのみ零でない所定値の信号を出力する変換
器と、前記変換器の出力を累積加算した後レベルを減少
して前記加算器の一方の入力端子に出力する積分器とを
具備し、前記加算器から出力される信号を出力とする減
衰装置。