JPH0258947A - 周波数変調回路 - Google Patents
周波数変調回路Info
- Publication number
- JPH0258947A JPH0258947A JP21022488A JP21022488A JPH0258947A JP H0258947 A JPH0258947 A JP H0258947A JP 21022488 A JP21022488 A JP 21022488A JP 21022488 A JP21022488 A JP 21022488A JP H0258947 A JPH0258947 A JP H0258947A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- digital
- modulation circuit
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力データに応じて出力の周波数を変化させ
る周波数変調回路に関する。
る周波数変調回路に関する。
従来の技術
第２図は、従来の周波数変調回路の一例のブロック図で
ある。この例では、ディジタル積分手段を用いて、周波
数変調を行っている。つまり、加算手段ＩＯの出力を遅
延手段１１で遅らせた後、前記加Ｉγ手段ＩＯの入力に
戻し、入力データと加算する事により入力データを積分
させる。加算手段の出力が、その桁あふれによって、入
力データに応じた周期の鋸歯状波になる事を利用してい
る。加算手段の語長をｎビット、遅延手段の遅延時間を
Ｌとすると、出力周波数は、入力データ／２’ｌ ／ｌ
（入力データ＜２ｎ−１）と表す事ができる。ｓＩＮ変
換手段１２は、出力の高調波成分を少なくさせる為のも
のである。（例えば、「ディジタル信号処理の応用」電
子通信学会編集ｐ １０５）発明が解決しようとする課
題 上記の例では、高い周波数の出力を得ようとすると、加
算手段の語長ｎを少な目に選ぶ、または遅延手段の遅延
時間を短くする必要があった。しかし語長ｎを少な目に
すると、出力のジッタが増加する欠点があった。又、遅
延手段をディジタル的に、１クロック分、ラッチ回路で
遅らせる様に構成すると、遅延時間を短くする為に、非
常に高いクロックを必要とした。
ある。この例では、ディジタル積分手段を用いて、周波
数変調を行っている。つまり、加算手段ＩＯの出力を遅
延手段１１で遅らせた後、前記加Ｉγ手段ＩＯの入力に
戻し、入力データと加算する事により入力データを積分
させる。加算手段の出力が、その桁あふれによって、入
力データに応じた周期の鋸歯状波になる事を利用してい
る。加算手段の語長をｎビット、遅延手段の遅延時間を
Ｌとすると、出力周波数は、入力データ／２’ｌ ／ｌ
（入力データ＜２ｎ−１）と表す事ができる。ｓＩＮ変
換手段１２は、出力の高調波成分を少なくさせる為のも
のである。（例えば、「ディジタル信号処理の応用」電
子通信学会編集ｐ １０５）発明が解決しようとする課
題 上記の例では、高い周波数の出力を得ようとすると、加
算手段の語長ｎを少な目に選ぶ、または遅延手段の遅延
時間を短くする必要があった。しかし語長ｎを少な目に
すると、出力のジッタが増加する欠点があった。又、遅
延手段をディジタル的に、１クロック分、ラッチ回路で
遅らせる様に構成すると、遅延時間を短くする為に、非
常に高いクロックを必要とした。
課題を解決するための手段
入力値を積分するディジタル積分手段と、定周波数の信
号を発生する信号発生手段と、前記ディジタル積分手段
の出力と前記信号発生手段の出力を掛け合わせる乗算手
段と、前記乗算手段の出力から、所望の周波数成分を取
り出す帯域通過フィルタで構成したものである。
号を発生する信号発生手段と、前記ディジタル積分手段
の出力と前記信号発生手段の出力を掛け合わせる乗算手
段と、前記乗算手段の出力から、所望の周波数成分を取
り出す帯域通過フィルタで構成したものである。
作用
本発明は、上記した構成によって、出カシツタの少ない
、ＬＳＩ化に適した周波数変調回路を提供することがで
きる。
、ＬＳＩ化に適した周波数変調回路を提供することがで
きる。
実施例
以下、本発明の一実施例の周波数変調回路について、図
面を参照しながら説明する。第１図は、本発明を適用し
た周波数変調回路のブロック図である。１は信号発生手
段、２はディジタル積分手段、３は乗算手段、４は帯域
通過フィルタである。
面を参照しながら説明する。第１図は、本発明を適用し
た周波数変調回路のブロック図である。１は信号発生手
段、２はディジタル積分手段、３は乗算手段、４は帯域
通過フィルタである。
ディジクル積分手段２は、従来例で説明したとおりで、
積分値が桁あふれによって、入力データに応した周波数
ｆ２の鋸歯状波になる事を利用するものである。
積分値が桁あふれによって、入力データに応した周波数
ｆ２の鋸歯状波になる事を利用するものである。
信号発生手段ｌより出力された周波数１１のディジタル
信号と、ディジタル積分手段から出力された周波数ｆ２
のディジタル信号は、乗算手段３に入力されて掛け合わ
された後、帯域通過フィルタ４に人力され７ ｆ １
＋ ｆ ２、または１１−１２の成分が取り出される。
信号と、ディジタル積分手段から出力された周波数ｆ２
のディジタル信号は、乗算手段３に入力されて掛け合わ
された後、帯域通過フィルタ４に人力され７ ｆ １
＋ ｆ ２、または１１−１２の成分が取り出される。
乗算手段の入力は、純粋なＳＩＮ波ではないが、ここで
はその基本波を考え、出力の周波数を動かすことができ
る事を説明する。信号発生手段の出力の基本波を５ＩＮ
（２＊π＊ｆｌ＊Ｈ）、ディジクル積分手段の出力の基
本波を５ＩＮ（２＊π＊ ｆ ２＊ ｔ）とすると乗算
の結果、ＣＯ３（２＊π＊ （ｆ ｌ＋ｆ２）＊ｔ）の
和の周波数の成分と、ＣＯ３（２＊π＊（ｆｌ−ｒｚ）
＊し）の差の周波数の成分が現れる。すなわち、低い周
波数ｆ２で周波数をδｆずらずことにより、ｆｌ−＋−
ｆ２または、ｆｌ−ｒ２（７）高い周波数領域で、周波
数を同じδｆだけずらすことができる事を示している。
はその基本波を考え、出力の周波数を動かすことができ
る事を説明する。信号発生手段の出力の基本波を５ＩＮ
（２＊π＊ｆｌ＊Ｈ）、ディジクル積分手段の出力の基
本波を５ＩＮ（２＊π＊ ｆ ２＊ ｔ）とすると乗算
の結果、ＣＯ３（２＊π＊ （ｆ ｌ＋ｆ２）＊ｔ）の
和の周波数の成分と、ＣＯ３（２＊π＊（ｆｌ−ｒｚ）
＊し）の差の周波数の成分が現れる。すなわち、低い周
波数ｆ２で周波数をδｆずらずことにより、ｆｌ−＋−
ｆ２または、ｆｌ−ｒ２（７）高い周波数領域で、周波
数を同じδｆだけずらすことができる事を示している。
したがって、±δｒの通過帯域幅の帯域通過フィルタで
、どちらかの成分のみをとりだせば、望みの周波数で周
波数を容易に制御する事ができる。なお、実際には、入
力は、純粋なＳＩＮ波でないので、乗算の後では、ｆ２
（−一般には、２＊ｆ２）おきにスプリアス成分が存在
する。そのうちどれを用いてもかまわない。又、低い周
波数領域で、ディジクル積分手段を用いているので、加
算語長を長くとる事ができ、出カシツタを、非常に小さ
くできる。そのため、ディジタル積分手段の出力語長を
短くする事ができる。ＳＩＮ変換手段がいらない等の利
点がある。
、どちらかの成分のみをとりだせば、望みの周波数で周
波数を容易に制御する事ができる。なお、実際には、入
力は、純粋なＳＩＮ波でないので、乗算の後では、ｆ２
（−一般には、２＊ｆ２）おきにスプリアス成分が存在
する。そのうちどれを用いてもかまわない。又、低い周
波数領域で、ディジクル積分手段を用いているので、加
算語長を長くとる事ができ、出カシツタを、非常に小さ
くできる。そのため、ディジタル積分手段の出力語長を
短くする事ができる。ＳＩＮ変換手段がいらない等の利
点がある。
特に、積分手段の出力語長を１ピントにすると、乗算手
段３は単りこ排他的論理和、論理積、論理和などのゲー
ト回路でよい。
段３は単りこ排他的論理和、論理積、論理和などのゲー
ト回路でよい。
発明の効果
以上のように、本発明によれば、最小限のアナログ回路
で構成する事ができ、高いクロックも必要としないので
、ＬＳＩ化が非常に容易になり、ジッタの少ない、安定
な周波数変調回路を提供する事ができる。
で構成する事ができ、高いクロックも必要としないので
、ＬＳＩ化が非常に容易になり、ジッタの少ない、安定
な周波数変調回路を提供する事ができる。
第１図は、本発明を適用した周波数変調回路のブロック
図、第２図は、従来の周波数変調回路のブロック図であ
る。 ２・・・・・・ディジタル積分手段、３・・・・・・乗
算手段、４・・・・・・帯域通過フィルタ。
図、第２図は、従来の周波数変調回路のブロック図であ
る。 ２・・・・・・ディジタル積分手段、３・・・・・・乗
算手段、４・・・・・・帯域通過フィルタ。
Claims (3)
- （１）入力値を積分するディジタル積分手段と、定周波
数の信号を発生する信号発生手段と、前記ディジタル積
分手段の出力と前記信号発生手段の出力を掛け合わせる
乗算手段と、前記乗算手段の出力から、所望の周波数成
分を取り出す帯域通過フィルタよりなる周波数変調回路
。 - （２）ディジタル積分手段は、帰還値と入力値とを加算
する加算手段と、前記加算手段の出力を一定時間遅らせ
る遅延手段を具備し、前記遅延手段の出力を帰還値とし
、前記ディジタル積分手段の出力を、前記加算手段もし
くは前記ラッチ手段の出力の、全部もしくは一部とする
ことを特徴とする請求項（１）記載の周波数変調回路。 - （３）乗算手段は、ひとつのゲート回路よりなる事を特
徴とする請求項（１）記載の周波数変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210224A JP2532601B2 (ja) | 1988-08-24 | 1988-08-24 | 周波数変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210224A JP2532601B2 (ja) | 1988-08-24 | 1988-08-24 | 周波数変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258947A true JPH0258947A (ja) | 1990-02-28 |
| JP2532601B2 JP2532601B2 (ja) | 1996-09-11 |
Family
ID=16585844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63210224A Expired - Fee Related JP2532601B2 (ja) | 1988-08-24 | 1988-08-24 | 周波数変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532601B2 (ja) |
-
1988
- 1988-08-24 JP JP63210224A patent/JP2532601B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2532601B2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2853894B2 (ja) | 分周回路及びパルス信号作成回路 | |
| JPS63318811A (ja) | ディジタルフィルタ装置 | |
| KR870011799A (ko) | 비데오 신호 처리 시스템 | |
| US4691170A (en) | Frequency multiplier circuit | |
| JP3641782B2 (ja) | クロック逓倍回路 | |
| JPH0458611A (ja) | サンプリング周波数変換装置 | |
| US5148382A (en) | Infinite impulse response digital filter | |
| JPH0258947A (ja) | 周波数変調回路 | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| US6091270A (en) | Process for multiplying the frequency of a clock signal with control of the duty ratio, and corresponding device | |
| JPH053771B2 (ja) | ||
| JP2961732B2 (ja) | ディジタルフィードバック回路 | |
| JPS63149934A (ja) | クロツク抽出回路 | |
| JPS63219209A (ja) | 電圧制御発振回路 | |
| JPS63164531A (ja) | 完全ディジタルフェーズロックループ | |
| JPS6387019A (ja) | 位相同期回路 | |
| JPH09181527A (ja) | 周波数逓倍回路 | |
| JPH0738389A (ja) | ２逓倍回路 | |
| JPH0314364B2 (ja) | ||
| JPH02151114A (ja) | 自乗演算器 | |
| JPH0738391A (ja) | ディジタル周波数逓倍回路 | |
| JPH09232871A (ja) | 逓倍回路 | |
| JPH03117208A (ja) | データ保持回路 | |
| JPH0537382A (ja) | Ｄａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |