JPH01813A - ノイズ除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的） （産業上の利用分野） 本発明は、入力信号に含まれるチャタリングノイズ等の
ノイズを除去するノイズ除去回路に関する。

（従来の技術） この柿の従来のノイズ除去回路は、第４図に示す如くの
構成を有するのが一般的であった。

第１図において、Ｔｉｎは入力端子、Ｒ，Ｒ２は抵抗、
Ｃはコンデンサ、ＳＴはシュミットトリガ回路、ＩＮＶ
はインバータ回路、Ｔ　ｏｕｔは出力端子である。

この従来のノイズ除去回路の動作を、第５図に示すタイ
ミングチャートを参照し、簡単に説明する。

信号Ｓ１は、第５図ｆａ）に示す如くのチャタリングノ
イズを含む信号であり、入力端子Ｔｉｎからノイズ除去
回路に入力する。

この信号Ｓ１は、抵抗Ｒ１とコンデンサＣから成るＲＣ
時定数回路によりチャタリングノイズを平滑化されて同
図（ｂ）に示ず如くの信号Ｓ２となる。

次いで信号Ｓ　は、抵抗Ｒ２を通じてシュミツトトリガ
回路ＳＴに入力し、立上り時と立下り時とでは異なった
値を示す（ヒステリシス特性を有する）スレッショルド
レベルにより２値化され、立上りと立下りの変化が急峻
な同図（Ｃ）に示す如くの信号Ｓ３に変換される。

更にこの信号Ｓ３は、インバータ回路ＩＮＶにより反転
され、前述した入力信号Ｓ１からチャタリングノイズが
除去された同図（ｄ）に示す如くの信号Ｓ４となって出
力端子■Ｏｕｔに出力される。

ここで、抵抗Ｒ１の抵抗値およびコンデンサＣの容易を
それぞれ例えばＲ１＝４７　（ｋΩ〕およびＣ＝１〔μ
Ｆ〕とすれば、これら抵抗Ｒ１とコンデンサＣから成る
ＲＣ時定数回路の時定数で。

は、τ０　＝Ｒ１Ｇ＝４７　（ｉｓｅｃ）となる。

このとき前記入力信号Ｓ１中に含まれるチャタリングノ
イズのうち４７　（ＩＩＳｅＣ）内の周期で発生するチ
ャタリングノイズはＲＣ時定数回路において平滑化する
ことができる。

従がってこの平滑化信号Ｓ２をシュミットトリガ回路Ｓ
Ｔ、インバータ回路ＩＮＶを通じて処理することにより
、時定数で。内の発生周期を有するチャタリングノイズ
については、完全にこれを除去した出力信号Ｓ４を得る
ことができる。

係る従来のノイズ除去回路では、ＲＣ時定数回路の時定
数を利用してノイズ除去を果しているため、ノイズ除去
特性は優れているもののディスクリート部品を必要とす
ることから基板に実装するうえで高密度集積回路化が困
難であった。

（発明が解決しようとする問題点） このように上記従来のノイズ除去回路は、ノイズ除去特
性は優れているものの、ディスクリート部品を用いて構
成されていたため、高密度集積回路化が困難となり回路
構造が大型化するのを免がれないという問題点があった
。

本発明は上記実情に鑑みてなされたものであり、高密度
集積回路化が容易であり、これにより回路構造の小型化
を果すことのできるノイズ除去回路を提供することを目
的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明のノイズ除去回路は、入力信号を波形整形する波
形整形回路と、該波形整形回路の出力を入力とし、当該
出力をシフトクロックにより複数段にシフトするシフト
レジスタ回路と、該シフトレジスタ回路の各段のシフト
出力を入力とし、当該シフト出力の論理積に対応して信
号を出力する多入力論理積ゲート回路と、前記シフトレ
ジスタ回路の各段のシフト出力を入力とし、当該シフト
出力の論理和に対応した信号を出力する多入力論理和ゲ
ート回路と、前記多入力論理積ゲート回路の出力をクロ
ック端子への入力とするとともに、前記多入力論理和ゲ
ート回路の出力をクリア端子への入力とするクリア端子
材Ｄタイプフリップフロップ回路とを具備して構成され
る。

（作用） 本発明のノイズ除去回路は、波形整形回路、シフトレジ
スタ回路等のディジタルｌｆｆ１化回路のみを用いてＲ
Ｃ時定数回路を用いたものと同様のノイズ除去特性を得
るものであり、高密度集積回路化が容易となる。

（実施例） 以下、本発明の一実施例を添付図面にもとづいて詳細に
説明する。

第１図は本発明の一実施例に係るノイズ除去回路の機能
ブロック図を示すものであり、１はシュミットトリガ回
路、２はシフトレジスタ回路、３は多入力ＡＮＤゲート
、４は多入力ＯＲゲート、５はクリア端子材Ｄタイプフ
リップフロップ回路（以下、単にＤ−フリップフロップ
と称する）である。

また、第２図は第１図のノイズ除去回路の詳細構成を示
すブロック図であり、シフトレジスタ回路２にはシフト
レジスタ２０と分周器２１および２２から成るものが用
いられ、多入力ＡＮＤゲート３および多入力ＯＲゲート
４にはそれぞれ４人力ＡＮＤゲート３０および４人力Ｏ
Ｒゲート４０が用いられている。

第１図および第２図において、Ｓ１ｏ〜Ｓ２０は該当各
個所に現われる信号であり、そのタイミングチャートは
それぞれ第３図（ａ）〜（ｋ）に示されている。

ここで本発明のノイズ除去回路における入力信号Ｓ１ｏ
〔第３図（ａ）］は、従来のノイズ除去回路における人
力信ＭＳ１　（第１図（ａ）〕と同じであるものとする
。

以下、第２図に示す本発明のノイズ除去回路の動作を、
第３図のタイミングチャートを参照しつつ詳述する。

今、第２図において、システムリセット信号ＳＲの状態
に応じてノイズ除去回路が起動されているとき、入力端
子Ｔｉｎからアナログがかったチャタリングノイズを含
む第３図（ａ）に示す如くの信号Ｓ１ｏが入力されるも
のとする。

この入力信号Ｓ１ｏは、シュミットトリガ回路１により
波形整形され、ディジタル成分のみから成る同図（Ｃ）
に示ず如くの信号Ｓ１２となってシフトレジスタ２０に
人力する。

一方、分周器２１および２２は、図示しないクロックジ
ェネレータから与えられる例えば２．５Ｍ　Ｈｚのシス
テムクロック信号Ｓｃを分周し、これにより得た同図（
ｂ）に示す如くの例えば７６．３ト１２のシフトクロッ
クＳ１１をシフトレジスタ２０のクロック端子に入力す
る。

ここでシフトレジスタ２０は、入力信号に対して４段の
シフト出力を得る）１能構成を有し、シュミットトリガ
回路１から入力する信号Ｓ１２をクロック端子から入力
するシフトクロックＳ１１の１クロック分づつシフトし
、それぞれ同図（ｄ）　、　（ｅ）　。

（ｆ）　、　（ａ）に示す如くの信号Ｓ１３．Ｓ１４．
Ｓ１５゜Ｓ１６として出力端子Ｑ、〜ＱＤに出力する。

これらの信号Ｓ１３．Ｓ１４．Ｓ１５．Ｓ１６は、それ
ぞれの信号線を通じて４人力ＡＮＤゲート３０および４
人力ＯＲゲート４０に入力する。

このうち４人力ＡＮＤゲート３０は、信号Ｓ１３゜Ｓ１
４．Ｓ１５．Ｓ１６を論理積動作により処理し、これに
より得た同図（１）に示す如くの信号Ｓ１８をＤ−フリ
ップフロップ５のクロック端子に入力する。

また４人力ＯＲゲート４０は、信号Ｓ、＄１３１４゜ Ｓ１５．Ｓ１６を論理和動作により処理し、これにより
得た同図（ｈ）に示す如くの信号Ｓ１□をＤ−フリップ
フロップ５のクリア端子に入力する。

係る入力に対する動作としてＤ−フリップフロップ５は
、４人力ＯＲゲート４０からクリア端子に入力する信号
Ｓ１□が゛′Ｈ″レベルのときアクティブ（動作可能状
態）となり、″Ｌ　１ルベルのときノンアクティブ（非
動作ｎ（能状態）となる。

また、こうしてアクティブに保たれているとき、Ｄ−フ
リップフロップ５は、４人力ＡＮＤゲート３０からクロ
ック端子に入力する信号Ｓ　Ｉ　Ｂがパトビレベルとな
るのに伴ないＤ端子より有効信号（”　Ｈ”レベル）を
取込み、この有効信号を出力端子Ｑに出力する。

これまでに）ホべたノイズ除去回路の動作において、ノ
イズ除去対象となる入力信号Ｓ　１０にチャタリングノ
イズを含めて少しでも゛′シ″レベルの信号部分ｌメ生
じると、この信号部分がシュミットトリガ回路１により
゛′トドルベルとしてとらえられ、シフトレジスタ２０
には当該゛′ト１″レベルの信号部分に関する４段のシ
月・出力信号８１３〜Ｓ１６が得られる。

これにより４人力ＯＲゲート４０の出力信号Ｓ　は、信
号８１３〜Ｓ１６のいずれか１つが１７　Ｈ１１レベル
のとき゛″トドルベルなり、このとき信号Ｓ１□をクリ
ア端子への入力としているＤ−フリップフロップ５はア
クティブとなる。

これに対し４人力ＡＮＤゲート３０の出力信号Ｓ１８は
、信号８１３〜Ｓ１６の全てが゛トドルベルのときのみ
゛トビルーベルとなり、このとき信号８１８をクロック
端子への入力としてＤ−フリップフロップ５はそのＤ端
子から有効信ｊＢ（”）ビルベル）を取込む。

従がって前）ホした態様で４人力ＯＲゲート４０と４人
力ＡＮＤゲート３０から発生する信号＄１７と信”１８
とによりＤ−フリップフロップ５の出力端子Ｑには同図
（ｊ）に示す如くの信号ｓ’１ｇが得られ、その反転出
力端子Ｑには同図［ｋ）に示す如くの信号５２ｏ４ｉ−
得ることができる。

ここで前述した如くの処理により得た信号Ｓ２゜を信号
Ｓ　と比較してみると、信号Ｓ２ｏは信号Ｓ１０からチ
ャタリングノイズを取り除いた信号であることがわかる
。

また、この信号Ｓ２ｏを従来のノイズ除去回路の出力で
ある信号Ｓ４　〔同図（ｎ）〕を比較してみると、両者
はほとんど近似された信号であり、非ディスクリート部
品で構成される本発明のノイズ除去回路においても良好
なノイズ除去特性が失なわれていない様子がＮ認できる
。

以上の動作説明より入力信号Ｓ１ｏに着目したときの本
発明のノイズ除去におけるノイズ除去特性について次の
ことが言える。

Ａ・入力信号Ｓ１ｏがノンアクティブ状態（“Ｈ”レベ
ル）で発生する単発（チャタリング）ノイズは、４人力
ＡＮＤゲート３０には抽出されないためこれを除去する
ことができる。

Ｂ・入力信号Ｓ１゜がアクティブ状１１　（”　Ｌ”レ
ベル）になった後で発生する単発ノイズは、４人力ＡＮ
Ｄゲート３０には抽出されるが、このときＤ−リップ７
０ツブ５では再びＤ端子より有効信号を取込み、これを
出力端子Ｑおよび反転出力端子Ｑに出力するだけである
から四球に除去することができる。

Ｃ・入力信＠Ｓｉｏがアクティブ状態からノンアクティ
ブ状態に移る場合、Ｄ−７リツプ７０ツブ５は、単発ノ
イズがあるうちの４人力ＯＲゲート４０の出力“Ｈ″レ
ベルよりアクティブ状態に保たれ、単発ノイズが消失し
た後の４人力ＯＲゲート４０の出力“Ｌ　Ｐルベルによ
りノンアクティブ状態となるように動作するため、この
とき発生する単発ノイズも除去することができる。

ここで単発ノイズが消失後、４人力ＯＲゲート４０の出
力“Ｌ″レベルよりＤ−フリップフロップ５がノンアク
ティブ状態となるまでの時間は、後述する時定数τで決
定される。

Ｄ・全状態を通じて入力信号Ｓ１゜に発生する単発ノイ
ズは、その発生期間が後述する時定数τ内である場合、
シーミツトトリガ回路１に抽出されないため、これを除
去することができる。

本発明のノイズ除去回路では、前述したノイズ除去特性
に関する条件ＣおよびＤにおける時定数では、シフトレ
ジスタ２０のシフト出力段数を０１シフトクロツク（Ｓ
１２）周波数をｆとするときτ＝ｎＸ１／ｆ で与えられる。

第２図の回路構成では、ｎ＝４．ｆ＝７６．３（Ｈｚ　
）なる条件を設定しているため、このときの時定数でと
して、 ｒ＝ｎｘ１／ｆ＝４Ｘ１／７６．３ ＝　５２　、４　（ｌＩｓｅｃ） を得ることができる。

この本発明のノイズ除去回路における時定数τ＝５２．
４　（ｍｓｅｃ）は、従来ノ／イス除１］２ｇにおいて
抵抗Ｒの値をＲ１＝４７　（ｋΩ〕、コンデンサＣの値
をＣ＝１〔μＦ〕としたときのＲＣ時定数回路の時定数
で　＝Ｒ１Ｃ＝４７０・ （ｍ５ｅｃ　）とほぼ等価な値となり、ＲＣ時定数回路
を用いる従来のノイズ除去回路とこれを用いない本発明
のノイズ除去回路とは極めて近いノイズ除去特性が得ら
れることがわかる。

尚、本発明のノイズ除去回路において同じ時定数τ内で
ノイズ除去能力を得るためには、シフト出力段数ｎを大
きくし、同時にシフトクロック周波数ｆを大きくすれば
よい。

また、時定数τを変える場合には、例えばシフトクロッ
ク周波数ｆを変えるのみでよく、これによりＲＣ時定数
回路を用いている全てのノイズ除去回路への適用にあた
りフレキシブルな対応が可能となる。

〔発明の効果〕 以上説明したように本発明のノイズ除去回路によれば、
波形整形回路で波形整形した入力信号をシフトレジスタ
回路により複数段にシフトさせて出力し、これらシフト
出力の論理積信号がクロック端子へ、論理和信号がクリ
ア端子へそれぞれ入力されるクリア端子付Ｄタイプフリ
ップフロップの出力をノイズ除去後の信号として取出ず
ようにしたため、ＲＣ時定数回路を用いるものと同様の
ノイズ除去特性を有する回路をディジタル集積回路のみ
を用いて構成することができ、高密度集積回路化が容易
となるのに伴ない回路備造の大幅な小型化を果すことが
できるという優れた利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例に係るノイズ除去回路の機能
構成を示すブロック図、第２図は第１図に示したノイズ
除去回路の詳ｌ１ｌｌ＠成を示すブロック図、第３図は
本発明のノイズ除去回路の動作に係る各信号を示すタイ
ミングチャート、第４図は従来のノイズ除去回路の構成
例を示すブロック図、第５図は従来のノイズ除去回路の
動作に係る各信号を示すタイミングチャートである。 １・・・シュミットトリガ回路、２・・・シフトレジス
タ回路、２０・・・シフトレジスタ、２１．２２・・・
分周器、３・・・多入力ＡＮＤゲート、３０・・・４人
力ＡＮＤゲート、４・・・多入力ＯＲゲート、４０・・
・４人力ＯＲゲート、５・・・クリア喘子付りタイプフ
リップフロップ回路。 １６′が：） 代理人弁理士　木村高久　１−−゛・ 第１図 （Ｑ）　　　Ｓｈ。 （ｊ）　　５１９　　　　　　　　　　　　　　　　　
し−（ｋ）　　　５２０ 第３図

Claims (1)

1. 【特許請求の範囲】 入力信号を波形整形する波形整形回路と、 該波形整形回路の出力を入力とし、当該出力をシフトク
   ロックにより複数段にシフトするシフトレジスタ回路と
   、 該シフトレジスタ回路の各段のシフト出力を入力とし、
   当該シフト出力の論理積に対応した信号を出力する多入
   力論理積ゲート回路と、 前記シフトレジスタ回路の各段のシフト出力を入力とし
   、当該シフト出力の論理和に対応した信号を出力する多
   入力論理和ゲート回路と、 前記多入力論理積ゲート回路の出力をクロック端子への
   入力とするとともに、前記多入力論理和ゲート回路の出
   力をクリア端子への入力とするクリア端子付Ｄタイプフ
   リップフロップ回路とを具備することを特徴とするノイ
   ズ除去回路。