JPH0578046B2 - - Google Patents

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、例えば、パーソナルコンピユータか
らプリンタ或はプリンタバツフアへの信号伝送路
で使用されるパラレルインターフエイス用の雑音
防止回路に関する。

〈従来の技術〉 従来、パーソナルコンピユータとプリンタ間の
伝送路に使用されるパラレルインターフエイスで
は、高周波雑音を除去するために、一般に、信号
の伝送路にローパスフイルタを入れ、高周波成分
をカツトすることにより雑音の除去を行つてい
る。

〈発明が解決しようとする課題〉 しかし、ローパスフイルタは通常、コンデン
サ、抵抗等、多くの素子を用いて構成されるた
め、小形化、低コスト化が難しく、また、抵抗が
信号路に直列に接続されるため、信号路に不利な
電圧降下が生じ、さらに、コンデンサが使用され
るために、回路をIC化することが困難であると
いう課題があつた。

さらに、データの転送時にCPUが同一信号を
複数回チエツクし、各信号が同じであれば、
CPUがその信号を認識するように処理すること
によつて、信号の雑音成分を除去することも行わ
れている。しかし、このようなCPU、つまりソ
フトウエアにより雑音を除去しようとすると、そ
の処理時間が問題となる場合があり、例えば高速
でデータを転送するDMA（ダイレクト・メモ
リ・アクセス）転送を行う場合、このようなソフ
トウエアによる雑音除去は、処理時間がかかり過
ぎて採用することができない課題があつた。

本発明は、上記の課題を解決するためになされ
たもので、信号の高速転送に殆ど影響を与えず、
数個のフリツプフロツプとゲート回路による簡単
な回路構成により、信号路の高周波雑音を除去す
ることができるパラレルインターフエイス用雑音
防止回路を提供することを目的とする。

〈課題を解決するための手段〉 上記の目的を達成するために、本発明のパラレ
ルインターフエイス用雑音防止回路は、第１のＤ
フリツプフロツプのＤ端子にデータ信号入力端子
が接続され、第２のＤフリツプフロツプのＤ端子
に第１のＤフリツプフロツプの出力端子が接続さ
れるように、複数段のＤフリツプフロツプが直列
接続され、さらに各Ｄフリツプフロツプの各出力
端子がクロツク回路と共に第１のナンドゲートの
入力側に接続され、各Ｄフリツプフロツプの各反
転出力端子がクロツク回路と共に第２のナンドゲ
ートの入力側に接続され、第１、第２のナンドゲ
ートの出力側がRSフリツプフロツプの入力側に
接続され、RSフリツプフロツプの出力側をデー
タ信号出力端子に接続して構成される。

〈作用〉 データ信号が、第１のＤフリツプフロツプのＤ
端子に入力されると、クロツクに同期して出力端
子から遅れてそのまま出力され、第２のＤフリツ
プフロツプのＤ端子に入力される。このように、
複数段のＤフリツプフロツプをデータ信号がクロ
ツクに同期して、また順に遅延して送られ、これ
らの各Ｄフリツプフロツプの各出力端子から出力
されたデータ信号は、クロツク信号と共に第１の
ナンドゲートに入力される。また、各Ｄフリツプ
フロツプの各反転出力端子から出力された反転信
号は、クロツク信号と共に第２のナンドゲートに
入力される。

そして、第１、第２のナンドゲートにおいて、
ナンド条件が成立すると、ナンドゲートから低レ
ベルの信号が出力されるが、複数段のＤフリツプ
フロツプの出力、反転出力に含まれるデータ信号
の高周波雑音成分は、各段のＤフリツプフロツプ
の出力信号が１クロツク周期分づつずれて現われ
るため、ナンドゲートの出力側には現われない。
一方、複数クロツク周期分以上の同一レベル幅を
もつデータ信号は、そのままナンドゲートの出力
に現われる。このため、雑音を除去されたデータ
信号がRSフリツプフロツプを通して出力される。

〈実施例〉 以下、本発明の実施例を図面に基づいて説明す
る。

第１図は、パーソナルコンピユータからプリン
タ或はプリンタバツフアへの信号伝送路で使用さ
れるパラレルインターフエイス用の雑音防止回路
を示している。

この回路は、Ｄ端子に入力された信号をクロツ
クに同期してそのまま出力する３段のＤフリツプ
フロツプＦ１，Ｆ２，Ｆ３と、その出力側に２個
のナンドゲートＧ１，Ｇ２とRSフリツプフロツ
プＦ４接続して構成される。

第１段目のＤフリツプフロツプＦ１のＤ端子
に、データ信号入力端子が接続され、そのＤフリ
ツプフロツプＦ１の出力Ｑが第２段目のＤフリツ
プフロツプＦ２のＤ端子に接続され、同様に第２
段目のＤフリツプフロツプＦ２の出力Ｑが第３段
目のＤフリツプフロツプＦ３のＤ端子に接続され
る。さらに、３個のＤフリツプフロツプＦ１〜Ｆ
３の出力ＱがナンドゲートＧ１の入力側に接続さ
れる。

一方、ＤフリツプフロツプＦ１〜Ｆ３の各反転
出力Ｑが他方のナンドゲートＧ２の入力側に接続
され、さらに、クロツク信号を印加するクロツク
信号回路が２個のナンドゲートＧ１，Ｇ２の入力
側に接続される。

また、各ＤフリツプフロツプＦ１〜Ｆ３のクロ
ツク入力端子には、クロツク回路が接続される
が、このＤフリツプフロツプＦ１〜Ｆ３はクロツ
ク信号の立ち下がりで動作する。

さらに、２個のナンドゲートＧ１，Ｇ２の出力
側が、ナンドゲートを用いたRSフリツプフロツ
プＦ４を介してデータ信号出力端子に接続され
る。

次に、上記構成の雑音防止回路の動作を、第２
図のタイミングチヤートを参照して説明する。

第２図のように、ノイズを含むデータ信号がこ
の回路に入力された場合、先ず第１段目のＤフリ
ツプフロツプＦ１のＤ端子にこの信号が入る。こ
のとき、データ信号のノイズ部分で、信号が高レ
ベル（１）から低レベル（０）に立ち下がると、
次のクロツクパルスの立ち下がりに同期して、Ｄ
フリツプフロツプＦ１の出力Ｑは、信号Ａのよう
に、低レベルとなる。その後、入力信号がノイズ
部分で低レベル〜高レベルに立ち上がると、クロ
ツク信号の立ち下がりに同期して信号Ａは高レベ
ルになり、同様に、入力信号が高レベルから低レ
ベルに立ち下がると、クロツク信号の立ち下がり
に同期して信号Ａは低レベルにおちる。つまり、
データ入力信号のノイズ部分が、少し遅れてその
ままＤフリツプフロツプＦ１の出力Ｑから出力さ
れる。

第２段目のＤフリツプフロツプＦ２では、第１
段目のＤフリツプフロツプＦ１から信号Ａが入力
されることから、このＤフリツプフロツプＦ２は
上記と同様に動作して、さらに１クロツク周期分
だけ遅れて、そのままの信号ＢをＤフリツプフロ
ツプＦ２の出力Ｑから出力する。

さらに、第３段目のＤフリツプフロツプＦ３で
は、第２段目のＤフリツプフロツプＦ２からの信
号Ｂが入力されることから、Ｄフリツプフロツプ
Ｆ３は上記と同様に動作し、さらに１クロツク周
期分だけ遅れて、そのままの信号Ｃを出力Ｑから
出力する。

このように、各ＤフリツプフロツプＦ１，Ｆ
２，Ｆ３から出力された信号Ａ、信号Ｂ、信号Ｃ
は、クロツク信号と共にナンドゲートＧ１に入力
される。従つて、ナンドゲートＧ１からは、信号
Ａ，Ｂ，Ｃ及びクロツク信号が高レベルのとき、
ナンド条件が成立して、低レベルとなる信号Ｄが
出力される。

各信号Ａ，Ｂ，Ｃは、各々１クロツク周期分だ
け順に遅れて発生しているため、ノイズの周期が
クロツクの３周期分未満の場合、そのノイズ部分
の矩形波は、ナンドゲートＧ１の出力には現れな
い。一方、データ信号は３クロツク周期以上の同
一レベルを持つため、そのままナンドゲートＧ１
から出力される。

一方、他方のナンドゲートＧ２の入力側には、
上記のＤフリツプフロツプＦ１，Ｆ２，Ｆ３の各
反転出力Ｑ（信号Ａ，Ｂ，Ｃの反転信号）がクロ
ツク信号と共に入力される。このため、ナンドゲ
ートＧ２からは、信号Ａ，Ｂ，Ｃが低レベルで、
クロツク信号が高レベルのとき、ナンド条件が成
立して、低レベルとなる信号が出力される。従つ
て、上記と同様に、信号Ａ，Ｂ，Ｃの反転信号
も、各々１クロツク周期分だけ順に遅れて発生し
ているため、ノイズの周期がクロツクの３周期分
未満の場合、そのノイズ部分の矩形波は、ナンド
ゲートＧ２の出力には現れない。一方、データ信
号は３クロツク周期以上の同一レベルを持つた
め、そのままナンドゲートＧ２から出力される。

そして、ナンドゲートＧ１，Ｇ２の出力がRS
フリツプフロツプＦ４にセツト信号、リセツト信
号として入力され、ナンドゲートを用いたRSフ
リツプフロツプＦ４であるため、信号Ｄの立ち下
がりと信号Ｅの立ち下がり間で高レベルとなるよ
うな出力信号つまりデータ信号がRSフリツプフ
ロツプＦ４から出力される。

このように、ノイズを含むデータ信号がこの回
路に入力され、そのノイズの周期がクロツクの３
周期（Ｄフリツプフロツプの段数）未満であれ
ば、ノイズが除去された状態で、データ信号が出
力されることになる。

例えば、クロツク信号の周波数が10MHzで、上
記のようにＤフリツプフロツプを３段使用した回
路に場合、クロツクの３周期分は300nsとなるた
め、約3.3MHz以上のノイズは信号から除去され
る。

このように、除去するノイズの周波数範囲は、
クロツク信号の周波数とＤフリツプフロツプの段
数によつて決められるため、Ｄフリツプフロツプ
の段数は、除去するノイズの周波数範囲に応じて
２段或は４段以上とすることもできる。

〈発明の効果〉 以上説明したように、本発明のパラレルインタ
ーフエイス用雑音防止回路によれば、複数のＤフ
リツプフロツプと２個のナンドゲート及び１個の
RSフリツプフロツプを用いて、データ信号に含
まれる雑音を除去する回路を構成できるため、従
来のローパスフイルタを使用した場合のような欠
点はなく、さらに構成が簡単で、低コスト化と
IC化が容易に実現できる。また、データ信号の
高速転送に殆ど影響を与えないため、DMA転送
などの際の雑音除去に、有効に使用することがで
きる。

【図面の簡単な説明】

図は本発明の一実施例を示し、第１図は雑音防
止回路の回路図、第２図は同回路の動作を示すタ
イミングチヤートである。 Ｆ１〜Ｆ３……Ｄフリツプフロツプ、Ｇ１，Ｇ
２……ナンドゲート、Ｆ４……RSフリツプフロ
ツプ。

Claims (1)

【特許請求の範囲】
1. １ 第１のＤフリツプフロツプのＤ端子にデータ
   信号入力端子が接続され、第２のＤフリツプフロ
   ツプのＤ端子に第１のＤフリツプフロツプの出力
   端子が接続されるように、複数段のＤフリツプフ
   ロツプが直列接続され、さらに前記各Ｄフリツプ
   フロツプの各出力端子がクロツク回路と共に第１
   のナンドゲートの入力側に接続され、前記各Ｄフ
   リツプフロツプの各反転出力端子がクロツク回路
   と共に第２のナンドゲートの入力側に接続され、
   該第１、第２のナンドゲートの出力側がRSフリ
   ツプフロツプの入力側に接続され、該RSフリツ
   プフロツプの出力側をデータ信号出力端子に接続
   したことを特徴とするパラレルインターフエイス
   用雑音防止回路。