JPH0238511Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 技術分野 この考案はデジタル信号を入力する計数回路等
のデジタル信号入力回路に関し、特に入力信号が
正常であるときにだけ出力信号を出し、ノイズ等
を有効に除去することのできるデジタル信号入力
回路の改良に関する。

(b) 従来技術とその欠点 この種のデジタル信号入力回路において入力信
号に重畳する雑音を除去するために、一般にCR
フイルタ回路が用いられてきた。しかし、低周波
の雑音を除去するときには、CRフイルタでは大
容量のコンデンサが必要となり、装置の小型化を
制限する要因となつたり、また入力回路をLSI内
部に組み込むことができなかつた。そこで、CR
フイルタ回路に換えて従来第１図に示すような入
力回路が使用されている。フリツプフロツプFF
１〜FF４はクロツクCKの立ち上がりでトリガさ
れるＤタイプのフリツプフロツプであり、FF１
に入力する信号がＨであるときクロツクCKによ
つてFF１〜FF３の出力を反転していき、アンド
ゲートＧ１によつてクロツクCKが３発出たとき
に出力信号を、すなわちカウント出力を得るよう
にしたものである。第２図のタイムチヤートより
明らかなように入力信号の長さがクロツクCKの
周期の３倍より短い場合には、その入力信号は雑
音と見なされて除去され、４倍以上の十分な長さ
にあるときには、正常信号と見なされてカウント
出力が発生する。したがつて、低周波のノイズ等
も簡単に除去することが可能である。しかし、ク
ロツクと同期する同期ノイズが入力すると、第２
図のタイムチヤートに示すように、各フリツプフ
ロツプは正常信号が入力したと同様の反転動作を
して誤出力を出してしまい、周期的な雑音に対し
ては正常な信号と区別できなくなる不都合があつ
た。

(c) 考案の目的 この考案の目的は、簡単な論理積のゲート回路
を組むことによつて上記の欠点を除去し、周期雑
音をも簡単に除去することのできるデジタル信号
入力回路を提供することにある。

(d) 考案の構成 この考案は要約すれば、Ｎ番目のフリツプフロ
ツプ出力とＮ＋ｎ番目のフリツプフロツプ出力と
を論理積し、前記Ｎ番目のフリツプフロツプの出
力が反転し、且つ、前記Ｎ＋ｎ番目のフリツプフ
ロツプの出力が非反転のとき信号を出力する第一
のゲートと、この第一のゲートの出力と入力信号
とを論理積し、前記第一のゲートから信号が入力
しており、且つ、入力信号が入力しないとき信号
を出力する第二のゲートと、を設け、この第二の
ゲートの出力端子をＮ番目以前のフリツプフロツ
プの何れかのリセツト端子に接続したことを特徴
とし、クロツクに同期するノイズが入力してもＮ
番目以前のフリツプフロツプの何れかを初期状態
に戻すことによつて出力信号が出ないようにした
ものである。

(e) 実施例 第３図はこの考案の実施例であるデジタル信号
入力回路の回路図、第４図はタイミングチヤート
を示す。

構成において、第１図に示す入力回路と相違す
る部分はFF２のＱ出力とFF３の出力と入力信
号の反転出力とを論理積するゲートＧ２，Ｇ３，
Ｇ４を設け、ゲートＧ３の出力をFF１のリセツ
ト端子Ｒに接続した点である。

上記の構成においてクロツクCKに同期する同
期ノイズが入力したときは、第４図に示すように
FF２がセツトしてFF３がセツトするまでの間、
ゲートＧ２の出力がＨとなり、この期間内に入力
信号の一部がＬであると、ゲートＧ３の出力がＨ
となる。この結果、FF１がリセツトし、カウン
ト出力が出なくなる。この例ではＮ番目のフリツ
プフロツプ出力としてFF２のＱ出力を、Ｎ＋ｎ
番目のフリツプフロツプ出力としてFF３の出
力をそれぞれ選択したが、Ｎ番目のフリツプフロ
ツプ出力としてFF１のＱ出力を、Ｎ＋ｎ番目の
フリツプフロツプ出力としてFF２の出力を選
択するようにしてもよい。またゲートＧ３の出力
によつてFF２またはFF３を初期状態に戻すよう
にしてもよいし、さらにFF１〜FF３をすべて初
期状態に戻すようにしてもよい。

(f) 考案の効果 以上のようにこの考案によれば、クロツク信号
の合間にも入力信号の状態を判断できるようにし
たことにより、入力信号が所定のパルス幅に達し
ていない雑音である場合には勿論、クロツクに同
期した雑音パルスであつてもそれらの雑音を完全
に除去することができ、安定な動作を実行するこ
とができる。

【図面の簡単な説明】

第１図は従来のデジタル信号入力回路の一例の
回路図、第２図は同入力回路のタイミングチヤー
トを示す。また第３図はこの考案の実施例である
デジタル信号入力回路の回路図、第４図は同入力
回路のタイミングチヤートを示す。 FF１〜FF４……フリツプフロツプ、Ｇ１〜Ｇ
４……ゲート。

Claims (1)

1. 【実用新案登録請求の範囲】 デジタル入力信号を受けたとき縦続接続した複
   数個のフリツプフロツプをクロツクで順次反転し
   ていき、各フリツプフロツプの出力を論理積する
   ことにより出力信号を得るデジタル信号入力回路
   において、 Ｎ番目のフリツプフロツプ出力とＮ＋ｎ番目の
   フリツプフロツプ出力とを論理積し、前記Ｎ番目
   のフリツプフロツプの出力が反転し、且つ、前記
   Ｎ＋ｎ番目のフリツプフロツプの出力が非反転の
   とき信号を出力する第一のゲートと、 この第一のゲートの出力と入力信号とを論理積
   し、前記第一のゲートから信号が入力しており、
   且つ、入力信号が入力しないとき信号を出力する
   第二のゲートと、 を設け、この第二のゲートの出力端子をＮ番目以
   前のフリツプフロツプの何れかのリセツト端子に
   接続したことを特徴とするデジタル信号入力回
   路。