RU1800601C - Устройство задержки - Google Patents

Abstract

Использование: в радиотехнике дл  задержки электрических сигналов. Сущность: устройство задержки содержит первый и второй преобразователи уровн , трехка- нальную линию задержки, фильтр нижних частот, генератор тактовых импульсов и блок управлени  временем задержки. Трех- канальна  лини  задержки содержит первый , второй и третий аналоговые сдвиговые регистры, первый и второй коммутаторы, первый и второй дифференциальные усилители , первый и второй ключи, сумматор и делитель частоты на два. 2 ил.

Description

Изобретение относитс  к радиотехнике и может быть использовано дл  задержки электрических сигналов в радиотехнических устройствах.

Цель изобретени  - повышение точности сохранени  амплитуды задерживаемых сигналов за счет уменьшени  амплитуды собственных помех и искажений.

Цель достигаетс  тем, что в устройстве задержки, содержащем первый и второй преобразователи уровн , входы которых  вл ютс  соответственно первым и вторым входами устройства задержки, линию задержки , фильтр нижних частот, генератор тактовых импульсов и блок управлени  временем задержки, первый и второй входы которого соединены соответственно с вторым выходом генератора тактовых импульсов и выходом второго преобразовател  уровн , третий и четвертый входы  вл ютс  соответственно третьим и четвертым входами устройства задержки, а выход соединен с входом генератора тактовых импульсов, лини  задержки состоит из делител  частоты на два, первого коммутатора, первого и

второго аналоговых сдвиговых регистров, первого и второго ключей и сумматора, причем вход делител  частоты на два соединен с вторым выходом генератора тактовых импульсов , а первый и второй выходы соединены соответственно с первым и вторым управл ющими входами первого коммутатора , информационный вход которого соединен с выходом первого преобразовател  уровн , первый выход первого коммутатора соединен с первым входом первого аналогового сдвигового регистра, а второй выход- с первым входом второгоаналс говогосдвигтж ретстра, выход первого ключа соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, а выход сумматора через фильтр нижних частот соединен с выходом устройства задержки, управл ющие входы первого ивторого ключей соединены соот- - ветственно с первым и вторым выходами делител  частоты на два, вторые входы первого и второго аналоговых сдвиговых регистров соединены с первым выходом генератора тактовых импульсов, лини  задержки выполнена трехканальной, в которую введены второй коммутатор, третий

ел

С

00

о о о о

аналоговый сдвиговый регистр, первый и второй дифференциальные усилители и конденсатор , причем первый вход третьего аналогового сдвигового регистра соединен через конденсатор с шиной нулевого потенциала , второй вход - с первым выходом генератора тактовых импульсов, а выход - с информационным входом второго коммутатора , первый и второй управл ющие входы которого соединены соответственно с первым и вторым выходами делител  частоты на два, а первый и второй выходы - с инверсными входами первого и второго дифференциальных усилителей, пр мые входы которых соединены соответственно первого и второго аналоговых сдвиговых регистров а выходы - с входами соответственно первого и второго ключей.

Новыми признаками, обладающими существенными отличи ми,  вл ютс : схема трехканальной линии задержки и новые св зи между новыми и известными признаками , т.е. нова  схема устройства задержки. Данные признаки обладают существенными отличи ми, так как в известных технических решени х не обнаружены.

Введение новых признаков позвол ет повысить точность сохранени  амплитуды задерживаемых сигналов за счет уменьшени  амплитуды собственных помех путем образовани  трех каналов, объединени  попарно первого и третьего каналов, второго и третьего каналов соответственно на первом и втором дифференциальных усилител х с высоким коэффициентом подавлени  синфазных сигналов. При этом АЧХ линии задержки становитс  пр моугольной, устран ютс  искажени  четных гармоник, а помехи от импульсов тактового питани  подавл ютс  более чем на 40 дБ.

На фиг.1 представлена блок-схема устройства задержки; на фиг.2 - функциональна  схема блока управлени .

Устройство задержки содержит первый 1 и второй 2 преобразователи уровн , трех- канальнуюлиниюЗ задержки, фильтр4 нижних частот, генератор 5 тактовых импульсов и блок 6 управлени  временем задержки. Трехканальна  лини  3 задержки содержит первый 8 и второй 9 коммутаторы, первый 7, второй 10 и третий 11 аналоговые сдвиговые регистры, первый 12 и второй 13 дифференциальные усилители, первый 14 и второй 15 ключи, сумматор 16, делитель 17 частоты на два и конденсатор 18. Блок 6 управлени  временем задержки содержит первый триггер 19, дешифратор 20, задающий генератор 21, первый элемент ИЛИ 22, первый 23 и второй 24 счетчики, второй триггер 25, второй элемент ИЛИ 26 и элемент И 27.

Устройство задержки работает следующим образом.

Входной сигнал через первый преобразователь 1 уровн  поступает в трехканальную линию 3 задержки, на вторые входы первого 7, второго 10 и третьего 11 аналоговых сдвиговых регистров которой подаютс  импульсные последовательности с частотой fr от генератора 5 тактовых импульсов, определ ющие врем  задержки входного сигнала в трехканальной линии 3 задержки. Задержанный сигнал с выхода трехканальной линии задержки поступает на вход фильтра 4 нижних частот, с помощью которого подавл ютс  остатки помех от тактового питани , следующих на частотах гт и выше, потому что частота среза фильтра 4 нижних частот выбрана равной fT/2.

Задержанный полезный сигнал с выхода фильтра 4 нижних частот поступает на вход устройства задержки.

Принцип формировани  необходимой задержки Т3 в трехканальной линии 3 задержки вытекает из закона изменени  периода

входных сигналов.

Дл  сигналов с посто нным периодом следовани  Тс врем  задержки Т3 определ етс  выражением

30

, (1)

где N - число элементов, в каждом регистре сдвига трехканальной линии 3 задержки; fT - частота следовани  тактовых импульсов с

генератора 5 тактовых импульсов. На второй вход блока 6 управлени  временем задержки через второй вход устройства задержки и второй преобразователь 2 уровн  подаютс  импульсы запуска, следующие

с частотой FH 1 /Тс, а на третий вход через третий вход устройства задержки поступают импульсные последовательности с частотой fT, обеспечивающие жесткую синхронизацию через блок 6 управлени 

временем задержки генератора 5 тактовых импульсов по каждому элементу пам ти регистров сдвига.

Дл  формировани  временем задержки Т3| сигналов, следующих с измен ющимс 

периодом Т| по закону

Т, Т0 +АТ

(2)

где Т0 - посто нна  часть периода Т|, опре- дел ема , например, однозначным определением дальности, и равна То Ni/fT, кроме подачи импульсов запуска и синхронизации на второй и третий входы устройства задержки на его четвертый вход подаетс  код,

соответствующий периоду П. На основании этого кода с помощью блока 6 управлени  формируетс  параметр на основании выражени 

AT3i N2/fi

(3)

где № N - NI; fj - измен юща с  частота в соответствии с изменением кода периода.

Таким образом, общее врем  задержки T3i в трехканальной линии 3 задержки

T3i Ni/fT+N2/fi To + AT Ti. (4)

.Выражение (4) подтверждает возможность межпериодной обработки сигналов с измен ющимс  периодом от импульса к импульсу .

Техническа  реализаци  выражени  (4) осуществл етс  с помощью сигналов, подаваемых на второй, третий и четвертый входы устройства задержки и блока 6 управлени  временем задержки следующим образом.

До поступлени  вышеуказанных сигналов элементы блока 6 управлени  временем задержки наход тс  в исходном состо нии, а именно первый счетчик 23 открыт, второй счетчик 24 закрыт, задающий генератор 21 не работает, элемент И 27 закрыт, поэтому с выхода блока 6 управлени  временем задержки на вход генератора 5 тактовых импульсов подаетс  нулевой потенциал, и он также не работает.

При поступлении сигналов кода периода , импульсных последовательностей с частотой fT и импульса запуска срабатывает первый триггер 19 и открывает элемент И 27, через который импульсные последовательности с частотой fr и через первый элемент ИЛИ 22 поступают на вход генератора 5 тактовых импульсов, обеспечив жесткую его синхронизацию.

С второго выхода генератора 5 тактовых импульсов начинают поступать импульсы через первый вход блока 6 управлени  на первые входы первого 23 и второго 24 счетчиков . Первый счетчик 23 открыт и начинает подсчитывать NI импульсов дл  формировани  параметра Т0, С приходом последнего из NI импульсов первый счетчик23 переполн етс  и с его выхода запираетс  первый триггер 19, а через второй элемент ИЛИ 26 запускаетс  второй триггер 25, с первого выхода которого подаетс  сигнал обнулени  на второй вход первого счетчика 23, а с второго выхода - разрешающий сигнал на вторые входы второго счетчика 24 и задающего генератора 21. При этом на первом входе задающего генератора есть команда

первого периода с дешифратора 20, поэтому задающий генератор 21 начинает работать на частоте fi, импульсные последовательности с которого через первый элемент ИЛИ 22 осуществл ют синхронизацию генератора 5 тактовых импульсов на частоте fi. При этом элемент И 26 закрыт с первого триггера 19,

С второго выхода генератора 5 тактовых импульсов импульсные последовательности

поступают на первый 23 и второй 24 счетчики . Так как первый счетчик 23 закрыт, то второй счетчик 24 начинает подсчитывать число N2 импульсов дл  формировани  параметра ДТ-|. При поступлении последнего

из N2 импульсов второй счетчик 24 переполн етс  и с его выхода запирающий сигнал через второй элемент ИЛИ 26 запирает второй триггер 25, с первого выхода которого подаетс  сигнал разрешени  на работу первого счетчика 23, а с второго выхода - сигнал запрета на вторые входы второго счетчика 24 и задающего генератора 21. При этом сформировано два параметра Т0 Ni/fT и ATi N2/fi, а общее врем  задержки в

трехканальной линии 3

T3i Ni/fi + N2/fi T0 + .

При поступлении второго импульса за- пуска и кода, соответствующего второму периоду Т2, врем  задержки в трехканальной линии 3 сформировано с помощью блока 6 управлени , равное второму периоду

T32 Ni/fT+N2/f2 T0+ AT2 T2, и т.д. Таким образом с помощью блока 6 управлени  временем задержки обеспечиваетс  получение любой задержки в любой очередности в соответствии с приход щим

кодом периода.

Рассмотрим более подробно процессы подавлени  помех в устройстве задержки. Дл  ослаблени  помех от взаимного вли ни  сигналов соседних элементов пам ти

входна  информаци  в первый и второй каналы записываетс  поочередно и через один элемент пам ти сдвиговых регистров, т.е. в первый аналоговый сдвиговый регистр 7 первого канала записываютс  нечетные

выборки в нечетные элементы пам ти, а во второй аналоговый сдвиговый регистр 10 второго канала записываютс  четные выборки в четные элементы пам ти. На выход первого аналогового сдвигового регистра 7

поступает полезный сигнал с нечетных элементов пам ти, который сопровождаетс  помехами от импульсов тактового питани  и другими помехами, а с четных элементов пам ти - только паразитные помехи от взаимного вли ни  сигналов соседних элементов пам ти и другие помехи (от тактового питани  и т.д.). На выход второго аналогового сдвигового регистра 10 поступает полезный сигнал с четных элементов пам ти, сопровождаемый помехами оттактового питани , а с нечетных элементов пам ти - паразитные помехи от взаимного вли ни  сигналов соседних элементов пам ти и дру гие помехи (от тактового питани  и т.д.).

Вход третьего аналогового сдвигового регистра 11 заземлен через конденсатор 18, поэтому на его выходе нет полезного сигнала , но есть те же помехи, что и на выходах первого 7 и второго 10 аналоговых сдвиговых регистров.

Так как второй коммутатор 9 работает синфазно с первым коммутатором 8, то на его первом выходе по вл ютс  помехи с нечетных элементов пам ти третьего аналогового сдвигового регистра 11, которые компенсируютс  в первом дифференциальном усилителе 12 с аналогичными помехами нечетных элементов пам ти первого аналогового сдвигового регистра 7. То же самое происходит во втором дифференциальном усилителе 13, только с четными выборками.

С выхода первого дифференциального усилител  12 полезный сигнал без помех из нечетных элементов пам ти и помехи из четных элементов пам ти поступают на первый ключ 14,который открываетс  только на врем  нечетных выборок, поэтому на выход первого ключа 14 проходит только полезный сигнал нечетных выборок, а помехи с четных выборок не проход т, так как в это врем  первый ключ 14 закрыт.

То же самое происходит и во втором канале, только с четными выборками, где находитс  полезный сигнал. Далее на первый вход сумматора 16 поступают нечетные выборки полезного сигнала без помех с выхода первого ключа 14, а на второй вход сумматора поступают четные выборки полезного сигнала без помех с выхода второго ключа 15. На сумматоре 16 четные и нечетные выборки полезного сигнала объедин ютс  и через фильтр 4 нижних частот поступают на выход устройства задержки в качестве задержанного полезного сигнала.

Таким образом, образование первого и второго каналов, поочередное их обеспечение входной информацией, параллельное тактовое питание первого 7 и второго 10 аналоговых сдвиговых регистров, запись в них входной информации через один элемент пам ти и поочередное считывание за- держанной информации из каналов позвол ют снизить помехи от взаимного вли ни  сигналов соседних элементов пам ти . В то же врем  введение третьего канала , включающего третий аналоговый сдвиговый регистр 11 и второй коммутатор 9, а также попарное объединение первого и

третьего каналов, второго и третьего каналов соответственно на первом 12 и втором 13 дифференциальных усилител х с высокими коэффициентами синфазных сигналов позвол ют ослабить помехи от импульсов

0 тактового питани  более чем на 40 дБ, при этом устранены искажени  четных гармоник , а АЧХ линии задержки становитс  пр моугольной .

Использование данного технического

5 решени  в радиолокационных станци х и других устройствах позвол ет осуществить задержку сигналов как с посто нным, так и с измен ющимс  периодом с меньшими искажени ми амплитуды задержанных сигна0 лов, что повышает качество обработки и обеспечивает повышение помехозащищенности в целом,

Claims (1)

1. Формула изобретени  Устройство задержки, содержащее пер5 вый и второй преобразователи уровн , входы которых  вл ютс  соответственно входом представл емого сигнала и входом импульсов запуска устройства задержки, линию задержки, фильтр нижних частот, ге0 нератор тактовых импульсов и блок управлени  временем задержки, первый и второй входы которого соединены соответственно с вторым выходом генератора тактовых импульсов и выходом второго преобразовате5 л  уровн , третий и четвертый входы блока управлени  временем задержки  вл ютс  соответственно входом импульсов синхронизации и входом кода периода устройства задержки, а выход соединен с входом гене0 ратора тактовых импульсов, лини  задержки состоит из делител  частоты на два, первого коммутатора, первого и второго аналоговых сдвиговых регистров, первого и второго ключей и сумматора, причем, вход

   5 делител  частоты на два соединен с вторым выходом генератора тактовых импульсов, а первый и второй выходы соединены соответственно с первым и вторым управл ющи- ми входами первого коммутатора,

   0 информационный вход которого соединен с выходом первого преобразовател  уровн , первый выход первого коммутатора соединен с первым входом первого аналогового сдвигового регистра, а второй выход - с

   5 первым входом второго аналогового сдвигового регистра, выход первого ключа соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, а выход сумматора через фильтр нижних частот соединен с выходом устройства задержки, управл ющие входы первого и второго ключей соединены соответственно с первым и вторым выходами делител  частоты на два, вторые входы первого и второго аналоговых сдвиговых регистров соединены с первым выходом генератора тактовых импульсов, отличающеес  тем, что, с целью повышени  точности сохранени  амплитуды задерживаемых сигна- лов за счет уменьшени  амплитуды собственных помех и искажений, лини  задержки выполнена трехканальной, в которую дополнительно введены второй коммутатор, третий аналоговый сдвиговый регистр, первый и второй дифференциальные усилители и конденсатор, причем пер0

   5

   вый вход третьего аналогового сдвигового регистра соединен через конденсатор с шиной нулевого потенциала, второй вход - с первым выходом генератора тактовых импульсов , а выход - с информационным входом второго коммутатора, первый и второй управл ющие входы которого соединены соответственно с первым и вторым выходами делител  частоты на два, а первый и второй выходы - с инверсными входами соответственно первого и второго дифферен- циальных усилителей, пр мые входы которых соединены с выходами соответственно первого и второго аналоговых сдвиговых регистров, а выходы - с входами соответственно первого и второго ключей.

   Фиг. I