SU1721812A1 - Устройство задержки - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано дл  задержки электрических сигналов. Цель изобретени  - повышение точности сохранени  амплитуды задержанных сигналов за счет уменьшени  амплитуды помех от взаимного вли ни  сигналов соседних элементов пам ти аналогового сдвигового регистра. Устройство задержки содержит первый и второй преобразователи уровн ,фильтр нижних частот , генератор тактовых импульсов, блок управлени  времени задержки и двухка- нальную линию задержки, имеющую коммутатор , первый и второй ключи, .сумматор, первый и второй аналоговые сдвиговые регистры и делитель частоты на два. Использование данного устройства в импульсных РЛ С позвол ет обеспечить обработку сигналов как с посто нным, так и с измен ющимс  периодом следовани , устран   при этом наличие слепых скоростей, а также повысить качество обработки сигналов в целом. 5 ил. Ё

Description

Изобретение относитс  к радиотехнике и может быть использовано дл  задержки электрических сигналов в радиолокационных станци х (РЛС).

Известно устройство задержки, содержащее последователоно соединенные первый преобразователь уровн , вход которого  вл етс  первым входом устройства задержки , аналоговый сдвиговый регистр и фильтр нижних частот, выход которого  вл етс  выходом устройства задержки, и после- довательно соединенные второй преобразователь уровн , вход которого  вл етс  вторым входом устройства задержки , и генератор тактовых импульсов, выход

которого соединен с вторым входом аналогового сдвигового регистра.

Недостатком известного устройства  вл етс  низка  точность сохранени  амплитуды задержанных сигналов, обусловленна  взаимным вли нием сигналов соседних элементов пам ти в аналоговом сдвиговом регистре .

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство задержки, содержащее последовательно соединенные первый преобразователь уровн , аналоговый сдвиговый регистр и фильтр нижних частот, выход которого  вл етс  выходом устройства задержки, а также второй преобразователь уровн , генератор

vj Ю

00 Ю

тактовых импульсов, первый выход которого соединен с вторым входом аналогового сдвигового регистра, и блок управлени  временем задержки, первый вход которого соединен с вторым выходом генератора так- товых импульсов, второй вход соединен с выходом второго преобразовател  уровн , третий и четвертый входы  вл ютс  третьим и четвертым входами устройства задержки, а выход блока управлени  соединен с вхо- дом генератора тактовых импульсов, входы первого и второго преобразователей уровн   вл ютс  соответственно первым и вторым входами устройства задержки,блок управлени  временем задержки содержит элемент И, два триггера, дешифратор, задающий генератор , два элемента ИЛИ и два счетчика, при этом первый вход элемента И  вл етс  входом второго блока управлени  временем задержки, второй вход соединен с выходом первого триггера, первый вход которого соединен с шиной управл ющих импульсов с переменным периодом и  вл ющегос  входом третьего блока управлени  временем задержки, вход дешифратора соединен с шиной кода изменени  периода входных импульсов и  вл етс  входом четвертого блока управлени  временем задержки. Выход дешифратора соединен с первым вхо- дом задающего генератора, выход которого соединен с вторым входом первого элемента ИЛИ, первый вход которого соединен с выходом элемента И, а выход  вл етс  выходом блока управлени  временем задерж- ки и соединен с входом генератора тактовых импульсов, второй выход которого соединен через первый вход блока управлени  временем задержки с первыми входами первого и второго счетчиков. Второй вход первого счетчика соединен с первым выходом второго триггера, а выход - с вторым входом первого триггера и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго счетчика,вы- ход - с входом второго триггера, второй выход которого соединен с вторым входом задающего генератора и вторым входом второго счетчика.

Недостатком известного устройства  в- л етс  низка  точность сохранени  амплитуды задержанных импульсов, обусловленна  взаимным вли нием сигналов соседних элементов пам ти в аналоговом сдвиговом регистре .

Известно, что разложение Z преобразовани  устройства задержки описываетс  выражением

H(z) 2 (i±rrLV

n 0П

(1-е)1

,N

-(N-n)

Импульсна  характеристика N каскадной линии задержки на ПЗС с потер ми переноса на один каскад пам ти Ј дл  разных N-E приведена на фиг.З. Вследствие неполного переноса зар да выходной задержанный сигнал расплываетс , его амплитуда в 1М-м периоде уменьшаетс  и по вл етс  цепочка паразитных сигналов в последующих (N+n) тактах, а также искажаетс  частотна  характеристика (фиг.4). Из фиг.З видно, например , дл  МЈ 0,1 амплитуда паразитного сигнала в N+1 такте составл ет пор дка 10% от основного, амплитуда которого уменьшилась до 90%, а дл  NЈ-0,25 амплитуда паразитного сигнала составл ет более 20%. Эти паразитные сигналы накладываютс  на полезный сигнал при перемещении информации по аналоговому сдвиговому регистру и искажают его амплитуду, т.е. происходит взаимное вли ние сигналов соседних элементов пам ти.

Снизить взаимное вли ние.можно, если оставить часть элементов пам ти свободными , т.е. записывать информацию не в каждый элемент пам ти, а, например, через один элемент, тогда искажение амплитуды задержанного сигнала от вли ни  сигналов соседних элементов пам ти резко снижаетс . Например, дл  аналогового сдвигового регистра с ,1 второй сигнал записывать не в N-1 элемент пам ти, где амплиту- . да паразитного сигнала составл ет более 10% от основного (первого), а в N-2, где амплитуда паразитного сигнала составл ет менее одного процента от основного (первого ), тогда вли ние сигналов соседних элементов пам ти снижаетс  более чем в 10 раз.

Но этот способ снижени  вли ни  дл  аналоговых сдвиговых регистров с однока- нальной структурой применить нельз , потому что необходимо будет увеличить число элементов пам ти до 2N, что увеличит потери с NЈ до 2Ne , а тактовую частоту fr необходимо повысить при этом в два раза, что в итоге приведет к увеличению потерь более чем в 4 раза.

Цель изобретени  - повышение точности сохранени  амплитуды задержанных сигналов за счет уменьшени  амплитуды помех от взаимного вли ни  сигналов соседних элементов пам ти аналогового регистра сдвига.

На фиг. 1 .представлена блок-схема устройства задержки; на фиг.2 - эпюры, по с- н ющие работу двухканальной линии задержки; на фиг.З - импульсна  характеристика N-каскадного аналогового сдвигового

регистра на приборах с зар довой св зью, обладающей неэффективностью переноса е на фиг.4 - частотна  характеристика аналогового сдвигового регистра дл  разных по- терь NE ; на фиг.5 - функциональна  схема блока управлени  временем задержки.

Устройство задержки содержит преобразователь 1 уровн , первый аналоговый сдвиговый регистр 2, фильтр 3 нижних час- тот, второй преобразователь 4 уровн , генератор 5 тактовых импульсов, блок 6 управлени  временем задержки, двухка- нальную линию 7 задержки, коммутатор 8, первый 9 и второй 10 ключи, сумматор 11, второй аналоговый сдвиговый регистр 12, делитель 13 частоты на два. Блок 6 управлени  временем задержки содержит элемент И 14, первый триггер 15, дешифратор 16, задающий генератор 17, первый элемент ИЛИ 18, первый 19 и второй 20 счетчики, второй триггер 21 и второй элемент ИЛИ 22.

Устройство задержки работает следующим образом.

Входной импульсный сигнал через пер- вый преобразователь 1 уровн  и коммутатор 8 поступает на двухканальную линию 7 задержки, каналы которой объединены с помощью сумматора 11. На вторые входы первого 2 и второго 12 аналоговых сдвиговых регистров подаютс  импульсные последовательности , следующие с частотой fT от генератора 5 тактовых импульсов, определ ющие врем  задержкиТ3 входного сигнала в первом 2 и втором 12 аналоговых сдвиговых регистрах. Задержанные сигналы с выходом первого 2 и второго 12 аналоговых сдвиговых регистров через сумматор 11 подаютс  на вход фильтра 3 нижних частот , с помощью которого выдел етс  полез- ный сигнал и подавл ютс  помехи от импульсов тактового питани , следующих с частотой fr и их гармоник, потому что полоса среза фильтра 3 нижних частот равна fr/2. С выхода фильтра 3 нижних частот задер- жанных полезный сигнал поступает на выход устройства задержки.

На вход генератора 5 тактовых импульсов подаютс  синхроимпульсы с выхода блока 6 управлени  временем задержки, который вырабатывает определенные импульсные последовательности, обеспечивающие формирование требуемой задержки входного сигнала в первом 2 и втором 12 аналоговых сдвиговых регистрах.

Принцип формировани  необходимой задержки Т3 вытекает из закона изменени  периода входных сигналов.

Дл  сигналов с посто нным периодом следовани  Тс врем  задержки определ етс  выражением

Тз М/тт(1)

где N - число элементов пам ти в каждом регистре;

fr - частота следовани  тактовых импульсов .

Дл  этого на второй вход блока 6 управлени  временем задержки через вход II устройства задержки и второй преобразователь 4 уровн  подаютс  импульсы запуска, следующие с частотой , а на третий вход через вход III устройства задержки поступают импульсные последовательности с частотой fr, обеспечивающие жесткую синхронизацию генератора 5 тактовых импульсов по каждому элементу пам ти аналоговых сдвиговых регистров.

Дл  формировани  времени задержки T3i сигналов, следующих с измен ющимс  периодом TI по закону

Ti-V+ATi,(2)

где То - посто нна  часть периода П, Т0 N,/fT,

кроме подачи импульсов запуска и синхронизации соответственно на вход III устройства задержки, на его вход IV подаетс  код, соответствующий периоду П. на основании которого с помощью блока 6 управлени  формируетс  соответствующее врем  задержки

AT3i N2/fi,(3)

где N2 N-Ni

fi - измен юща  частота в соответствии с изменением поступающего кода.

Таким образом, общее врем  задержки T3i будет равно

T3i Ni/fT+N2/frT0+ (4)

Выражение (4) подтверждает возможность межпериодной обработки сигналов с измен ющемс  периодом от импульса к импульсу . При реализации выражени  (4) технически обеспечиваетс  получение любой задержки в любой очередности в соответствии с приход щим кодом. Реализаци  выражени  (4) осуществл етс  с помощью блока 6 управлени  временем задержки , функциональна  схема которого приведена на фиг.5.

На вход II устройства задержки подаютс  импульсные последовательности с частотой f0, которые через преобразователь 4 уровн  и вход II блока 6 управлени  временем задержки поступают на первый вход элемента И 14, но не проход т на выход, ожида  сигнал разрешени  по второму его входу. На второй вход триггера 15 подаетс  сигнал разрешени  е выхода счетчика 19, а

с выхода триггера 15 снимаетс  сигнал запрета на второй вход элемента И 14. Задающий генератора 17 не работает, так как на его втором входе имеетс  сигнал запрета с второго выхода счетчика 21. На первый вход задающего генератора 17 подаетс  с дешифратора 16 команда на переключение частоты f j в зависимости от поступившего кода на вход IV устройства задержки.

Генератор 5 тактовых импульсов не работает , так как на его входе нет импульсов синхронизации, поэтому с второго выхода генератора 5 тактовых импульсов через вход I блока 6 управлени  временем задержки сигнала на первые входы первого 19 и второго 20 счетчиков не поступает. Счетчик 19, подсчитывающий число NI импульсов с частотой следовани  f0 дл  определени  параметра То Ni/fo, находитс  в нулевом состо нии и открыт по второму входу сигналом первого выхода триггера 21. Счетчик 20, подсчитывающий число импульсов N2, следующих с частотой fi, дл  определени  параметра ATi N2/fj находитс  в нулевом состо нии и закрыт по второму входу сигналом с второго выхода триггера 21,

При поступлении на вход III устройства задержки зондирующих импульсов, определ ющих начало работы блока 6 управлени  временем задержки в каждом периоде, запускаетс  триггер 15, с выхода которого подаетс  сигнал разрешени  на второй вход элемента И 14. По этому сигналу импульсы синхронизации с частотой f0, поданные на первый вход элемент И 14, проход т на его выход и через первый элемент ИЛИ 18 запускают генератора 5 тактовых импульсов, с первого выхода которого импульсные последовательности подаютс  на вторые входы первого 2 и второго 12 аналоговых сдвиговых регистров, а с второго выхода через вход 1 блока 6 управлени  - на первые входы первого 19 и второго 20 счетчиков.

Так как первый счетчик 19 по второму входу имеет сигнал разрешени  он подсчитывает число импульсов NI и при поступлении последнего из NI выдает сигнал на триггер 15, переключа  его в исходное состо ние . При этом с выхода триггера 15 выдаетс  сигнал запрета на второй вход элемента И 14, прекраща  прохождение синхроимпульсов с частотой f0 на первый вход элемента ИЛИ 18. Одновременно выходной сигнал первого счетчика 19 через элемент ИЛИ 22 переключает триггер 21 в другое состо ние, при котором с первого выхода выдаетс  сигнал запрета на второй вход счетчика 19, обнул   его, а с второго выхода - сигнал на разрешение работы счетчика 20 и задающего генератора 17 на

частоте fi. Номинал частоты fi определ етс  кодом изменени  периода, который поступает на вход IV устройства, Далее сигнал кода поступает на дешифратор 16, который

вырабатывает соответствующую команду на переключение частоты в задающем генераторе 17.

Во врем  первого периода после окончани  формировани  параметра Т0, задающий генератор .1.7 начинает работать на частоте fi и через элемент ИЛИ 18 обеспечивает синхронизацию генератора 5 тактовых импульсов, с второго выхода которого через вход I подаютс  импульсные последовательности с частотой fi на первые входы первого 19 и второго 20 счетчиков. Счетчик 19 закрыт, а счетчик 20 начинает подсчет числа импульсов N2 с приходом последнего из N2 импульсов. Счетчик 20 вырабатывает.

сигнал, который через элемент ИЛИ 22 переключает триггер. 21 в исходное состо ние. При этом с его второго выхода запрещающий сигнал поступает на второй вход счетчика 20 и на второй вход задающего

генератора 17, прекраща  их работу, а с первого выхода - разрешающий сигнал на второй вход счетчика 19, подготавлива  тем самым его к работе в следующем периоде. Параметр ДТ|сформирован. Наэтомзаканчиваетс  первый цикл управлени , в результате которого получена задержка входного сигнала в сдвиговых регистрах T3i Ni/fo+N2/fi Ti To+ ATi. С приходом второго зондирующего импульса и кода, соответствующего второму периоду, начинаетс  второй цикл работы блока 6 управлени  временем задержки. Процессы формировани  задержки происход т как и в первом цикле. В результате

врем  задержки дл  второго периода будет равно

T32 Ni/f0 + N2/f2 T2 T0+ AT2. С приходом третьего зондирующего импульса и кода, соответствующего третьему

периоду, врем  задержки дл  третьего периода будет равно

T33 Ni/fo + N2/f3 T3 To + ДТ3. Рассмотрим более подробно процессы подавлени  паразитных сигналов в устройстве задержки, обусловленных взаимным вли нием сигналов соседних элементов пам ти аналоговых сдвиговых регистров.

Дл  устранени  взаимного вли ни  сигналов соседних элементов пам ти входна 

информаци  в каждый канал двухканальной линии 7 задержки записываетс  поочередно , т.е. в аналоговый сдвиговый регистр 2 первого канала записываютс  нечетные выборки с первого выхода коммутатора 8, а в

аналоговый сдвиговый регистр 12 второго канала -четные выборки с второго выхода коммутатора 8. При этом выборки в аналоговые сдвиговые регистры записываютс  не в каждый элемент пам ти, а через один, т.е. в аналоговом сдвиговом регистре 2 нечетные выборки записываютс  в нечетные элементы пам ти, пропуска  четные, а в аналоговом сдвиговом регистре 12 четные выборки записываютс  в четные элементы пам ти, пропуска  нечетные.

Это осуществл етс  следующим образом . С выхода преобразовател  1 уровн  входна  информаци  (фиг.2.4) поступает на вход коммутатора 8, на первый и второй управл ющие входы которого поступают противофазные импульсные последовательности (фиг.2.2 и 2.3) с частотой fT/2 и длительностью Тт () с первого и второго вы ходов делител  13 частоты на два, на вход которого поступают импульсные последовательности с частотой fT с второго выхода генератора 5 тактовых импульсов. Поэтому коммутатор 8 делает выборки из входной информации с частотой fT, а на его первом выходе будут нечетные выборки (фиг.2.5), следующие с частотой fT/2, которые поступают на аналоговый сдвиговый регистр 2 и записываютс  в его нечетные элементы пам ти.

С второго выхода коммутатора 8 четные выборки (фиг.2.9) с частотой fT/2 поступают на аналоговый сдвиговый регистр 12 и запи- сываютс  в четные элементы пам ти. На вторые входы первого 2 и второго 12 аналоговых сдвиговых регистров поступают импульсные последовательности (фиг.2.1) с частотой fT дл  управлени  времени задержки в них с первого выхода генератора 5 тактовых импульсов. Поэтому кажда  входна  выборка в первом 2 и втором 12 аналоговых сдвиговых регистрах прот гиваетс  через два элемента пам ти, т.е. при поступлении первой выборки на вход аналогового сдвигового регистра 2 она запишетс  в первый элемент пам ти, в это врем  в первый элемент пам ти аналогового сдвигового регистра 12 запишетс  нулева  информаци .

При поступлении второй выборки на вход аналогового сдвигового регистра 12 нулева  информаци  из первого элемента пам ти перепишетс  во второй элемент пам ти , а в первый элемент пам ти запишетс  втора  выборка. В это врем , т.е. во втором такте, в аналоговом сдвиговом регистре 2 перва  выборка из первого элемента пам ти перепишетс  во второй элемент пам ти, оставив в первом элементе пам ти паразитную помеху вследствие неполного переноса зар да (дл  N Ј 0,25 амплитуда этой помехи составл ет более 10% амплитуды первой выборки).

При поступлении на вход аналогового сдвигового регистра 2третьей выборки (третий такт работы) перва  выборка из второго элемента пам ти перепишетс  в третий элемент пам ти, паразитна  помеха из первого элемента пам ти перепишетс  во второй элемент пам ти, а треть  выборка запишётс  в первый элемент пам ти. При этом в первом элементе пам ти амплитуда паразитной помехи составл ет пор дка 1 % от амплиттуды первой выборки, а не 10%, если бы мы записали третью выборку вслед за

первой, не оставл   один свободный элемент пам ти.

В третьем такте на вход аналогового сдвигового регистра 12 втора  выборка из первого элемента пам ти перепишетс  во

второй элемент, оставив в первом элементе пам ти помеху с дес типроцентной амплитудой от себ . В четвертом такте на вход аналогового сдвигового регистра 12 поступает четверта  выборка. В это врем  втора 

выборка перепишетс  в третий элемент пам ти из второго, в который перепишетс  паразитна  помеха из первого элемента пам ти , где осталась паразитна  помеха с амплитудой менее 2% от второй выборки,

запишетс  четверта  выборка.

Такой процесс осуществл етс  благодар  параллельному тактовому питанию по второму входу первого 2 и второго 12 аналоговых сдвиговых регистров с частотой fT, a

коммутатор 8 управл етс  противофазными импульсными последовательност ми, следующими с частотой fr/2. В п том и последующих тактах . работы процессы в параллельных каналах двухканальной линии 7 задержки повтор ютс .

Ключ 9 управл етс  пр мой последовательностью импульсов (фиг.2.7) длительностью Т с первого выхода делител  13 частоты на два, поэтому он открываетс  во врем 

нечетных выборок, а ключ 10 управл етс  противофазной последовательностью импульсов (фиг.2.11) с второго выхода делител  13 частоты на два, поэтому он открываетс  во врем  четных выборок. В

св зи с этим с выхода аналогового сдвигового регистра 2 нечетные выборки (фиг.2.6) проход т на первый вход сумматора 11 (фиг.2.8), а паразитные помехи, поступающие на выход в четные такты, через первый

ключ 9 не проход т, так как он в это врем  закрыт.

С выхода аналогового сдвигового регистра 12 четные выборки (фиг.2.10) проход т через ключ 10 в четные такты на второй

вход сумматора 11 (фиг.2.12), а паразитные помехи, поступающие на выход в нечетные такты, через второй ключ 10 не проход т, так как он в это врем  закрыт.

На выход сумматора 11 нечетные и чет- ные выборки задержанной входной информации объедин ютс  (фиг.2.13) и следуют с частотой fT на вход фильтра 3 нижних частот, который выдел ет огибающую дискретных выборок входной информации (фиг.2.14) и выдает ее в качестве задержанного сигнала с периодом Тс на выход устройства задержки .

Таким образом, образование двух каналов в линии 7 задержки, обеспечение парал- лельной работы первого 2 и второго 12 аналоговых сдвиговых регистров на тактовой частоте 1т, поочередное их питание входной информацией с помощью коммутатора 8, запись ее в первый 2 и второй 12 аналоговые сдвиговые регистры через один элемент пам ти и поочередное считывание с их выходов задержанной информации на входы сумматора 11с помощью первого 9 и второго 10 ключей позволило сохранить чис- ло N элементов пам ти в каждом регистре, а также снизить амплитуду паразитных помех , обусловленных взаимным вли нием сигналов соседних элементов пам ти, в 10 раз и более, при этом частотные характери- стики первого 2 и второго 12 аналоговых сдвиговых регистров станов тс  более пр молинейными .

Использование предлагаемого устройства в импульсных РЛС позвол ет обеспе- чить обработку сигналов как с посто нным, так и с измен ющимс  периодом следовани , устран   при этом наличие слепых скоростей, а также повысить качество обработки сигналов в целом.

Claims (1)

1. Формула изобретени 

   Устройство задержки, содержащее первый и второй преобразователи уровн , входы которых  вл ютс  соответственно первым и вторым входами устройства за- держки, первый аналоговый сдвиговый регистр , генератор тактовых импульсов, первый выход которого соединен с вторым входом первого аналогового сдвигового регистра, блок управлени  временем задержки , первый и второй входы которого соединены соответственно с вторым выходом генератора тактовых импульсов и выходом второго преобразовател  уровн , третий и четвертый входы блока управлени  временем задержки  вл ютс  соответственно третьим и четвертым входами устройства задержки, а выход соединен с входом генератора тактовых импульсов, и фильтр нижних частот, выход которого  вл етс  выходом устройства задержки, отличающеес  тем, что, с целью повышени  точности сохранени  амплитуды задержанных сигналов за счет уменьшени  амплитуды помех от взаимного вли ни  сигналов соседних элементов пам ти аналогового сдвигового регистра, лини  задержки выполнена двухканальной, состо щей из делител  частоты на два, коммутатора, первого и второго ключей, сумматора и второго аналогового сдвигового регистра, причем вход делител  частоты на два соединен с вторым выходом генератора тактовых импульсов, а первый и второй выходы соединены соответственно с первым и вторым управл ющими входами коммутатора, информационный вход которого соединен с выходом первого преобразовател  уровн , первый выход коммутатора через последовательно соединенные первый аналоговый сдвиговый регистр и первый ключ соединен с первым входом сумматора, а второй выход коммутатора через последовательно соединенные второй аналоговый сдвиговый, регистр и второй ключ - с вторым входом сумматора, выход которого соединен с входом фильтра нижних частот, управл ющие входы первого и второго ключей соединены соответственно с первым и вторым выходами делител  частоты на два, второй вход второго аналогового сдвигового регистра соединен с выходом генератора тактовых импульсов.

   .1 .2S NC.0.5

   Фиг. 3

   I о

   ОЛ 0.2 0,3 0/f 0,5

   Нормироданна  частота f/fc

   Фае. Ь

   ВходиВыход лВход I