SU1377823A1 - Нелинейное корректирующее устройство - Google Patents

Abstract

Изобретение относитс  к нелинейным корректирующим устройствам, компенсирующим вли ние ограничени , и может быть использовано в системах автоматического управлени  с исполнительным механизмом (приводом),имеющим ограничение, например в системах управлени  подвижными объектами.Целью изобретени   вл етс  расширение функциональных возможностей за счет увеличени  диапазона компенсации помех входного сигнала. Устройство содержит элемент с ограничением, коммутатор , интегратор и арифметический . блок. Сущность изобретени  заключаетс  в повышении величины входного сигнала, который может без искажени  передратьс  на выход элемента с ограничением за счет удачно выбранной логики функционировани  корректирующего устройства. 3 ил. 3 3.п. ф-лы, о сл

Description

Изобретение относитс  к нелинейным корректирующим устройствам, компенсирующих вли ние ограничени , и может быть использовано в системах автоматического управлени  с исполнительным механизмом (приводом), имеющим ограничение, например, в системах управлени  подвижными объектами.

Цель изобретени  - расширение функциональных возможностей за счет yae личени  диапазона компенсации помех входного сигнала.

На фиг. 1 представлена функциональна  схема устройства; на фиг.2 - блок-схема устройства-, на фиг.З - временна  диаграмма.

Нелинейное корректирующее устройство (фиг. 1 и 2) содержит элемент 1 с ограничением, коммутатор 2, интегратор 3 и арифметический блок 4, первый 5 и второй 6 входы элемента 1 с ограничением, первый вход 7 коммутатора 2, второй 8 вход коммутатора 2, третий 9 вход коммутатора 2, четвертый 10 вход коммутатора, первый 11 ключ, второй 12 ключ, втора  13 и перва  14 схемы совпадени , шестой 15 и п тый 16 выходы коммутатора, первый 17 и второй 18 выходы коммутатора 2, первьш счетчик 19, первый

генератор 20 импульсов, шестой 21, седьмой 22, третий 23 и четвертый 24 ключи, четвертый 25 и п тый 26 счет-- чики, второй 27 инвертор, -второй 28 и третий 29 счетчики, п тый 30 и три надцатый 31 ключи, щестой 32 и седьмой 33 счетчики, дев тый 34 и дес тый 35 ключи, восьмой 36 счетчик, третий 37 и четвертый 38 выходы коммутатора 2, первый 39 и второй 40 входы арифметического блока 4, втора  41 и перва  42 и треть  43 линии задержки, одиннадцатый 44 ключ, первьш 45 регистр, четверта  46 и п та  47 линии задержки, двенадцатый 48 ключ, второй 49 регистр, /седьма  50 и щеста  51 линии задержки, дев тый 52 счетчик, выход 53 арифметического блока 4, выход 54 интегратора 3, пер вый 55 и второй 56 входы интегратора 3, первый 57 резистор, второй 58 усилитель посто нного тока, четвертый 59 резистор, восьмой 60 и четырнадцатый 61 ключи, второй 62 резистор , третий 63 резистор, конденсатор 64, первый 65 усилитель посто нного тока, второй 66 генератор импульсов , первый 67 инвертор, первый 68, второй 695 третий 70 и четвертый

71 выходы, выход 72 второго 66 генератора импульсов, выход .73 тринадцатого 31 ключа, первый 74 вход де5 с того 35 ключа, первьй 75 вход дев того 34 ключа, первый 76 вход одиннадцатого 44 ключа, первый 77 вход двенадцатого 48 ключа, второй 78 вход одиннадцатого ключа и второй 79 вход

Ш первого 11 ключа.

Одиннадцатый ключ 44 представл ет собой стандартный электронный ключ. Втора  схема 13 совпадени   вл етс  логическим элементом И.

15 Первый счетчик 19 реализован в виде суммирующего двухразр дного счетчика. Первьй генератор 20 импульсов реализован в виде мультивибратора с коллектором - базовой

20 св зью. Втора -лини  41 задержки  вл етс  формирователем задержанных импульсов. Первый регистр 45 представл ет собой реверсивный счетчик. Нелинейное корректирующее устрой25 ство работает следующим образом.

В исходном положении первый ключ 11 открыт, второй 12, четвертый 24, п тый 30, седьмой 22, дев тый 34, одиннадцатый 44, восьмой 60 ключи

30 закрыты, все счетчики наход тс  в нулевом состо нии (во всех разр дах записаны О), все регистры - в нулевом состо нии (во всех разр дах записаны О), все регистры - в нулевом состо нии, конденсатор 64 раз35

р жен.

Через первый 7 вход коммутатора 2 первый ключ 11 и первый выход 17 коммутатора 2 входной сигнал Xj

вместе с сигналом помехи (фиг. 2) поступает на первый вход 5 элемента 1 с ограничением, а также на первый управл ющий вход первой схемы 14 совпадени  и через п тый выход 16

коммутатора 2 на второй вход 56 запоминающего интегратора 3. Выходной сигнал Х, ., элемента 1 с ограниче л

нием через третий 9 вход коммутатора 2 поступает на второй управл ющий

вход первой схемы 14 совпадений. В момент времени t, сумма сигналов Xgj+f становитс  равна, а затем больше значени  зоны С (см. фиг. 3) и перва  схема 14 совпадени  скачком

уменьщает потенциал на своем выходе до нул . По этому сигналу в первый счетчик 19 записываетс  первый импульс , а щестой 21 ключ готовитс 

открытьс . При этом на первом выходе

первого счетчика 19 формируетс  сигнал 1, поступающий на второй управл ющий вход шестого 21 и седьмого 22 ключей. Шестой ключ 21 открываетс , и импульсы с выхода посто нно i работающего первого генератора 20 импульсов через шестой ключ 21 поступают на вход четвертого счетчика 25. В момент времени t сумма сигналов X,.,+f остаетс  меньше величины зоны

В Л

С и перва  схема 14 совпадений вновь формирует на своем выходе высокий потенциал. По этому сигналу шестой ключ 21 закрываетс  и импульсы на вход четвертого счетчика 25 прекращают поступать. Инвертированный сигнал с выхода первого инвертора 67 поступает на первый управл ющий вход седьмого ключа 22, которьй открываетс , и импульсы с выхода первого 20 генератора через седьмой 22 ключ начинают поступать на п тый 26 счетчик .

В момент времени t вновь становитс  равной и остаетс  больше величины С и перва  схема 14 совпа - дений формирует на своем выходе сигнал низкого потенциала, седьмой ключ 22 закрываетс  и прохождение импульсов с выхода первого генератора 20 на вход п того счетчика 26 прекратитс . Одновременно в первый счетчик 19 записываетс  второй импульс и на его втором выходе формируетс  сигнал а с первого выхода снимаетс  другой сигнал. Кроме того, выходным сигналом первой схемы 14 совпадени  и выходным сигналом его счетчика 19 формируетс  третий сигнал, поступающий на первый и второй управл ющие входы третьего ключа, последний открываетс  и с выхода первого генератора 20 через открытый третий ключ 23 на вход второго счетчика 28 начинают поступать импульсы.

К моменту закрыти  седьмого ключа 22 в четвертом 25 и п том 26 счетчиках таким образом окажетс  записана последовательность импульсов (код), эквивалентна  интервалам времени и соответственно. В момент времени t при по влении на втором выходе первого 19 счетчика сигнала осуществл етс  перезапись параллельным кодом через третий 37 и четвертый 38 выходы коммутатора 2, первый 39 и второй 40 входы арифме. тического блока 4 информации в седь

5

0

5

0

5

0

5

0

5

мой 33 и восьмой 36 счетчики соответственно . Одновременно через пер- вую 42 линию задержки записываетс  первый импульс в дев тый счетчик 52 при этом на его первом 68 выходе формируетс  сигнал низкого потенциала и подаетс  на управл ющий вход дес того ключа 35. Последний открываетс , и импульсы с выхода посто нно работающего второго генератора 66 начинают поступать на управл ющий вход восьмого счетчика 36. Первым же импульсом информаци  (код) из восьмого счетчика 36 параллельным кодом переписываетс  в первый регистр 45, а через вторую линию 41 задержки одновременно в деё тый счетчик 52 записываетс  второй импульс. При этом на втором выходе 69 дев того счетчика 52 формируетс  сигнал, который подаетс  на дев тый ключ 34, Последний открываетс , и импульсы с выхода второго генератора 66 через открытый дев тый ключ 34 начнут поступать на управ- л юш;ий вход седьмого 33 счетчика. В результате этого код последовательно переписываетс  на реверсивный вход первого регистра 45, где осуществл етс  вычитание кода числа t,-t из кода числа . При обнулении седьмого счетчика 33 через третью линию 43 задержки на вход дев того счетчика 52 поступает третий импульс. При этом на третьем выходе 70 дев того счетчика 52 формируетс  сигнал, который попадаетс  на управл ющий вход одиннадцатого ключа 44, которьй открываетс  и импульсы с выхода второго генератора 66 начинают поступать через открытьй одиннадцатый ключ 44 на управл ющий вход первого регистра 45, код числа из которого параллельным кодом переписываетс  во второй регистр 49. Одновременно через четвертую линию 46 задержки в дев - тый счетчик 52 записываетс  йетвер- тьй импульс. При этом на четвертом 71 выходе дев того счетчшса 52 формируетс  сигнал, которьй Подаетс  на первьй управл ющий вход двенадцатого 48 ключа, а через п тую 47 линию задержки - на второй управл ющий вход двенадцатого ключа 48, который от- крывае с  по первому и пропускает второй сигнал на первый управл ющий вход второго регистра 49. Во втором регистре 49 осуществл етс  в этом случае сдвиг кода числа на один разр д вправо (деление на два). Кроме того, выходной сигнал двен.адцатого . ключа 48 подаетс  через шестую 51 и седьмую 50 линии задержки на второй управл ющий вход второго 49 регистра, в результате параллельный код через выход 53 арифметического блока 4 и четвертый 10 вход коммутатора 2 переписываетс  в шестой счетчик 32. Одновременно на управл ющий вход дев того счетчика 52 с вьпсода второго регистра 49 подаетс  сигнал, перевод щий его в нулевое положение.

При последовательном изменении выходных сигналов дев того счетчика 52 ключи арифметического блока 4 в той же последовательности измен ют свое состо ние. Отсутствие этих сигналов переводит ключи в закрытое состо ние.

В момент времени t по сигналам первой схемы 14 совпадени  и первого счетчика 19 открываетс  третий ключ 23 и во второй счетчик 28 записываетс  код, соответствующий продолжительности интервала времени. В момент времени t по сигналам первой схемы 14 совпадени  и первого счетчика 19 третий 23 ключ закрьшаетс , а четвертый ключ 24 открьшаетс  и а третий счетчик 29 записываетс  код, соответствующий продолжительности интервала времени t4-t,.

Кроме того, в момент времени t по сигналу первой схемы 14 совпадени  через второй 27 инвертор открываетс  п тый ключ 30 и с выхода первого генератора 20 импульсы через открытый п тый ключ 30 начнут поступать на инверсный вход шестого счетчика 32. Таким образом осуществл етс  считывание информации, вычисленной арифметическим блоком 4 и записанной в шестом счетчике 32. Так как интервал времени t.-ty равен половине разности интервалов и ( равенство указанных интервалов обеспечиваетс  сш усоидальностью сигнала помехи f см. фиг.. 3).

I -- д

В момент времени t шестой 32 счетчик обнул етс  и через открытый тринадцатый ключ 31 подает сигнал 73 в виде низкого потенциала на управ0

5

0

5

0

второй 12 и четырнадцатый 61 ключи открываютс . Четырнадцатый 61 ключ открываетс  кратковременно (только падающим фронтом управл ющего сигнала ) , что обеспечивает запоминание величины суммы сигналов в момент времени ty.. Запомненньп сигнал запоминающего интегратора 3 через открытый двенадцатый ключ 4Й и второй выход 18 коммутатора 2 подаетс  на второй вход 6 элемента 1 с ограничением. Измен ющийс  сигнал через закрытый первый ключ 11 на первый 5 вход элемента 1 с ограничением не поступает. В момент времени t выходной сигнал запоминающего интегратора 3 станет равным сумме и втора  схема 13 совпадени  изменит свой выходной сигнал на сигнал низкого потенциала. При изменении управл ющего сигнала на сигнал низкого потенциала тринадцатый ключ 31 за-- крываетс  и снимает сигнал 73 с управл ющих входов управл емых ключей . В результате первый ключ 11 открываетс , второй ключ 12 закрываетс , отключа  тем самым выход запоминающего интегратора 3 от второго 6 входа, и подключают входные сиг5

0

5

0

налы Xgx и f к первому 5 входу элемента 1 с ограничением. Четырнадцатый ключ 61 остаетс  в закрытом состо нии , а восьмой ключ 60 открываетс  кратковременно и конденсатор 64 разр жаетс  через второй резистор 62.

В результате кратковременного подключени  запоминакмцего интегратора 3 к второму входу 6 элемента 1 с ограничением среднее значение выходного сигнала становитс  равным величине входного сигнала Х, с высокой степенью точности.

Дальнейша  работа нелинейного корректирующего устройства аналогична описанным выше процедурам.

Устройство обладает повышенной эффективностью по сравнению с прототипом , дл  которого существует Xg (при неизменных частоте и амплитуде сигнала помехи и величиной зоны ограничени ) , близкое к величине зоны ограничени , при котором указанное устройство прекратит компенсацию вли

л ющие входы первого 11 и второго 12, gg  ни  помехи с и станет неэффективным . Дл  предлагаемого устройства нет таких Х, меньших зоны ограничени , дл  которых прекратилась бы компенсаци  вли ни  помехи.

четырнадцатого 61 и восьмого 60 ключей . В результате первый 11 ключ закрываетс , закрытое состо ние вось-, мого 60 ключа подтверждаетс , a

Claims (4)

1.Нелинейное корректирующее устройство , содержащее коммутатор, первый вход которого  вл етс  входом устройства, элемент с ограничением

и интегратор, выход которого соединен с вторым вхбдом коммутатора, третий вход которого соединен с выходом элемента с ограничением и  вл етс  выходом устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет увеличени  диапазона компенса- ции помех входного сигнала, дополнительно введен арифметический блок, выход которого соединен с четвертым входом коммутатора, первый и второй выходы которого соединены с соответствующими входами элемента с ограничением, третий и четвертый выходы коммутатора соединены соответственно с первым и вторым входами арифметического блока, а п тый и шестой выходы коммутатора соединены соответственно с вторым и первьм входами интегратора.

2.Устройство по п. 1, отличающеес  тем, что коммутатор содержит два инвертора, семь ключей, две схемы совпадени , шесть счетчиков и один генератор импульсов первый вход коммутатора соединен с входом первого ключа, входом первой схемы совпадени , входом второй схемы совпадени  и п тым выходом коммутатора , второй вход коммутатора соединен с входом второго ключа, выход которого соединен с вторым входом второй схемы совпадени  и вторым выходом коммутатора, первый выход которого соединен с выходом первого ключа, выход тринадцатого ключа объединен с шестым выходом коммутатора

и соединен с вторым входом второго ключа и вторым входом первого кшоча, третий вход коммутатора соединен с вторым входом первой схемы совпадени , выход которой соединен с входами второго инвертора третьего ключа, Jпервого счетчика, шестого ключа и первого инвертора, выход которого (Соединен с входом седьмого ключа и входом четвертого ключа, выход которого соединен с входом третьего счетчика, выход которого соединен.с четвертым выходом коммутатора, выход второго инвертора соединен с входом

0

5

п того ключа, выход которого соединен с входом шестого счетчика, выход которого соединен с входом тринадцатого ключа, второй вход которого .соединен с выходом второй схемы совпадени , второй вход шестого счетчика соединен.с четвертым входом коммутатора , первый выход первого счетчика соединен с первым входом второго счетчика, вторым входом третьего счетчика, вторым входом шестого ключа и вторым входом седьмого ключа, первый генератор импульсов

5 соединен с третьим входом шестого ключа, третьим входом седьмого ключа , вторым входом третьего ключа, вторым входом четвертого ключа и вторым входом п того ключа, второй выход первого счетчика соединен с третьим входом третьего ключа, третьим . входом четвертого ключа, первым входом четвертого счетчика и первым входом п того счетчика, выход которого соединен с четвертым выходом коммутатора, выход седьмого ключа соединен с вторым входом п того счетчика , выход второго счетчика соеди- . нен с третьим выходом коммутатора, который соединен с выходом четвертого счетчика.

3.Устройство по п. 1, отличающеес  тем, что интегратор содержит четыре резистора, два усилител  посто нного тока, конденсатор и два ключ а, первый вход интегратора соединен с входом восьмого ключа и с входом четырнадцатого ключа, выход которого соединен с входом первого усилител  посто нного тока, второй вход интегратора через первый резистор соединен с вторым входом четырнадцатого кjm4a,. вторым входом восьмого ключа и вторым резистором, второй вывод которого через третий резистор соединен с входом второго уси лител  посто нного тока и четвертым резистором, второй вывод которого соединен с выходом второго усилител  посто нно.го тока и выходом интегратора , выход восьмого ключа соединен

с входом первого усилител  посто нного тока и через конденсатор соединен с выходом первого усилител  посто нного тока, выход которого в свою 5 очередь соединен с общей точкой второго и третьего резисторов.

4.Устройство по п. 1, о т л и 0

5

0

5

0

чающеес 

тем, что арифметический блок содержит три счетчика, четыре ключа, семь линий задержки, два .регистра и генератор импульсов, первый вход арифметического блока соединен с входом седьмого счетчика, выход которого соединен с входом первого регистраэ выход которого соединен с входом второго регистра, выход которого соединен с входом дев того счетчикаJ первый выход которого соединен с входом дес того ключаj выход которого соединен с входом восьмого счетчика, второй вход арифметического блока соединен с вторым входом вось- мого счетчикаS выход которого соединен с вторым входом первого регистра, второй вход арифметического блока через первую и четвертую линии задержки соединен с входом второго регнет- pa, выход арифметического блока соединен с выходом второго регистра, второй седьмого счетчика через третью линию задержки соединен с

вторым входом дев того счетчикаj второй выход которого соединен с входом дев того ключа, выход которого соединен с вторым входом седьмого счетчика , второй выход восьмого счетчика через вторую линию задержки соединен с вторьм входом дев того счетчика , третий выход которого соединен с входом одиннадцатого ключа, выход которого соединен с третьим входом первого регистра, второй генератор импульсов соединен с вторым входом дев того ключа, вторьм входом дес того ключа и вторым входом одиннадцатого ключа, четвертый выход дев того счетчика соединен с входом двенадцатого ключа и через п тую линию задержки - с вторым входом двенадцатого ключа, выход которого соединен непосредственно с вторым входом второго регистра- и через шестую и седьмую линию задержки - с третьим входом второго регистра.

Г м

Фиг. 2

Риг. 3