SU1117590A1 - Цифровой интерпол тор - Google Patents

Цифровой интерпол тор Download PDF

Info

Publication number
SU1117590A1
SU1117590A1 SU833558262A SU3558262A SU1117590A1 SU 1117590 A1 SU1117590 A1 SU 1117590A1 SU 833558262 A SU833558262 A SU 833558262A SU 3558262 A SU3558262 A SU 3558262A SU 1117590 A1 SU1117590 A1 SU 1117590A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
register
trigger
Prior art date
Application number
SU833558262A
Other languages
English (en)
Inventor
Эдуард Моисеевич Витенберг
Петр Юлианович Фардыга
Исай Давыдович Шварцбанд
Соломон Моисеевич Гительман
Original Assignee
Научно-Производственное Объединение Радиоэлектронной Медицинской Аппаратуры
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Производственное Объединение Радиоэлектронной Медицинской Аппаратуры filed Critical Научно-Производственное Объединение Радиоэлектронной Медицинской Аппаратуры
Priority to SU833558262A priority Critical patent/SU1117590A1/ru
Application granted granted Critical
Publication of SU1117590A1 publication Critical patent/SU1117590A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий реверсивный счетчик, соединенный выходом с выходом интерпол тора , а управл ющим входом - со знаковым выходом второро регистра, подключенного управл ющим входом к управл ющему входу первого регистра , входам установки первого и второго счетчиков, к входу установки в О первого триггера и выходу первого блока сравнени , соединенного первым информационным входом с выходом первого регистра, а вторым информационным входом - с выходом перW вого счетчика, св занного счетным входом с выходом делител  частоты, подключенного BxojqoM к выходу генератора импульсов, причем выход второго счетчика подключен к входу второго блока сравнени , информационный вход первого регистра подключен к первому входу интерпол тора, а информационный вход второго регистра - к второму входу интерпол тора, отличающийс  тем, что.,с целью повьпиени  точности интерполировани , в него введены третий и четвертый регистры , третий блок сравнени , второй третий и четвертьй триггеры, четыре вычитающих счетчика, п ть элементов И, элемент ИЛИ и вычислительный блок, соединенный первым и вторым входами с выходами соответственно первого и второго регистров, третьим входомс выходом второго счетчика, подключенного счетнйгм входом к выходу пер-, вого элемента И, соединенного первым входом с выходом генератора импульсов , а вторьм входом - с первым выходом вычислительного блока, входом установки в 1 первого триггера, первыми управл ющими входами первого и второго вычитающих счетчиков, управл ющими входами третьего и четвер (Л того вычитаю1 гх счетчиков и управл ющими входами третьего регистра и четвертого регистра, св занного выходом с первым входом третьего блока сравнени , подключенного первым выходом к входу установки в О второго триггера,вторым выходом - кперво-; му входу установки в 1 в торого три ггера , а вторым входом - к информацион Hor.iy входу четветрого регистра и выСП ходу третьего регистра, соединенного информационным входом с информацион;о ным входом первого вычитающего счетчика и вторым выходом вычислительного блока, св занного третьим, четвертым и п тым выходами с информационными входами соответственно второго и третьего вычитающих счетчиков и четвертого вычитающего счетчика, подключенного выходом к входу установки в четвертого триггера, св занного пр мым выходом с первым входом п того элемента И, инверсным выходом - с первым входом установки в 1 третьего

Description

триггера, первым входом установки в 1 - с выходом третьего элемента И, а вторым входом установки в 1 с инверсным выходом третьего триггера подключенного пр мым выходом к первому входу четвертого элемента И, входом установки в О - к выходу тре тьего вычитающего счетчика, а вторым входом установки в 1 - к выходу второго элемента И, соединенного первым входом с первым входом третьего :элемента И, пр мым выходом первого триггера, вторыми входами четвертого элемента И и п того элемента И, св зйнного третьим входом с выходом делител  частоты и третьим входом четвертого элемента И, подключенного выходом к счетному входу второго вычитающего счетчика, св занного выходом с вторым управл ющим входом второго счетчика, счетным входом третьего вычитающего счетчика и первым входом элемента ИЛИ, подключенного выходом к счетному входу реверсивного счетчика , а вторым входом - к счетному входу четвертого вычитающего счетчика , второму управл ющему входу первого вычитающего счетчика и выходу первого вычитающего счетчика, соединенного счетным входом с выходом п того элемента И, вторые входы второго и третьего элементов И подключены соответственно к пр мому и инверсному выходам второго триггера, соединенного вторым входом установки в 1 с выходом второго блока сравнени .
Изобретение относитс  к автоматик и вычислительной технике, в частност к интерполирующ м устройствам дл  преобразовани  кодового , соответствующего приросту функции, в линейно измен юпщйс  цифровой крд и может быть применено в цифровых регистрирующих приборах с графическим отображением информации. Известен интерпол тор, содержащий генератор импульсов, элемент сов падени  концов интерполировани  и по каждой координате интерполировани  элементы совпадени  координатных приращений, входы которых подключены к выходам регистра пам ти и счетчики импульсов 1 . Однако устройство не имеет достаточной точности интерполировани . Наиболее близким по технической .сущности к изобретению  вл етс  инте пол тор, содержащий генератор импульсов , первый и второй блоки сравнени  кодов, первый и второй регистр первый и агорой счетчики импульсов триггер, первый вход которого соединей с первым управл ющим входом первого счетчика импульсов и выходом первого блока совпадени  кодов, соединенного первым входом с выходом первого счетчика импульсов, вторым входом - с выходом первого регистра управл ющий вход которого подключен к управл ющему входу второго регистра и управл ющему входу второго счетчика импульсов, вькод которого соединен с первым входом второго блока сравнени  кодов, второй вход которого подключен к выходу второго регистра, делитель частоты и реверсивный счетчик импульсов, управл ющий вход которого соединен со знаковым выходом первого регистра, счетный вход - с выходом триггера, второй вход которого подключен к выходу второго блока сравнени  кодов, управл ющему входу первого регистра и второму управл ющему входу первого счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов и входом делител , частоты выход которого подключен к счетному входу второго счетчика импульсов С2 . Погрещность интерполировани  известного устройства равна сумме но- минальной погрешности интерполировани , не превышающей половины младшего разр да отрабатываемого кодового значени  и методической погрещности Л,, возникающей из-за ограниченного числа разр дов кодовых слов т. м заносимых в первый и второй регистры. Погрешность л может принимать значени , кратные единице младшего разр да отрабатываемого кода, и опре Km; дел етс  вьфажением где - операци  вьщелени  целой час ти. Например, дл  значений п, &5j . Г 128 при , л, run L LbsJ, Увеличива  коэффициент К, можно умен шить погрешность Л Дл  тех же т. и п при значени х и и имеем соответственно Недостаток известного устройства заключаетс  в том, что с возрастание коэффициента К значительно уменьшает с  быстродействие. Цель изобретени  - повышение точности интерполировани  путем исключе НИН погрешности Л без понижени  быстродействи  устройства. Поставленна  цель достигаетс  тем что в цифровой интерпол тор, содержа щий реверсивный счетчик, соединенный выходом с выходом интерпол тора, а у равл ющим входом - со знаковым выходом второго регистра, подключенного управл ющим входом к управл ющему вх ду первого регистра, входам установки первого и второго счетчиков, входу установки в О первого триггера и выходу первого блока сравнени , соединенного первым информационным входом с выходом первого регистра, а вторым информационным входом - с в ходом первого счетчика, св занного счетным входом с выходом делител  частоты, подключенного входом к выходу генератора импульсов, причем вы ход второго счетчика.подключен к входу второго блока сравнени , инфор мационный вход первого регистра подключен к первому входу интерпол тора а информационный вход второго регист ра - к второму входу интерпол тора, введены третий и четвертьй регистры, третий блок сравнени , второй, трети и четвертьй триггеры, четыре вычитаю щих счетчика, п ть элементов И, элемент ИЛИ и вычислительный блок, соединенный первым и вторым входами с выходами соответственно первого и вт рого регистров, третьим входом - с выходом второго счетчика, подключенкого счетным входом к выходу первого элемента И, соединенного первым входом с выходом генератора импульс.ов. а вторым входом - с первым выходом вычислительного блока, входом установки в 1 первого триггера, первь ш управл ющими входами первого и второго вычитaюD иx счетчиков, управл ющими входаьш третьего и четвертого вычитаю11Ц1х счетчиков и управл ющими входами третьего регистра и четвертого регистра, св занного выходом с первым входом третьего блока сравнени , подключенного первым выходом к входу установки в О второго триггера. вторым выходом - к первому входу установки в 1 второго триггера, а вторым входом - к информационному входу четвертого регистра и выходу третьего регистра, соединенного информационным входом с информационным входом первого вычитающего счетчика и вторым выходом вычислительного блока, св занного третьим, четвертым и п тьп выходами с информационными входами соответственно второго и третьего вычитающих счетчиков и четвертого вычитающего счетчика, подключенного выходом к входу установки в О четвертого Т15иггера, св занного пр5шым выходом с первым входом п того элемента И, инверсным выходом - с первым входом установки в 1 третьего триггера, первым входом установки в 1 - с выходом третьего элемента И, а вторым входом установки в 1 с инверсным выходом третьего триггера, подключенного пр мым выходом к первому входу четвертого элемента И, входом установки в О - к выходу третьего вычитающего счетчика, а вторым входом установки в 1 - к выходу второго элемента И, соединенного пер вым входом с первым входом третьего элемента И, пр мым выходом первого триггера, вторыми входами четвертого элемента И и п того элемента И, св занного третьим входом с выходом делител  частоты и третьим входом четвертого элемента И, подключенного выходом к счетному входу второго вычитающего счетчика, св занного выходом с вторым управл ющим входом второго счетчика, счетным входом третьего вычитающего счетчика и первым входом элемента ИЛИ подключенного выходом к счетному входу реверсивного счетчика, а вторым входом - к счетному входу четвертого вычитающего счетчика , второму управл ющему входу первого вычитающего счетчика и выходу первого вычитающего счетчика, соединенного счетным входом с выходом п того элемента И, вторые входы втор го и третьего элементов И подключены соответственно к пр мому и инверсному выходам второго триггера, соединенно го вторьм входом установки в 1 с выходом второго блока сравнени . На фиг.1 представлена блок-схема предлагаемого интерпол тора, на фиг,2 и 3 - временные диаграммы, по сн ющее его работу.. Цифровой интерпол тор содержит первый 1, второй 2, третий 3 и четвертый 4 регистры, первый блок 5 срав нени , первый 6 и второй 7 счетчики, вычислительный блок 8, второй блок 9 сравнеии  третий блок 10 сравнени первьй триггер И, элемент И делитель 13 частоты, генератор 14 им пульсов, второй триггер 15j второй 16, третий 17, четвертый 18 и п тый 19 элементы И,первый 20, второй 21, третий 22 и четвертьй 23 вычитающие счетчики, третий 24 и четвертый 25 триггеры, элемент ИЛИ -26 и реверсивный счетчик 27 импульсов. В регистры 1 и 2 занос тс  числа соответственно .п и ( - , где h прирост функции за интервал иктерпол цин, fti, - число, определ ющее длитель ность интервала интерпол ции (щ У/ п Импульсы от генератора 14 через дели таль t3 частоты поступают на вход счетчика 6 е частотой следовани , ,-E(j и черэз элемент И 12 на вход счетчика 7 с частотой следовани  t , приче fo . Пусть, например iti 18, ti; 7. Вычислительный блок 8 вычисл  m--K(a-Hj Гт. т , :,,,-,i.b-iHзначени  I О, если К-1, с М, если ,j результаты вычислений поступают .соответственно на второй, третий, четвертый, п тый и первый выходы бло ка 8 (число К - содержимое счетчика 7 В начальный момент и дл  прин тых значений т и TI. имеем , ,. С поступлением первого импульса на счетчик 7 , , при , , при , . В момент времени, когда на пер вом выходе блока 8 по вл етс  нуль,, триггер 11 устанавливаетс  в состо  т .1 Г прекращаетс  поступление импульсов от генератора 14 на счетчик.7. В регистры 3 и 4, а также в счетчики 20-23 з анос тс  соответственно следующие числа: а - а , а. Блок 10 сравнени  в.,,. и К-1 к а,. , . сравнивает значени  а причем, если I «; I « .,-11., то триггер 15 устанавливаетс  в состо ние 1, (на первом выходе 1), если|а 1 1а;. 1 триггер 15 устанавливаетс  в О. Пусть, например, (а 1 а. (фиг.2). Тогда открываетс  элемент И 16, триггер 24 устанавливаетс  в состо ние логической О и через элемент И 18 на счетчик 21 начинают поступать импульсы с частотойследовани  о с делител  13 частоты. Когда на счетчик 21 поступает второй им-пульс импульс заема с его выхода оп ть записывает в счетчик 21 число 1i 3 также через элемент 26 поступает на реверсивньй счетчик 27 импульсов, увеличива  или уменьша  его содержимое в зависимости от состо ни  знакового выхода второго регистра 2. Таким образом, через каждые а- импульсов, поступающих с делител  13 частоты, счетчик 27 измен ет свое состо ние до ч-ек пор, пока на выходе счетчика 22 не по витс  имзг пульс заема, устанавливающий триггер 24 в нулевое состо ние. При этом триггер 25 устанавливаетс  в состо ние логической 1,, и через элемент И 19 начинают поступать импульсы счастотой f. С этого момента времени и до момента времени, когда на счетчик 6 поступит tn импульсов,, сработает блок 5 сравнени  кодов, на счетчик 27 поступают кмпупъсы с частотой f. fa . . Таким образом, к моменту времени, когда срабатывает блок 5 и производитс  очередна  загрузка регистров 1 и 2,,на счетчик 27 поступит п импульсов, причем первые Ъ;| импульсов постзтают через. интервалы времени ,а остальные Hj-b импульсов - через интервалы i+i/- oвремени К; Аиэлогичйо, , когда .;-) (Фиг.З), на счетчик 27.гД ост5Т1ают также п, „ п -льсов,, только вначале следует К импульсов через интервалы времени -i-fil oi затем Ъ:, ш-шульсов через и; интервалы времени . Если равенство Ъ:|+ п, достигаетс  при К-0, т.е. Ь.п, срабатывает блок 9 сравнени  кодов, устанавлива  триггер 15 в состо ние логической 1. При этом на счетчик 27 поступают п импульсов через ийтервалы времени с(./.и предлагаемое устройство рабо;тает как известный цифровой линейный интерпол тор. Таким образом, поскольку в предлагаемом устройстве всегда осуществл ет с  равенство Ъ- + Кгп. , то на каждо
1/7
(Уг. / интервале интерпол ции выходное кодовое значение N измен етс  на значение п- , следовательно, погрешность д , присуща  известному устройству , полностью исключена. Кроме того, в зависимости от знака второй производной интерполируемой функции Ux (в зависимости от состо ни  второго триггера)измен етс  знак второй производной отрабатываемых кодовых значений N , что уменьшает погрешность аппроксимации функции чени ми N V
Л
Xt4
1 А,АААААДЛААДААДЛАААД.
Фиг.З
Фе/г.2

Claims (1)

  1. ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий реверсивный счетчик, соединенный выходом с выходом интерполя тора, а управляющим входом - со знаковым выходом второго регистра, подключенного управляющим входом к управляющему входу первого регистра, входам установки первого и второго счетчиков, к входу установки в 0 первого триггера и выходу первого блока сравнения, соединенного первым информационным входом с вы ходом первого регистра, а вторым инфо^эмационным входом - с выходом первого счетчика, связанного счетным входом с выходом делителя частоты, подключенного входом к выходу генератора импульсов, причем выход второго счетчика подключен к входу второго блока сравнения, информационный вход первого регистра подключен к первому входу интерполятора, а информационный вход второго регистра - к второму входу интерполятора, отличающийся тем, что·,с целью повышения точности интерполирования, в него введены третий и четвертый регистры, третий блок сравнения, второй третий и четвертый триггеры, четыре вычитающих счетчика, пять элементов И, элемент ИЛИ и вычислительный блок, соединенный первым и вторым входами с выходами соответственно первого и второго регистров, третьим входомс выходом второго счетчика, подключенного счетнйгм входом к выходу пер-, вого элемента И, соединенного первым входом с выходом генератора импульсов, а вторым входом - с первым выходом вычислительного блока, входом установки в 1 первого триггера, первыми управляющими входами первого и второго вычитающих счетчиков, управляющими входами третьего и четвертого вычитающих счетчиков и управляющими входами третьего регистра и четвертого регистра, связанного выходом с первым входом третьего блока сравнения, подключенного первым выходом к входу установки в 0 второго триггера,вторым выходом - к перво-; му входу установки в 1 второго триггера, а вторым входом - к информационному входу четветрого регистра и выходу третьего регистра, соединенного информационным входом с информационным входом первого вычитающего счетчика и вторым выходом вычислительного блока, связанного третьим, четвертым и пятым выходами с информационными входами соответственно второго и третьего вычитающих счетчиков и четвертого вычитающего счетчика, подключенного выходом к входу установки в ί0 четвертого триггера, связанного прямым выходом с первым входом пятого элемента И, инверсным выходом - с первым входом установки в 1 третьего·
    SU,. Ш 7590 >
    триггера, первым входом установки в 1 - с выходом третьего элемента И, а вторым входом установки в 1 с инверсным выходом третьего триггера, подключенного прямым выходом к первому входу четвертого элемента И, входом установки в 0 - к выходу третьего вычитающего счетчика, а вторым входом установки в 1 - к выходу второго элемента И, соединенного первым входом с первым входом третьего ^элемента И, прямым выходом первого триггера, вторыми входами четвертого элемента И и пятого элемента И, связанного третьим входом с выходом делителя частоты и третьим входом четвертого элемента И, подключенного выходом к счетному входу второго вы читающего счетчика^ связанного выходом с вторым управляющим входом второ· го счетчика, счетным входом третьего вычитающего счетчика и первым входом элемента ИЛИ, подключенного выходом к счетному входу реверсивного счетчика, а вторым входом - к счетному входу четвертого вычитающего счетчика, второму управляющему входу первого вычитающего счетчика и выходу первого вычитающего счетчика, соединенно· го счетным входом с выходом пятого элемента И, вторые входы второго и третьего элементов И подключены соответственно к прямому и инверсному выходам второго триггера, соединенного вторым входом установки в 1 с выходом второго блока сравнения.
SU833558262A 1983-03-04 1983-03-04 Цифровой интерпол тор SU1117590A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833558262A SU1117590A1 (ru) 1983-03-04 1983-03-04 Цифровой интерпол тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833558262A SU1117590A1 (ru) 1983-03-04 1983-03-04 Цифровой интерпол тор

Publications (1)

Publication Number Publication Date
SU1117590A1 true SU1117590A1 (ru) 1984-10-07

Family

ID=21051661

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833558262A SU1117590A1 (ru) 1983-03-04 1983-03-04 Цифровой интерпол тор

Country Status (1)

Country Link
SU (1) SU1117590A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР №344415, кл. CJ 05 В 19/18, 1971. 2. Авторское свидетельство СССР Р 875341,кл. G, 05 В .19/18, 1981. *

Similar Documents

Publication Publication Date Title
GB1257066A (ru)
SU1117590A1 (ru) Цифровой интерпол тор
US3145292A (en) Forward-backward counter
GB1139253A (en) Improvements relating to data conversion apparatus
SU913366A1 (ru) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ<»>913366 (51)М.Кл.э С 06 ϊ\7/02 (53)УДК
SU934468A1 (ru) Устройство дл сравнени двоичных чисел
SU911623A1 (ru) Запоминающее устройство
SU1367153A1 (ru) Делитель частоты с дробным коэффициентом делени
SU798814A1 (ru) Устройство дл сравнени чисел
SU395839A1 (ru) Цифровой линейный интерполятор
SU1167608A1 (ru) Устройство дл умножени частоты на код
SU1037272A1 (ru) Функциональный преобразователь
SU750480A1 (ru) Устройство дл сравнени чисел с допусками
GB1123284A (en) Improvements in or relating to buffer registers
SU1377823A1 (ru) Нелинейное корректирующее устройство
SU780205A1 (ru) Реверсивный двоично-дес тичный счетчик
SU1123032A1 (ru) Числоимпульсный квадратор
SU767753A1 (ru) Устройство дл сравнени чисел
SU1075260A1 (ru) Устройство дл суммировани @ -разр дных последовательно поступающих чисел
SU1431069A1 (ru) Делитель частоты следовани импульсов
SU411453A1 (ru)
SU960837A1 (ru) Цифровой функциональный преобразователь
SU1019638A1 (ru) Цифро-частотный умножитель
SU913373A1 (ru) Умножитель частоты следования периодических импульсов1
SU1277413A2 (ru) Устройство дл коррекции шкалы времени