SU934468A1 - Устройство дл сравнени двоичных чисел - Google Patents
Устройство дл сравнени двоичных чисел Download PDFInfo
- Publication number
- SU934468A1 SU934468A1 SU802947021A SU2947021A SU934468A1 SU 934468 A1 SU934468 A1 SU 934468A1 SU 802947021 A SU802947021 A SU 802947021A SU 2947021 A SU2947021 A SU 2947021A SU 934468 A1 SU934468 A1 SU 934468A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary counter
- input
- summing
- trigger
- counter
- Prior art date
Links
Landscapes
- Selective Calling Equipment (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ
I
Изобретение относитс к автоматике и вычислительной технике и мо сет быть использовано при реализации технических средств цифровой аппаратуры , в частности в испытателыалх машинах дл определени предела прочности материалов.
Известно устройство дл сравнивани , содержащее два двоичных счетчика , элемент равнозначности, одноразр дный сумматор, два триггера, элемент НЕ и шесть элементов И СП
Недостатки данного устройства сложность согласовани с внешними устройствами, вызванна запоминанием экстремального числа в заранее не определенном счетчике, что предопредел ет наличие дополните ьмлх логических элементов дл считывани числа, и сложность схемы, вызванна большим количеством элементов, широка номенклатура которых накладывает ограничени на элементную базу при практическом конструировании устройства.
Наиболее близким к предлагаемому вл етс устройство дл сравнивани двоичных чисел, содержащее суммирующий двоичшлй счетчик, вычитающий двоичный счетчик, триггер, группу элементов И, элементы И, ИЛИ и НЕ, причем информацион1&1й вход устройства соединен с первыми входами перto вого и второго элементов И и входом установки в нулевое состо ние триггера , выход первого элемента И подключен к )ормационному входу суммирующего двоичного счетчика, выхо 5 ды разр дов которого соединены с первыми входами группы элементов И, вторые входы которых подключены к единичному выходу триггера, а выхо ды - к установочным входам вычита20 ющего двоичного счетчика, информационный вход которого соединен с выходом второго элемента И, а выход разр дов - со входами элемента ИЛИ, 39 выход которого подключен ко второму входу второго элемента И и через элемент НЕ - ко второму входу первого элемента И, управл ющий вход устройства подключен ко входу уста- новки в единичное состо ние триггера и ко входу установки в нулевое состо ние вычитающего двоичного счет чика L23. Недостатком известного устрой- ства вл етс трудность его практической реализации, поскольку вычитающие двоичные счетчики отсутствуют в номенклатуре серийно изготовл емых функциональных узлов. Изготовление вычитающего двоичного счетчика из отдельных триггеров или исполь зовагше в качестве него реверсивного счетчика, работающего в вычитающ режимеj ведет к увеличению стоимости устройства, причем во втором случае накладываетс дополнительное ограничение по использованию элементной базы. Целью изобретени вл етс упрощение устройства за счет применени унифицированных элементов Поставленна цель достигаетс тем, что в устройство дл сравнени двоичных, чисел, содержащее суммирующий двоичный счетчик, триггер, элементы И, элемент НЕ, причем ин-™ формационный вход устройства соединен со входом установки а нулевое состо ние триггера и первыми входами первого и второго элементов И, второй вход первого элемента И соединен с выходом третьего элемента И, второй вход второго элемента И с выходом третьего элемента И через элемент НЕ, выход первого элемента И соединен с информационным входом суммирумщего двоичного счетчика, а управл кшдай вход устройства соединен со входом установки в единичное состо ние триггера, введе1а 1 второй суммирующий двоичный счетчик и группа элементов ИЛИ-НЕ, первые входы которых соединены с нулевым выходом триггера, вторые входы - с выходами разр дов первого суммирующего двоичного счетчика соответственно, а выхо ды - с установочиоми входами второго суммирующего двоичного счетчика, выходы разр дов которого соединены со входами третьего элемента И, а вход установки в нулевое состо ние соединен с управл ющим входом устройства На чертеже представлена блок-схема устройства. Устройство содержит суммируюпще двоичные счетчики 1 и 2, триггер 3, группу элементов ИЛИ-НЕ 4, элементы И 5-7, элемент НЕ 8, информационный вход 9 и управл ющий 10. Предлагаемое устройство работает следующим образом. . В исходном состо нии суммирующий двоич№1й счетчик 1 и счетный триггер 3 наход тс в нулевом состо нии. Тактирующий импульс, поступив на управл ющий вход 10, своим передним фронтом устанавливает в нулевое состо ние суммирукицш двоичный счетчик 2. Задний фронт тактирующего импульса , воздейству на вход установки триггера в единичное состо ние, перебрасывает триггер 3 в единичное состо ние. Нулевой сигнал нулевого выхода триггера 3, соединенного с первЫ1«1 входами элемента ИЛИ-НЕ, разрешает перезапись числа из суммирующего двоичного счетчика 1 в суммирующий двоичный счетчик 2, Назначение суммирукицего двоичного счетчика 2 состоит в зычитании из числа, поступающего D число-импульсном коде на вход 9, количества импульсов, равного числу, записываемому в суммирующем двоичном счетчике 1. Контроль переполнени суммирующего двоичного счетчика 2 по по влении во всех его разр дах 1 в сочетании с перезаписью вычитаемого числа из суммирующего двоичного счетчика 1 в суммирующий двоичный счетчик 2 в обратном коде адекватен представлению вычитаемого, поступающего в сумматор, слагаемому в дополнительном коде. Действительно, будучи записанным в обратном коде,число О устанавливает во всех разр дах суммирующего двоичного счетчика 2 1, Элемент И 5, контролирующий состо ние суммирующего двоичного счетчика 2, своим единичным выходным сигналом разрешает прохождение импульсов первого числа через элемент И 6, а элемент НЕ 8 запрещает их прохождение через элемент И 7. Первый импульс первого числа, поступающего на информационный вход 9, соединенный со входом установки в нулевое состо ние триггера 3, своим передним фронтом устанашхива- i ет триггер 3 в нулевое состо ние.
Первое число полностью записываетс в суммирующем двоичном счетчике
Тактирующий импульс, поступающий на управл ющий вход 10 перед поступлением второго числа, устанавлвает в нулевое состо ние суммирующий двоичный счетчик 2, а затем - в единичное состо ние триггер 3. Первое число из суммирующего двоичного .счетчика 1 переписываетс в обратном коде в суммирующий двоичный счетчик 2. Единичный сигнал с выхода элемента НЕ 8 разрешает прохождение импульсов второго числа через элемент И 7, а нулевой сигнал с выхода элемента И 5 закрывает элемент И -6.
Если второе число больше первого , после поступлени на суммирующий двоичный счетчик 2 количества импульсо1В, равного первому числу, во всех разр дах суммирующего двоичного счетчика 2 записываютс 1. Это фиксируетс элементом И 5, который теперь разрешает прохождение входных импульсов на суммирующий двоичный счетчик 1 и через элемент НЕ 8 запрещает их поступление на суммирующий Двоичный счетчик 2.
Восприн в количество импульсов, равное разности ме сду вторым и первым числами, суммирующий двоичный счетчик 1 запоминает второе число,
Если третье число меньше второго , суммирующртй двоичный счетчик 2, воспринима поступающие на него
импульсы, не сможет записать во всех разр дах I и следовательно,
импульсы не смогут попасть на вход суммирующего двоичного счетчика 1.
Таким образом, из трех чисел, поступающих на входной информационный вход 9, в устройстве оказываетс записанным максимальное - второе число.
Использование в устройстве дл сравнени двоичных чисел только унифицированных широкораспространенных функциональных узлов и элементов позвол ет реализовать это устрой ство Лрактически на любой элементной базе.
Использование унифицированного суммирук дего двоичного счетчика вместо собранного из отдельных счетных триггеров вычитающего двоичного счетчика или работающего в режиме шлчитани реверсивного двоичного счетчика позвол ет уменьшить стоимость данного узла не менее чем в 2 раза.
Claims (1)
1.Авторское свидетельство СССР № 641442, кл. G 06 F 7/02, 1977.
2,Авторское свидетельство СССР 1 645152, кл, G 06 F 7/02, 1977 (прототип).
s
sV
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802947021A SU934468A1 (ru) | 1980-06-26 | 1980-06-26 | Устройство дл сравнени двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802947021A SU934468A1 (ru) | 1980-06-26 | 1980-06-26 | Устройство дл сравнени двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU934468A1 true SU934468A1 (ru) | 1982-06-07 |
Family
ID=20904613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802947021A SU934468A1 (ru) | 1980-06-26 | 1980-06-26 | Устройство дл сравнени двоичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU934468A1 (ru) |
-
1980
- 1980-06-26 SU SU802947021A patent/SU934468A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU934468A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1591192A1 (ru) | УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η | |
SU913366A1 (ru) | УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ<»>913366 (51)М.Кл.э С 06 ϊ\7/02 (53)УДК | |
SU1247859A1 (ru) | Устройство дл сортировки @ -разр дных чисел | |
SU1117590A1 (ru) | Цифровой интерпол тор | |
SU1120320A1 (ru) | Устройство дл вычислени квадрата и квадратного корн | |
SU780205A1 (ru) | Реверсивный двоично-дес тичный счетчик | |
SU1383345A1 (ru) | Логарифмический преобразователь | |
SU1300459A1 (ru) | Устройство дл сортировки чисел | |
SU1290190A1 (ru) | Цифровой измеритель частоты | |
SU1231497A1 (ru) | Устройство дл определени положени числа на числовой оси | |
SU543936A1 (ru) | Устройство дл сравнени двоичных чисел с допусками | |
SU1488845A1 (ru) | Устройство для вычисления и корректировки плановой информации по радиолокационным данным движущегося объекта | |
SU951297A1 (ru) | Устройство дл определени разности двух чисел | |
SU525249A1 (ru) | Многоразр дный декадный счетчик | |
SU824208A1 (ru) | Устройство дл определени разностидВуХ п-РАзР дНыХ чиСЕл | |
GB1093987A (en) | Improvements in or relating to priority circuit arrangements | |
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU1075260A1 (ru) | Устройство дл суммировани @ -разр дных последовательно поступающих чисел | |
SU641445A1 (ru) | Устройство дл сравнени чисел | |
SU911623A1 (ru) | Запоминающее устройство | |
SU830376A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU951695A1 (ru) | Измеритель временных характеристик переходных процессов | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
SU1103220A1 (ru) | Устройство дл сравнени кодов |