SU1322233A1 - Цифровой линейный интерпол тор - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, в частности к интерполирующим устройствам преобразовани  кодов. Цель изобретени  - повьппение быстродействи  интерпол тора при сохранении точности.Цифровой линейный интерпол тор содержит два входных регистра 1 и 2, два блока 3 и 4 совпадени , генератор 7 импульсов, усилитель 12 частоты, два счетчика 6 и 11 импульсов, в него введены элемент ИЛИ-НЕ 10 и элемент НЕ 5, кроме этого И-НЕ-вьсходы первого регистра соединены с К-1-входами предварительной загрузки первого счетчика . В данном устройстве вдвое ниже, чем в устройстве-прототипе, врем  аппроксимации. 2 ил. (Л и

Description

Изобретение относитс  к автоматике и вычислительной технике,в частности к интерполирующим устройствам дл  преобразовани  кодового значени , соответствующего приросту функции, в линейно измен ющийс  цифровой код, и может быть применено в цифровых регистрирующих приборах с графическим отображением информации.

Цель изобретени  - повышение быст- родействи  интерпол тора при сохранении точности,

На фиг, 1 представлена блок-схема предлагаемого линейного интерпол тора; на фиг, 2 - временные диаграммы работы интерпол тора.

Цифровой линейный интерпол тор содержит первый 1 и второй 2 регистры, первый 3 и второй 4 блоки совпадени  кодов, элемент НЕ 5, первый счетчик 6, генератор 7 импульсов, элемент И 8, D-триггер 9, элемент ИЛИ-НЕ 10, второй счетчик 11 и делитель 12 частоты. Входы 13-15  вл ютс  соответственно первым, вторым, третьим входами интерпол тора . Выходы 16-18  вл ютс  соответственно первым, вторым и третьим выходами интерпол тора, вход 19- четвертый вход интерпол тора,

Регистр 1 служит дл  приема и

хранени  величины

п

где m - длиэлемента ИЛИ-НЕ 10 соединен с выход блока 4 совпадени  кодов. Выход эле мента И 8 соединен со счетным входо первого счетчика 6 и входом делител 12 частоты с коэффициентом пересчет равным Р , Выход делител  12 часто ты соединен со счетным входом счетч ка 11, Установочный в нулевое состо ние R-вход счетчика 11 соединен с в

35

тельность интервала интерпол ции п - меньшее приращение, Зна ченйе р обычно выбирают равным степени двойки . Увеличение разр дности представлени  отношени  большего приращени  на меньшее позвол ет достичь высокой точности аппроксимации. По входу 14

в регистр 2 записываетс  большее при- о ходом элемента ИЛИ-НЕ 10, ращение т, определ ющее число интерпол ционных тактов. Запись в регистры 1 и 2 осуществл етс  нулевым уровнем импульса, поступающего на третий вход 15 интерпол тора.

Блок 3 совпадени  кодов обеспечивает сравнение значений, поступающих от регистра 1 и первого счетчика 6, При совпадении кодов на выходе 16 интерпол тора, соединенным с входом элемента НЕ 5, формируетс  сигнал логической единицы. На выходе 16 интерпол тора формируютс  шаговые приращени  по ведомой координате. Выход

Нулевым уровнем сигнала, поётупа щего на третий Bxqfl 15 интерпол тор счетчик 6 устанавливаетс  в состо н с равное половине значени , хран щего в регистре 1, Запись в счетчик 6 ос ществл етс  сигналом, поступающим на его S-вход, Старший разр д инфор ционной входной шины счетчика 6 заз лен, а (К-1) младших разр дов соеди нены с (К-1) старшими разр дами вхо ной шины регистра 1, где К - разр д ность регистра 1 и счетчика 6. Мпад ший разр д регистра 1 в установке

50

элемента НЕ 3 Соединен с установочным 55 счетчика 6 не участвует. Указанное

в нулевое состо ние R-входом счетчика 6.

Блок 4 совпадени  кодов осуществл ет сравнение значений, поступающих

соединение обеспечивает монтажным п тем подачу на информационный вход

счетчика 1 значени 

2п

0

5

0

с выхода второго регистра 2 и выхода второго счетчика 11, В случае совпадени  кодов, поступающих на входы блока 4, на его выходе формируетс  сигнал логической единицы. Указанный сигнал  вл етс  сигналом Конец интерполировани , длительность которого определ етс  временньми задержками элементов 10, 11 и 4,

Генератор 7 импульсов соединен своим выходом с первым входом элемента И 8, второй вход которого соединен с выходом D-триггера 9, информационный вход которого соединен с сигналом логической единицы, а управл -- ющий С-вход - с третьим входом 15 интерпол тора. Триггер 9 находитс  в активном состо нии с момента окончани  записи исходных операндов в регистры 1 и 2 до момента по влени  сигнала Конец интерполировани . Установка триггера 9 в нулевое состо ние осуществл етс  от элемента 10, на первый вход которого, совпадающий с четвертьм входом интерпол тора, поступает импульс установки в начальное состо ние по включению питани  (формирователь импульса установки в начальное состо ние по включению 0 питани  не показан), Второй вход

элемента ИЛИ-НЕ 10 соединен с выходом блока 4 совпадени  кодов. Выход элемента И 8 соединен со счетным входом первого счетчика 6 и входом делител  12 частоты с коэффициентом пересчета, равным Р , Выход делител  12 частоты соединен со счетным входом счетчика 11, Установочный в нулевое состо ние R-вход счетчика 11 соединен с вы5

5

о ходом элемента ИЛИ-НЕ 10,

ходом элемента ИЛИ-НЕ 10,

Нулевым уровнем сигнала, поётупаю- щего на третий Bxqfl 15 интерпол тора, счетчик 6 устанавливаетс  в состо ние, равное половине значени , хран щегос  в регистре 1, Запись в счетчик 6 осуществл етс  сигналом, поступающим на его S-вход, Старший разр д информационной входной шины счетчика 6 заземлен , а (К-1) младших разр дов соединены с (К-1) старшими разр дами входной шины регистра 1, где К - разр дность регистра 1 и счетчика 6. Мпад- ший разр д регистра 1 в установке

счетчика 6 не участвует. Указанное

соединение обеспечивает монтажным путем подачу на информационный вход

счетчика 1 значени 

2п

Интерпол тор работает следующим образом.

На первый вход 13 интерпол тора

р. m

поступает значение --, где m - больп

шее приращение; п - меньшее приращение , задающее исходный отрезок пр мой . На второй вход регистра 2 поступает значение больщего приращени .

jj

Р П

Стробирование значений - и

т,

поступающих соответственно на первый и второй регистры, осуществл етс  нулевым уровнем импульса, поступающего на третий вход 15 интерпол тора. Длительность стробирующего импульса выбираетс  большей переходных процессов , св занных с записью в регистры 1 и 2, и времени записи установившегос  значени  на выходе регистра 1 в счетчик 6. Монтажным соединением обеспечена подача на информационный вход счетчика 6 значени , равного

р-тп

половине величины --, хран щейс  в

п

регистре 1. Дл  этого старщий разр д входной информационной щины счетчика 6 заземл ют, а старщие (К-1) разр дов регистра 1 соедин ют с младшими (К-1)

jj

разр дами информационного входа счет-зо сигнализирует об окончании процесса

чика 6, где К - разр дность регистра 1 и счетчика 6. По переднему фронту стробирующего импульса в счетчике 6

интерпол ции. Этот момент отстоит от начала работы интерпол тора на интервал времени Т трТ;, . За это врем  на третий выход 18 интерпол - 35 тора с делител  12 частоты поступает

g -m

m

фиксируетс  значение --, а триггер

9 переходит в состо ние логической единицы. Предшествующее нулевое состо ние триггера 9 и счетчика 11 при обработке первого отрезка пр мой обепечиваетс  отрицательным импульсом, поступающим на четвертый вход 19 интерпол тора по включению питани .По окончанию воспроизведени  отрезка пр мой на выходе блока 4 совпадени  кодов формируетс  уровень логической единицы, устанавливающий триггер 9 и второй счетчик 11 в нулевое состо ние .

Переход триггера 9 в единичное

состо ние под воздействием переднего 50 ражений показывает, что в предлагае- фронта стробирующего импульса, посту- мом цифровом линейном интепол торе пающего на третий вход интерпол товрем  аппроксимации вдвое ниже чем в известном устройстве. При этом сох ранена точность аппроксимации. Кроме 55 того, линейный интерпол тор имеет более низкие аппаратурные затраты.

ра, разрешает прохождение импульсов на выход элемент И 8.

Импульсы с выхода элемента И 8

с частотой

,-i

55

поступают на счетный вход первого счетчика 6 и через

22334

делитель 12, коэффициент деле ни  которого Р - на счетный вход второго счетчика 11, В момент равенства кадовьгх значений, записанных в регистр 5 1 и счетчик 6, срабатывает блок 3 совпадени  кодов, устанавлива  счетчик 6 в нулевое состо ние. Нулевой уровень сигнала установки счетчика 6 в нулевое состо ние формируетс  ин- 10 вертированием элементом НЕ 5 единичного значени , поступающего с выхода блока 3, при совпадении кодовых значений на его входах.

Период следовани  импульсов, пос15 тупающих с выхода блока 3, равен Т,

. - ---.. За счет первоначальной устап

новки счетчика 6 в состо ние pm/2n первый импульс, поступающий на выход 16 интерпол тора, задержан относительно момента по влени  первого импульса на выходе элемента И 8 на интервал времени Г,/2.

В момент времени, когда совпадают кодовые значени , записанные в регистр 2 и счетчик 11, срабатывает блок 4, устанавлива  счетчик 11 и триггер 9 в нулевое состо ние. Сформированный на выходе блока 4 импульс

интерпол ции. Этот момент отстоит от начала работы интерпол тора на интервал времени Т трТ;, . За это врем  на третий выход 18 интерпол - тора с делител  12 частоты поступает

Т mg5

Г SEb

п

импульсов. Указанные импульсы поступают на выход 16 интерпол тора, а импульсы по ведущей координате - на выход 18 интерпол тора.

В известном устройстве врем  пре- образовани  составл ет Т .

В предлагаемом линейном интерпол торе врем  интерпол ции отрезка пр мой Т трТ, .

Сопоставление двух последних выражений показывает, что в предлагае- мом цифровом линейном интепол торе

врем  аппроксимации вдвое ниже чем в известном устройстве. При этом сохранена точность аппроксимации. Кроме того, линейный интерпол тор имеет более низкие аппаратурные затраты.

Все блоки, вход щие в состав предлагаемого линейного интерпол тора.

51322233

д т в состав серийно выпускаемых плектов микросхем, что подтверждатехнологичность изготовлени  предаемого линейного интерпол тора.

по с п эл н и с ц н г сч ц ра т с х л

Форм у л а изобретени 

Цифровой линейный интерпол тор, содержащий триггер, первый и второй регистры, первый и второй счетчики импульсов, делитель частоты, первьй и второй блоки совпадени  кодов, генератор импульсов, выход первого счетчика импульсов соединен с первым входом первого блока совпадени  кодов, второй вход которого соединен с вы- ходом первого регистра, первый вход которого  вл етс  первым входом цифрового линейного интерпол тора, второй вход которого  вл етс  первым входом второго регистра, выход которого соединен с первым входом второго блока совпадени  кодов, второй вход которого соединен с выходом второго счетчика импульсов, счетный вход которого соединен с выходом делител  час- тоты и первым выходом цифрового линейного интерпол тора, отличающийс  тем, что, с целью повьппе- ни  быстродействи  цифрового линейного интерпол тора, в него введены эле- мент И, элемент НЕ, элемент ИЛИ-НЕ, первый вход которого подключен к третьему входу цифрового линейного интерор О.Головач 2863/43

Составитель И.Швец Техред Л.Олийнык

Корр

.„

Подп

Тираж 863 ВНИИПИ Государственного комитета СССР

П(1 долам изобретений и открытий 1Пт5, Москва, Ж-35, Раушска  наб., д. А/5

Производственно-прчит рафическое предпри тие, г.Ужгород, ул.Проектна , 4

пол тора, второй вход элемента Ufti-HE соединен с выходом второго блока совпадени  кодов и с вторым выходом цифрового линейного интерпол тора, выход элемента ИЛИ-НЕ подключен к установочному входу второго счетчика импульсов и к установочному входу триггера, информационный вход которого соединен с источником сигнала логической единицы , управл ющий вход триггера соединен с вторыми входами первого и второго регистров, первым входом первого счетчика импульсов и четвертым входом цифрового интерпол тора, выход триггера подключен к первому входу элемента И, второй вход которого соединен с выходом генератора импульсов, а выход элемента И соединен с входом делител  частоты и вторым входом первого счетчика импульсов, выход первого блока совпадени  кодов соединен с третьим выходом интерпол тора и череэ элемент НЕ с третьим входом первого счетчика импульсов, старший разр д информационных входов параллельной загрузки которого соединен с источником сигнала логического нул , выходы первого регистра соединены с входами параллельной загрузки с обеспечением соответстви  К-му разр ду выходов первого регистра (К-1)-го разр да входов параллельной загрузки первого счетчика импульсов.

Корректор Г.Решетник

.„..-..i - .--. - Подписное

Claims (1)

1. Форм ул а изобретения Цифровой линейный интерполятор, содержащий триггер, первый и второй регистры, первый и второй счетчики импульсов, делитель частоты, первый pj и второй блоки совпадения кодов, генератор импульсов, выход первого счетчика импульсов соединен с первым входом первого блока совпадения кодов, второй вход которого соединен с вы- 15 ходом первого регистра, первый вход которого является первым входом цифрового линейного интерполятора, второй вход которого является первым входом второго регистра, выход которого го соединен с первым входом второго блока совпадения кодов, второй вход которого соединен с выходом второго счетчика импульсов, счетный вход которого соединен с выходом делителя час- 25 тоты и первым выходом цифрового линейного интерполятора, отличающийся тем, что, с целью повышения быстродействия цифрового линейного интерполятора, в него введены эле- зо мент И, элемент НЕ, элемент ИЛИ-HE, первый вход которого подключен к третьему входу цифрового линейного интер

   33 6 полятора, второй вход элемента ЧЛЦ-НЕ соединен с выходом второго блока совпадения кодов и с вторым выходом цифрового линейного интерполятора, выход элемента ИЛИ-HE подключен к установочному входу второго счетчика импульсов и к установочному входу триггера, информационный вход которого соединен с источником сигнала логической единицы, управляющий вход триггера соединен с вторыми входами первого и второго регистров, первым входом первого счетчика импульсов и четвертым входом цифрового интерполятора, выход триггера подключен к первому входу элемента И, второй вход которого соединен с выходом генератора импульсов, а выход элемента И соединен с входом делителя частоты и вторым входом первого счетчика импульсов, выход первого блока совпадения кодов соединен с третьим выходом интерполятора и через элемент НЕ с третьим входом первого счетчика импульсов, старший разряд информационных входов параллельной загрузки которого соединен с источником сигнала логического нуля, выходы первого регистра соединены с входами параллельной загрузки с обеспечением соответствия К-му разряду выходов первого регистра (К-1)-го разряда входов параллельной загрузки первого счетчика импульсов.