SU1336238A1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU1336238A1 SU1336238A1 SU843791923A SU3791923A SU1336238A1 SU 1336238 A1 SU1336238 A1 SU 1336238A1 SU 843791923 A SU843791923 A SU 843791923A SU 3791923 A SU3791923 A SU 3791923A SU 1336238 A1 SU1336238 A1 SU 1336238A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- shift register
- comparator
- Prior art date
Links
Abstract
Изобретение относитс к области автоматики и вычислительной техники, в частности к устройствам аналого- дискретного преобразовани , и позвол ет повысить помехоустойчивость преобразовател . Цель достигаетс тем. что в аналого-цифровой преобразователь , содержащий генератор тактовой частоты, последовательно соединенные счетчик импульсов, цифроаналоговый преобразователь, компаратор, введены запоминающий регистр, регистр сдвига с параллельным вводом, при этом его последовательный и параллельный входы с (К+1)-го по п-й соединены с шиной логической 1, а параллельные входы с первого по К-й соединены с выходом регистра сдвига и входом записи запоминающего регистра (К / --- +1, где Т - период частоты генератора тактовой частоты; Т - максимальна дли- ; тельность помехи), а также формирователь импульса обнулени регистра сдвига, блок формировани максимума и элемент ИЛИ. В данном преобразователе при наличии импульсных помех исключаютс ложна фиксаци кода счетчика и несоответствие выходного кода входному сигналу при превышении последним предела преобразовани . 1 ил. (Л С
Description
Изобретение относитс к автоматик и вычислительной технике, в частност к устройствам аналого-дискретного преобразовани .
Целью изобретени вл етс повышение помехоустойчивости.
На чертеже представлена структурна схема аналого-цифрового преобразовател .
Устройство содержит генератор 1 тактовой частоты,счетчик 2 импульсов запоминающий, регистр 3, формировател 4 импульсов обнулени , блок 5 форми- )oвaни максимума, цифроаналоговый преобразователь 6, компаратор 7, логический элемент ИЛИ 8 и регистр 9 сдвига.
Генератор 1 тактовой частоты соединен с тактовым входом регистра 9 сдвига и входом счетчика 2 импульсов информационные выходы которого подключены к входам цифроаналогового преобразовател 6, формировател 4 импульса обнулени , блока 5 формиро- вани максимума и информациойным входам запоминающего регистра 3. Выход цифроаналогового преобразовател 6 соединен с первым входом компаратора 7, второй вход которого вл ет- с входом 10 устройства. Выход компаратора 7 подключен к первому входу логического элемента ИЛИ 8, второй вход которого соединен с выходом блока 5 формировани максимума, а выход с входом управлени регистра 9 сдвига . Последовательный вход и параллельные входы с (К+1)-го по п-й разр д регистра 9 сдвига соединены с шиной потенциала логической 1, параллельные входы с первого по К-й разр д его подключены к выходу регистра 9 сдвига и входу записи запоминающего регистра 3, выходы которого соединены с выходными шинами 11 аналого-цифрового преобразовател . При этом вход обнулени регистра 9 сдвига соединен с выходом формировател 4 импульса обнулени .
Число К дл регистра 9 сдвига вы- бираетс из следующего услови :
К / -|- +1,
где Т - период тактовой частоты генератора 1 тактовой частоты; I - максимальна длительность помехи на входе 10 устройства. Информаци из регистра 9 сдвига с параллельным вводом выдвигаетс слев
направо первым разр дом вперед, а потенциал логической 1 в устройстве может быть сформирован, например, с помощью резистивного делител из напр жени источника питани .
Аналого-цифровой преобразователь работает следующим образом.
Импульсы от генератора 1 тактовой частоты , приложенные к счетчику 2 импульсов , образуют на его выходе линейно нарастающий код. Этот код циф- роаналоговым преобразователем 6 преобразуетс в линейно нарастающее напр жение , поступающее на первый вход компаратора 7. На второй вход компаратора 7 подаетс входное напр жение с входа 10 устройства. Срабатывание компаратора 7 происходит при равенстве входного напр жени и сигнала с цифроаналогового преобразовател 6,
До срабатывани компаратора 7 . состо ние на его выходе, а следовательно , и на входе управлени регистра 9 сдвига при условии отсутстви сигнала от блока 5 формировани максимума соответствует режиму параллельной записи информации в момент по влени импульсов на его тактовом входе. Учитыва , что в этот период времени на первых К входах регистра 9 сдвига имеетс уровень логического О (так как в исходном состо нии регистр 9 сдвига установлен в нулевое состо ние), а на остальных входах - уровень логической l, .в первых К разр дах регистра 9 сдвига в это врем будет записана . нулева информаци , а в остальных разр дах - единична информаци .
После срабатывани компаратора 7 регистр 9 сдвига переходит в режим Последовательной выдачи записанного в него ранее параллельного кода под действием импульсов генератора 1 тактовой частоты. При этом код, записанный в регистр 9 сдвига, сдвигаетс вправо к его последовательному выходу . Одновременно происходит заполнение разр дов регистра 9 сдвига слева направо единичной информацией, поступающей с его последовательного входа.
Таким образом, врем по влени единичного сигнала на последовательном выходе регистра 9 сдвига после срабатывани ком.паратора 7 определ етс кодом на выходе регистра 9 сдвига и частотой импульсов генератора 1
1336238
тактовой частоты. При по влении сигнала логической 1 на выходе регистра 9 сдвига производитс выдача цифрового кода из счетчика 2 импульсов, р- соответствующего аналоговому напр жению на входе 10 устройства, в запоминающий регистр 3 и далее на выходные шины 11 устройства. Если срабатывание компаратора 7 произошло от поло- 10 жительной помехи, то через врем , равное длительности помехи С, компаратор 7 снова перейдет в отключенное состо ние. Причем за это врем Т перхи , когда при отпускании компаратора 7 регистр 9 сдвига устанавливаетс в режим параллельной записи, будет повтор тьс по тактовым импульсам от генератора 1 тактовой частоты запись единичной информации в регистр 9 по всем его параллельным входам,
Дл подготовки регистра 9 сдвига к следующему циклу измерени в состав аналого-цифрового преобразовател введен формирователь 4 импульса обнулени , устанавливающий регистр 9 сдвига
в нулевое состо ние по некоторому ко- ва логическа 1 сдвигаемого по ре- 15 ду счетчика 2 импульсов в начале цик- гистру 9 сдвига кода не успеет дос- - ла измерени .
тигнуть его выхода, что определ етс При превьшении аналоговым входным
напр жением максимального значени выходного напр жени цифроаналогового
соответствующим выбором числа К, указывающего на первоначальное количество разр дов регистра 9 сдвига, в которых перед очередным режимом последовательного сдвига содержитс нулева информаци . В этом случае по заднему фронту помехи компаратор 7 сбрасываетс , что приведет к переводу регистра 9 сдвига из режима сдвига в .режим параллельной записи. Причем, учитыва , что в первом разр де регистра 9 сдвига находитс еще нулева информаци (как указывалось, перва логическа 1 сдвигаемого кода в регистре 9 сдвига за врем действи помехи не может дойти до его выхода), в первых К разр дах регистра 9 сдвига будет вновь установлена нулева информаци , а в остальных разр дах - единична , т.е. регистр 9 сдвига перейдет в исходное состо ние, которое он записал перед приходом импульса помехи.
В случае по влени отрицательной помехи в тот период времени, когда уже произошло срабатывание компаратора 7 от полезного входного сигнала, происходит отпускание компаратора 7 на врем действи т помехи. Однако, несмотр на временное отключе|ние ком- :паратора 7, состо ние всего регистра 9 сдвига в течение действи помехи и после нее останетс неизменным. При этом во всех разр дах регистра 9 сдвига, как и до по влени импульса помехи, будет находитьс единична информаци . Действительно, так как до по влени помехи на выходе регистра 9 сдвига присутствовал уровень логической 1, который поступал Также и на входы первых К разр дов регистра 9, то в момент по влени , поме20 преобразовател 6 компаратор 7 не срабатывает , в запоминаюш 1Й регистр 3 не переписываетс код счетчика 2 импульсов , измерени входного сигнала не происходит и в запоминающем регист25 ре 3 остаетс код предыдущего или, в общем случае, последнего измерени , который может не соответствовать входному сигналу.
Поэтому в состав устройства введен
30 блок 5 формировани максимума, который в конце каждого цикла измерени формирует сигнал записи в запоминающий регистр 3 кода максимум, если выход регистра 9 сдвига находитс в нулевом состо нии.
Смещение кода, получаемое в результате задержки фронта сравнени входного сигнала с напр жением цифро- аналогового преобразовател 6 и фронта переписи кода в запоминающий регистр 3, посто нно, не зависит от входного сигнала и может быть учтено в приемнике цифровой информации дан- ного преобразовател либо скомпенси- .,- ровано в операционном усилителе цифроаналогового преобразовател 6 или на входе компаратора 7.
35
40
50
55
Claims (1)
- Формула изобретен иАналого-цифровой преобразователь, содержащий генератор тактовой частоты , счетчик импульсов, информационные выходы которого соединены с входами цифроаналогового преобразовател , выход которого подключен к первому входу компаратора, причем второй вход компаратора вл етс входом устрой- ства отличающийс тем.хи, когда при отпускании компаратора 7 регистр 9 сдвига устанавливаетс в режим параллельной записи, будет повтор тьс по тактовым импульсам от генератора 1 тактовой частоты запись единичной информации в регистр 9 по всем его параллельным входам,Дл подготовки регистра 9 сдвига к следующему циклу измерени в состав аналого-цифрового преобразовател введен формирователь 4 импульса обнулени , устанавливающий регистр 9 сдвига0 преобразовател 6 компаратор 7 не срабатывает , в запоминаюш 1Й регистр 3 не переписываетс код счетчика 2 импульсов , измерени входного сигнала не происходит и в запоминающем регист5 ре 3 остаетс код предыдущего или, в общем случае, последнего измерени , который может не соответствовать входному сигналу.Поэтому в состав устройства введен0 блок 5 формировани максимума, который в конце каждого цикла измерени формирует сигнал записи в запоминающий регистр 3 кода максимум, если выход регистра 9 сдвига находитс в нулевом состо нии.Смещение кода, получаемое в результате задержки фронта сравнени входного сигнала с напр жением цифро- аналогового преобразовател 6 и фронта переписи кода в запоминающий регистр 3, посто нно, не зависит от входного сигнала и может быть учтено в приемнике цифровой информации дан- ного преобразовател либо скомпенси- .,- ровано в операционном усилителе цифроаналогового преобразовател 6 или на входе компаратора 7..505055Формула изобретен иАналого-цифровой преобразователь, содержащий генератор тактовой частоты , счетчик импульсов, информационные выходы которого соединены с входами цифроаналогового преобразовател , выход которого подключен к первому входу компаратора, причем второй вход компаратора вл етс входом устрой- ства отличающийс тем.что, с целью повышени помехоустойчивости , в него введены запоминаюпщй регистр,регистр сдвига, формирователь импульса обнулени , блок формировани максимума и логический элемент ИЛИ, первый вход которого соединен с выходом компаратора, второй вход - с выходом блока формировани максимума.1336238хи) соединены с шиной потенциала логической 1, а параллельные входы с первого по К-й разр д подключены к выходу регистра сдвига и входу записи запоминающего регистра, выход генератора тактовой частоты соединен с входом счетчика импульсов и с тактовым входом регистра сдвига, вход обнуле ,,,,,, -.v-. , ВАОД ООНУЛе -.а л Sr Г. И. КОТОРОГО соед„„е„ с ормира сдвига, последовательный вход и параллельные входы с (К+1)-го по п-йразр дов которого (причем К , ----Ц ,где Т - период тактовой частоты, а € - максимальна длительность померовател импульса обнулени , выходы счетчика импульсов соединены с входами блока формировани максимума, формировател импульса обнулени и ин- 15 формационными входами запоминающего регистра, выходы которого соединены с выходными шинами устройства.Редактор А. ВоровичСоставитель Г. МилославскийТехред И.ПоповичКорректоре. ШекмЗаказ 4055/56-Тираж 901БНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д, 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 41336238хи) соединены с шиной потенциала логической 1, а параллельные входы с первого по К-й разр д подключены к выходу регистра сдвига и входу записи запоминающего регистра, выход генератора тактовой частоты соединен с входом счетчика импульсов и с тактовым входом регистра сдвига, вход обнуле -.v-. , ВАОД ООНУЛе -И. КОТОРОГО соед„„е„ с орми О И. КОТОРОГО соед„„е„ с ормировател импульса обнулени , выходы счетчика импульсов соединены с входами блока формировани максимума, формировател импульса обнулени и ин- 15 формационными входами запоминающего регистра, выходы которого соединены с выходными шинами устройства.Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843791923A SU1336238A1 (ru) | 1984-09-12 | 1984-09-12 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843791923A SU1336238A1 (ru) | 1984-09-12 | 1984-09-12 | Аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1336238A1 true SU1336238A1 (ru) | 1987-09-07 |
Family
ID=21138979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843791923A SU1336238A1 (ru) | 1984-09-12 | 1984-09-12 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1336238A1 (ru) |
-
1984
- 1984-09-12 SU SU843791923A patent/SU1336238A1/ru active
Non-Patent Citations (1)
Title |
---|
Бахтиаров Г.Д. и др. Аналого- цифровые преобразователи. М.: Советское радио, 1980, с. 28. Титце У. и др. Полупроводникова схемотехника. М.: Мир, 1982, с. 457- 461. Гитис Э.И. и др. Аналого-цифровые преобразователи. М.: Энерги , 1981, с. 218. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1336238A1 (ru) | Аналого-цифровой преобразователь | |
US3801906A (en) | Digital frequency meter | |
CN1838317A (zh) | 存储器电路中用于定义等待时间的装置 | |
SU1322233A1 (ru) | Цифровой линейный интерпол тор | |
SU1495772A1 (ru) | Устройство дл кусочно-линейной аппроксимации | |
SU824431A1 (ru) | Аналого-цифровой преобразователь | |
SU1262724A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU500517A1 (ru) | Цифровой широтно-импульсный регул тор | |
SU1363252A1 (ru) | Устройство дл определени среднего значени выборочного размаха | |
SU1554142A1 (ru) | Преобразователь частоты в код | |
SU663102A1 (ru) | Способ аналого-цифрового преобразовани | |
SU1374430A1 (ru) | Преобразователь частоты в код | |
SU1522406A1 (ru) | Аналого-цифровой преобразователь | |
SU959274A1 (ru) | Аналого-цифровой стробоскопический преобразователь | |
SU1238242A1 (ru) | Нониусный преобразователь кода во временной интервал | |
SU1439568A2 (ru) | Устройство дл ввода информации | |
SU712953A1 (ru) | Многоканальный преобразователь частоты в код | |
US3538505A (en) | Waveform measuring system and method | |
SU1187276A1 (ru) | Многоканальный преобразователь частоты в код | |
SU1302435A1 (ru) | Цифроаналоговый преобразователь с автоматической коррекцией нелинейности | |
SU1649553A1 (ru) | Устройство дл ввода аналоговой информации | |
SU1317436A1 (ru) | Устройство дл обслуживани запросов | |
RU2037190C1 (ru) | Многоканальная система для регистрации физических величин | |
SU1091331A1 (ru) | Аналого-цифровой преобразователь | |
SU645284A1 (ru) | Двоичный преобразлватель кодчастота |