SU1649553A1 - Устройство дл ввода аналоговой информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  ввода экспериментальных данных в ЭВМ, а также в различных информационно-измерительных системах. Цель изобретени  -упрощение устройства. Цель достигаетс  за счет изменени  конструкции блоков пам ти и введением управл ющего счетчика адреса. Устройство содержит аналого-цифровой преобразователь, блоки пам ти, два триггера , три счетчика, генератор импульсов, два элемента И, элемент ИЛИ, одновибратор, дешифратор 1 з.п.ф-лы, 3 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  ввода экспериментальных данных в ЭВМ, а также в различных информационно-измерительных системах.

Цель изобретени  - упрощение устройства .

На фиг. 1 представлена функциональна  схема предлагаемого устройства, на фиг. 2 - временна  диаграмма его работы; на фиг. 3 - пример реализации модул  пам ти .

Устройство дл  ввода аналоговой информации содержит аналого-цифровой преобразователь (АЦП)1, блоки 2 пам ти, модули 3 пам ти, элементы И 4 блоков пам ти , первый триггер 5, первый элемент И 6, элемент ИЛИ 7, третий счетчик 8, генератор 9 импульсов, второй элемент И 10, одно- вибратор 11, элемент 12 задержки, второй триггер 13, регистр 14, второй счетчик 15, первый счетчик 16, дешифратор 17.

Модуль пам ти (см.фиг.З) содержит элемент 18 пам ти и буферный элемент 19,

Элемент пам ти может быть выполнен на микросхеме ОЗУ типа К565РУ2А. Буферный элемент шинный формирователь типа К589АПИ6.

Устройство работает следующим образом . В начальный момент после включени  питани  происходит обнуление всех триггеров и счетчиков устройства путем подачи на них импульса сброса (на схеме не показаны ).

На вход предварительной установки поступает код двоичного эквивалента объема информации, кратный М, который необходимо обработать, и записываетс  в регистр 14. Сигнал со второго выхода триггера 13 разрешает перезапись кода из регистра 14 в счетчик 15.

Работа устройства в режиме Запись. С подачей управл ющего сигнала Запись на вход триггера 5 разрешаетс  работа устройства в этом режиме. Сигнал с выхода

ч

е

О О

ел ел ы

триггера 5 поступает на входы, управл ющие режимом работы модулей 3, а также на второй вход элемента И. С поступлением сигнала Старт триггер 13 устанавливаетс  в единичное состо ние, разреша  работу счетчика 15 в счетном режиме. Аналогова  информаци , поступающа  на устройство, сопровождаетс  синхроимпульсами, которые используютс  дл  запуска АЦП 1, С выхода АЦП 1 двоичный эквивалент аналоговой величины подаетс  на информэцион- ные входы модулей пам ти 3. Одновременно синхроимпульсы от АЦП 1 поступают на первый вход элемента И 6, при наличии разрешающих сигналов от триггера 5 и триггер 13, через элемент ИЛИ 7 на счетный вход счетчика 8. Информаци  может записыватьс  только в тот блок 2 пам ти, на вход элемента И 4 которого от дешифратора 17 поступает разрешающий сигнал. Первоначально информаци  записываетс  в первый блок 2 пам ти. С каждым синхроимпульсом содержимое счетчика 8 измен етс  на единицу, формиру  адрес, по которому должно записыватьс  Очередное слово. Этот же синхроимпульс, задержанный элементом 12, поступает на первый вход элемента И 4.

Благодар  разделению времени прихода синхроимпульса на счетчик 8 и элемент И 4 запись информации в модуле 3 происходит после увеличени  адреса слова на единицу . После каждого первого импульса на выходе среднего1эазр да счетчика 8 по вл етс  сигнал, по которому содержимое счетчика 16 увеличиваетс , а содержимое счетчика 15 уменьшаетс  на единицу. Разрешающий сигнал по вл етс  на выходе дешифратора , соответствующем номеру следующего блока пам ти. Если с приходом очередного первого синхроимпульса содержимое счетчика 15 станет равным нулю, то на его выходе по вл етс  управл ющий импульс , по которому триггер 13 перебрасываетс  в исходное состо ние и запись информации прекращаетс . Одновременно из регистра 14 в счетчик 15 переписываетс  двоичный эквивалент объема информации, который необходимо обработать. С приходом очередного сигнала Старт цикл работы повтор етс  с тем отличием, что запись информации начинаетс  не с первого блока 2 пам ти, а с того, на котором был окончен ввод в предыдущем цикле.

Диаграмма работы устройства в режиме Запись представлена на фиг, 2.

Работа устройства в режиме Чтение. С поступлением на вход устройства сигнала Чтение триггер 5 разрешает работу блоков 2 пам ти в режиме Чтение. Одновременно на второй вход элемента И 6 поступают запрещающий, а на первый вход элемента И 10 разрешающий сигналы. С приходом сигнала Старт устройство начинает работать в режиме Чтение. Тактовые импульсы с выхода генератора 9 через элемент И 10 поступают на элемент ИЛИ 7. Процесс формировани  адреса слова, адреса блока 2 пам ти и сигнала Конец чтени 

0 аналогичен режиму Запись. Частота тактовых импульсов генератора 9 определ етс  пропускной способностью канала пр мого доступа в пам ть ЭВМ, подключенной к выходу устройства. Так как шинные

5 формирователи модулей 3 будут переходить в открытое состо ние только в момент прохождени  сихроимпульсов через элементы И/то информаци  с данного блока пам ти будет поступать на выходную шину только

0 при наличии соответствующего данному блоку пам ти разрешающего сигнала на выходе дешифратора 17. Так как обмен информацией между внешними источниками и ОЗУ ЭВМ осуществл етс  посылками дли5 ной L, то генератор9 необходимо отключать на врем  работы служебных команд, предшествующих каждой новой посылке. С этой целью после каждого L-ro импульса генератора осуществл етс  запуск одновибратора

0 11, вырабатывающего импульс, по которому осуществл етс  выключение генератора на врем  действи  служебных команд. Длительность этого импульса зависит от типа используемой ЭВМ.

Claims (2)

1. Устройство дл  ввода аналоговой информации , содержащее аналого-цифровой преобразователь, блоки пам ти, каждый из которых содержит модуль пам ти и элемент

0 И, два триггера, регистр, два счетчика, дешифратор , генератор импульсов, два элемента И, элемент ИЛИ, одновибратор, элемент задержки, информационные выходы аналого-цифрового преобразовател  сое5 динены с информационными входами модулей пам ти, выход синхронизации аналого-цифрового преобразовател  соединен с первым входом первого элемента И, вход первого триггера  вл етс  входом Чте0 ние/3аписьн устройства, первый выход первого триггера соединен с первыми входами управлени  модулей пам ти и вторым входом первого элемента И, второй выход первого триггера соединен со вторым входом

5 второго элемента И, выход которого соеди-. ней со вторым входом элемента ИЛИ, выход генератора импульсов соединен с первым входом второго элемента И, вход установки второго триггера  вл етс  входом Старт устройства, первый выход второго триггера

соединен с третьими входами первого и второго элементов И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого через элемент задержки соединен с первым входом элемента И каждого блока пам ти, входы регистра  вл ютс  входами установки устройства, выходы регистра соединены с информационными входами второго счетчика, выход которого соединен со входом сброса второ- го триггера, второй выход которого соединен со входом записи второго счетчика, выход одновибратора соединен со входом генератора импульсов, счетный вход первого счетчика объединен со входом обратного счета второго счетчика, выходы первого счетчика соединены со входами дешифратора , выходы которого соединены со вторыми входами элементов И блоков пам ти, выходы элементов И блоков пам ти соединены со вторыми управл ющими входами модулей пам ти, отличающеес  тем, что, с целью упрощени  устройства, е него введен третий счетчик, выходы младших разр дов которого соединены с адресными

входами модулей пам ти, выход старшего разр да соединен со входом одновибратора .а выход среднего разр да соединен со счетным входом первого счетчика, выходы модулей пам ти  вл ютс  выходами устройства , информационный вход и вход запуска аналого-цифрового преобразовател   вл ютс  соответственно и информационным входом и входом синхронизации устройства .

2. Устройство поп.1,отличающее- с   тем, что каждый модуль пам ти содержит элемент пам ти и буферный элемент, информационные и адресные входы элемента пам ти  вл ютс  соответственно информационными адресными входами модул , первый управл ющий вход элемента пам ти  вл етс  первым управл ющим входом модул , второй управл ющий вход элемента пам ти и управл ющий вход буферного элемента  вл ютс  вторым управл ющим входом модул , выходы элемента пам ти соединены с информационными входами буферного элемента, выходы которого  вл ютс  выходами модул .

Г

Фиг 2