SU824431A1 - Аналого-цифровой преобразователь - Google Patents

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

I

Предлагаемое устройство относитс  к аналого-1Щфровым преобразовател м (АЩ1)и может быть использовано в св зи, вычислительной и измерительной технике а также в автоматизированных системах управлени  технологическими процессами и системах автоматизации научных исследований.

Известен поразр дный АЦП, содержаощй схему сравнени , цифро-аналоговый преобразователь, источник опорного сигнала, импульсов, триггер со схемой И и блок, реали-. зующий поразр дный метод (ВРЕ одержащий регистр и группу схем И. ;

Недостатками данного А1Щ . вл етс  низка  веро тность правильного ответа, обусловленна  тем, что общее число испытаний распредел етс  равномерно межру всеми перебираемыми образцовыми уровн ми независимо от взаимиого расположени  текущего образцррого уровн  и входного |Сигнал ч низкое быстродействие, обусловленное частыми переключени ми образцовых уровней.

Цель изобретени  - повышение веро тности правильного ответа и уменьшение времени получени  результата.

Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь , содержащий блок сравнени , первый вход которого соединен с выходом источника входного сигнала, а второй выход соединен с выходом цифроаналогового преобразовател , аналого вый вход которого соединен с выходом источника опорного сигнала, а цифровые входы - с соответствухнцими информационными выходами блока реализации поразредного метода, выход Конец работы которого соединен с нулевы входом триггера, нулевой выход которого соединен с шиной Готовность а единичный вход триггера соединен с . шиной Запуск, единичный выход тригг гера соединен с первым входсм перйог элемента И, второй вход которого 3 соединен с выходом генератора импуль сов, выход первого элемента И соединен со входом опроса блока сравнени  дополнительно введены блок пороговых элементов, два дополнительных источника опорного сигнала, счетчик, реверсивный счетчик,-три логических элемента, лини  задержки, второй эле мент И, причем первый вход блока пороговых элементов соединен с выходом первого элемента И, со счетным входом счетчика, со входом опроса блока сравнени  и со входом линии задержки второй вход - с выходом источника входного сигнала; третий и четверил входы с первыми выходами соответст венно первого и второго дополнительных источников опорного сигнала; п тый - с выходом цифро-аналогово го преобразовател , со вторыми выходами первого и второго дополнитель ных источников опорного сигнала и со вторым входом блока сравнени ; шестой вход блока пороговых элементов соединен с выходом блока сравнени  и со входом первого логического элемента, выходы которого соединены со входами установки режима деверсив ного счетчика, выходы блока пороговых элементов соединены со счетными входами соответствующих разр дов реверсивного счетчика, первый вход блока реализации поразр дного метода соединен с выходом второго логического элемента, а второй вход блока реализации поразр дного метода соединен со входами начальной установки счетчика и реверсивного счетчика и с выходом второго элемента И первый вход которого соединен с выходом третьего логического элемента , а второй вход - с выходом линии задержки, выход разр да переполнени  реверсивного счетчика соединен с первыми входами второго и третьег логических элементов, выход старшег .о разр да реверсивного счетчика соединен со вторым входом второго логического элемента, выход указа-, тел  нулевого состо ни  реверсивного счетчика соединен со вторым вх дом третьего логического элемента; выход .разр да переполнени  счетчика соединеа-с третьими входами второго и третьего логического элементов. На чертеже представдена функциональна  схема аналого-цифрового пре образовател . 14 Предлагаемый аналого-цифровой преобразователь (фиг.1)содержит схему 1 сравнени , первый вход которой соединен с выходом источника 2 входного сигнала, а второй вход - с выходом цифро-аналогового преобразовател  (ЦАП 3, аналоговый вход которого соединен с выходом источника 4 опорного сигнала, а цифровые входы ЦАП соединены с соответствующими информационными выходами блока реализации поразр дного метода БРПМ) 5, выход Конец работы БРПМ 5 соединен с нулевым входом триггера 6, нулевой выход которого соединен с шиной Готовность, единичный вход триггера 6 соединен с шиной Запуск, а единичный выход триггера 6 соединен с первым входом первого элемента И 7, второй вход которого соединен с выходом генератора 8 импульсов, выход первого элемента И 7 соединен со входом опроса схемы 1 сравнени , с первым входом блока пороговых элементов (БПЭ)9, со счетным входом счетчика 10 и со входом линии И задержки; второй вход БПЭ 9 соединен с выходом источника 2 входного сигнала третий и четвертый входы БПЭ 9 соединены с первыми выходами соответственно первого.12 и второго 13 дополнительных источников опорного сигнала; п тый вход БПЭ..9 соединен с выходом ЦАП 3 и со вторыми выходами первого 12 и второго 13 дополнительных источников опорного сигнала; шестой вход БПЭ 9 соединен с выходом блока I сравнени  и со входом первого логического элемента(ЛЭ) 14, выкор л которого соединены со входами установки режима реверсивного счетчика 15, выходы БПЭ 9 соединены со счетными входами соответствующих разр дов реверсивного счетчика 15; первый вход БРПМ 5 соединен с выходом второго ЛЭ 16, а второй вход БРПМ 5 соединен со входами на51альной установки счетчика 10 и реверсивного счетчика 15 и с выходом второго элемента И 17, первый вход которого соединен с выходом третьего ЛЭ 18, а второй вход - с выходом линии П задержки; выход разр да 19 переполнени  реверсивного счетчика 15 соединен с первыми входами второго 16 и третьего 18 логических элементов; выход старшего разр да 20 реверсивного счетчика 15 соединенсо вторым входом второго ЛЭ 16; выход 21 ука ател  нулевого состо ни  реверсивного счетчика 15 соединен со вторым входом третьего ЛЭ 18; выход 22 разр да переполнени  счетчика 10 соединен с третьими входами второго 16 и третьего 18 ЛЭ. . АЦП работает следующим образом.

В начале работы в счетчике 10 устнавливаетс  код 0...0, в реверсивном счетчике 15 - код 010....(5, т. е. устанавливаетс  1 в старший разр д а все остальные раэр ды, в том числе И..разр д переполнени , .сбрасываютс  ,j в БРПМ 5 устанавливаетс  код 10...0. С приходом сигнала Запуск триггер 6 устанавливаетс  в 1, и первь1Й импульс от генератора 8 импульсов проходит через элемент И 7 и опрашивает схему 11 сравнени  и БПЭ 9. €игнал с блока 1 сравнени  устанавливает режим работы реверсивного счетчика значение вход4ого сигнала меньше образцового , то устанавливаетс  режим сложени  а БПЭ 9 подает сигнал на счётный вход соответствующего разр да реверсивного счетчика 15. Чем больше разница текущего знач.ени  сигнала и образцового уровн , снимаемого с ЦАП -ЗУ тем на более ст&рший разр д реверсивного счетчика 15 подаетс  сигнал с БПЭ 9. Процесс изменени  содержимого реверсивного счетчика 15 продолжаетс  либо до переполнени  счетчика 10, т. е. до истечени  максимального времени, отведенного на испытани  при одном образцовом уровне, либо до переполнени  или обнулени  реверсивного счетчика 15. При зтом по вл етс  сигнал , t на выходе TpejTbero ЛЭ 18, гдеП - сигнал переполнени  19 реверсивного счетчика 15; О - признак нулевого содержимого

реверсивного счетчика 15; IQ- сигнал переполнени  22 счетчика 10,

Задержанный на линии II задержки сигнал от генератора 8 импульсов проходит через второй элемент И 17 на БРПН 5, в результате чего устанавливаетс  проверочна  единица в более младший разр д кодового эквивалента, и в зависимости от наличи  сигнала на выходе второго ЛЭ 16 гаситс  или нет текущий разр д кодового эквивалента , т. е. реализуетс  очередной такт к лассического поразр дного метода . Кроме этого, сигнал с выхода

второго элемента И 17 устанавливает начальные состо ни  на реверсивном счетчике 15 (010.,..0) и счетчике 10 (о....о). И начинаетс  новый

цикл определени  следующего разр да кодового эквивалента. После определени  значени  последнего разр да кодового эквивалента РПМ 5 вьщает сигнал Конец работы, который га .сит триггер 6, тем самым форишруетсй сигнал Готовность.

Использование последовательного анализа при сравнении с каждым об )азцовым уровнем позвол ет повысить

веро тность правильного ответа в зависимости от эида и величины помехи при сокращении времени получени  результата .

20

Claims (1)

1. Формула изобретени 

   Анало,го-цифровой преобразователь, содержащий блок сравнени , первый вход которого соединен с выходом источника входного сигнала, а второй вход соединен с выходом цифро-аналогового- преобразовател , аналоговый вход которого соединен с выходом источника опорного сигнала, а цифро0 вые входы с соответствующими информационными выходами блока реализации поразр дного метода, выход Конец работы которого соединен с нулевым

   входом триггера, нулевой выход коs торого соединен с шиной Готовность, единичный вход триггера соединен с шиной Запуск, а единичный выход триггера.соединен с-первым вхо- дом первого элемента И, второй

   0 вход которого соединен с выходом генератора импульсов, выход первого элемента И соединен со входом опроса блока сравнени , отличающийс  тем, что, с целью повы5 шени  веро тности правильного ответа и уменьшени  времени гголучени  результата , Б него введены блок пороговых элементов, два дополнительных источника опорного сигнала, счетчик,

   0 реверсивный счетчик, три логических элемента, лини  задержки, второй элемент И, причем первый вход блока пороговых элементов соединен с выходсш первого элемента И, со счетным вхо-

   5 дом счетчнЕка, со входом опроса блока сравнени  и со входом линии.задер  ки, второй вход соединен с выходом источника входного сигнала.